JPS63177444A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63177444A JPS63177444A JP62007571A JP757187A JPS63177444A JP S63177444 A JPS63177444 A JP S63177444A JP 62007571 A JP62007571 A JP 62007571A JP 757187 A JP757187 A JP 757187A JP S63177444 A JPS63177444 A JP S63177444A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- iron
- aluminum layer
- bonding pad
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 45
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 45
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims abstract description 43
- 229910052742 iron Inorganic materials 0.000 claims abstract description 23
- 238000005260 corrosion Methods 0.000 abstract description 9
- 230000007797 corrosion Effects 0.000 abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract description 2
- 238000002955 isolation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 37
- 239000010408 film Substances 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- -1 iron ions Chemical class 0.000 description 3
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001017 electron-beam sputter deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002559 palpation Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に樹脂封止半導体装置に
関する。
関する。
、従来、この種の樹脂封止半導体装置の配線やボンディ
ングパッドは、純粋なアルミニウム層やアロイスパイク
防止のためにシリコンを微量混入したシリコン入りアル
ミニウム層が用いられていた。
ングパッドは、純粋なアルミニウム層やアロイスパイク
防止のためにシリコンを微量混入したシリコン入りアル
ミニウム層が用いられていた。
しかしながら、上述した従来の樹脂封止半導体装置は耐
湿性が弱いという欠点がある。これは、配線やボンディ
ングパッドを形成するアルミニウム層が、パッケージ内
部にもともとあった不純物または外部から浸入した不純
物や水と反応して電池作用を起こし、アルミニウム層が
腐食するためである。
湿性が弱いという欠点がある。これは、配線やボンディ
ングパッドを形成するアルミニウム層が、パッケージ内
部にもともとあった不純物または外部から浸入した不純
物や水と反応して電池作用を起こし、アルミニウム層が
腐食するためである。
このアルミニウム層腐食モードの一つに粒界腐食がある
。この粒界腐食は、粒界物質がアノード、結晶粒がカソ
ードとしておこる電池作用の結果であるが、樹脂封止半
導体装置においては、ボンディングパッド部や配線のア
ルミニウム層のどちらにも発生する。配線のアルミニウ
ム層については、カバー膜のピンホール対策、クラック
対策での対処も考えられるが、ボンディングパッド部は
必然的にアルミニウム層がむき出しのまま樹脂と接する
ため、水分や不純物から保護できないため、アルミニウ
ム層の腐食が進行し、半導体装置の信頼性を低下させる
という欠点があった。
。この粒界腐食は、粒界物質がアノード、結晶粒がカソ
ードとしておこる電池作用の結果であるが、樹脂封止半
導体装置においては、ボンディングパッド部や配線のア
ルミニウム層のどちらにも発生する。配線のアルミニウ
ム層については、カバー膜のピンホール対策、クラック
対策での対処も考えられるが、ボンディングパッド部は
必然的にアルミニウム層がむき出しのまま樹脂と接する
ため、水分や不純物から保護できないため、アルミニウ
ム層の腐食が進行し、半導体装置の信頼性を低下させる
という欠点があった。
本発明の目的は、上記欠点を除去し配線やボンディング
パッドの腐食を抑制した信頼性の高い半導体装置を提供
することにある。
パッドの腐食を抑制した信頼性の高い半導体装置を提供
することにある。
本発明の半導体装置は、アルミニウム層からなる配線と
この配線に接続して形成されたボンディングパッドとを
有する半導体装置であって、少くとも前記ボンディング
パッド部のアルミニウム層は鉄を含んでいるものである
。
この配線に接続して形成されたボンディングパッドとを
有する半導体装置であって、少くとも前記ボンディング
パッド部のアルミニウム層は鉄を含んでいるものである
。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１の実施例の断面図である。
第１図において、Ｐ型シリコン基板１上にはｐ＋拡散層
５．ρ−拡散層６．ｎ＋拡散層７゜ｎ＋埋込層８．ｎ一
層９により構成されたｎｐｎトランジスタ１０が形成さ
れており、このｎｐｎトランジスタ１０はフィールド絶
縁膜２で分離され、約１％の鉄を含む鉄混入アルミニウ
ム層３により、配線及びボンディングパッド部１１が形
成されている。尚、４はカバー絶縁膜である。
５．ρ−拡散層６．ｎ＋拡散層７゜ｎ＋埋込層８．ｎ一
層９により構成されたｎｐｎトランジスタ１０が形成さ
れており、このｎｐｎトランジスタ１０はフィールド絶
縁膜２で分離され、約１％の鉄を含む鉄混入アルミニウ
ム層３により、配線及びボンディングパッド部１１が形
成されている。尚、４はカバー絶縁膜である。
このように構成された第１の実施例においては、配線及
びボンディングパッドに鉄混入アルミニウム層３が使用
されているため、アルミニウムの粒界腐食を防止できる
。
びボンディングパッドに鉄混入アルミニウム層３が使用
されているため、アルミニウムの粒界腐食を防止できる
。
第２図は本発明の第２の実施例の断面図であり、第１図
の第１の実施例と異なる所は配線をアルミニウム層１２
で形成し、ボンディングパッドをこのアルミニウム層１
２上に設けた鉄混入アルミニウム層３で形成したことで
ある。
の第１の実施例と異なる所は配線をアルミニウム層１２
で形成し、ボンディングパッドをこのアルミニウム層１
２上に設けた鉄混入アルミニウム層３で形成したことで
ある。
近年、ＬＳＩはますます微細化が進み、使用される配線
の幅は細くなる一方である。この様な場合新たに問題と
なる事項として配線抵抗増加によるスイッチングスピー
ドの低下やエレクトロマイグレーションによる配線寿命
の低下がある。また、ボンディングパッド部１１は必然
的にアルミニウム層が露出されるところであり、最もア
ルミニウム腐食が発生しやすい。さらに鉄は、活性素子
であるｎ、 ｐ ｎ ）ランジスタ１０に悪影響を与え
る可能性もある。以上の問題を回避するにはこの第２の
実施例の様に、鉄混入アルミニウム層３をボンディング
パッド部１１に限定すればよい。
の幅は細くなる一方である。この様な場合新たに問題と
なる事項として配線抵抗増加によるスイッチングスピー
ドの低下やエレクトロマイグレーションによる配線寿命
の低下がある。また、ボンディングパッド部１１は必然
的にアルミニウム層が露出されるところであり、最もア
ルミニウム腐食が発生しやすい。さらに鉄は、活性素子
であるｎ、 ｐ ｎ ）ランジスタ１０に悪影響を与え
る可能性もある。以上の問題を回避するにはこの第２の
実施例の様に、鉄混入アルミニウム層３をボンディング
パッド部１１に限定すればよい。
第３図は本発明の第３の実施例の断面図である。鉄混入
アルミニウム層３は高純度のアルミニウム層１２のボン
ディングパッド部１１に限定してイオンインプランテー
ションによる鉄イオン打込により形成されている。鉄イ
オンの打込みは、ボンディングパッド部１１の開孔後に
カバー絶縁膜４やホトレジストをマスクとして行えばよ
く、適切な加速電圧とイオンのドーズ量を選べば均一な
鉄混入層が形成でき、かつ第２の実施例の場合より工程
が少ないという利点がある。
アルミニウム層３は高純度のアルミニウム層１２のボン
ディングパッド部１１に限定してイオンインプランテー
ションによる鉄イオン打込により形成されている。鉄イ
オンの打込みは、ボンディングパッド部１１の開孔後に
カバー絶縁膜４やホトレジストをマスクとして行えばよ
く、適切な加速電圧とイオンのドーズ量を選べば均一な
鉄混入層が形成でき、かつ第２の実施例の場合より工程
が少ないという利点がある。
アルミニウム層中に鉄を混入させる方法としては、純鉄
と純アルミニウムの連続蒸着、０．５〜１０％の鉄を含
む鉄混入アルミニウムターゲットを用いた電子ビーム蒸
着、同じく鉄混入アルミニウムターゲットを用いたスパ
ッタリング、純アルミニウム層への鉄イオンのイオンイ
ンプランテーション等を用いることができる。また、純
アルミニウムに続く鉄混入アルミニウム、又は純鉄に続
く純アルミニウムの連続蒸着や連続スパッタリングによ
る形成方法もある。
と純アルミニウムの連続蒸着、０．５〜１０％の鉄を含
む鉄混入アルミニウムターゲットを用いた電子ビーム蒸
着、同じく鉄混入アルミニウムターゲットを用いたスパ
ッタリング、純アルミニウム層への鉄イオンのイオンイ
ンプランテーション等を用いることができる。また、純
アルミニウムに続く鉄混入アルミニウム、又は純鉄に続
く純アルミニウムの連続蒸着や連続スパッタリングによ
る形成方法もある。
例えば、第１図の第１の実施例では鉄混入アルミニウム
ターゲットからの電子ビーム蒸着又はスパッタリングに
より膜を形成する。また、第２図の第２の実施例では、
高純度のアルミニウム層１２を形成したのち全面にカバ
ー絶縁膜４を形成し、ボンディングパッド部１１のみカ
バー絶縁膜をエツチングした後、鉄混入アルミニウム層
を全面蒸着して、さらにボンディングパッド部以外の鉄
混入アルミニウム層をエツチング除去することで形成で
きる。
ターゲットからの電子ビーム蒸着又はスパッタリングに
より膜を形成する。また、第２図の第２の実施例では、
高純度のアルミニウム層１２を形成したのち全面にカバ
ー絶縁膜４を形成し、ボンディングパッド部１１のみカ
バー絶縁膜をエツチングした後、鉄混入アルミニウム層
を全面蒸着して、さらにボンディングパッド部以外の鉄
混入アルミニウム層をエツチング除去することで形成で
きる。
〔発明の効果〕
以上説明したように本発明は、半導体装置の配線又はボ
ンディングパッドを鉄を含むアルミニウム層で形成する
ことにより、配線やボンディングパッドの腐食を抑制で
きる効果がある。従って、信頼性の向上した半導体装置
が得られる。
ンディングパッドを鉄を含むアルミニウム層で形成する
ことにより、配線やボンディングパッドの腐食を抑制で
きる効果がある。従って、信頼性の向上した半導体装置
が得られる。
第１図、第２図及び第３図は本発明の第１．第２及び第
３の実施例の断面図である。 １・−・ｐ型シリコン基板、２・・・フィールド絶縁膜
、３・・・鉄混入アルミニウム層、４・・・カバー絶縁
膜、５・・・ｐ＋拡散層、６・・・ｐ−拡散層、７・・
・ｎ＋拡散層、８・・・ｎ＋埋込層、９・・・ｎ一層、
１０・・・ｎｐｎトランジスタ、１１・・・ボンディン
グバット部、１２・・・アルミニウム層。 代理人 弁理士 内 原 晋（ブ゛ １ ： Ｐ’ｌ！３ソゴンＫＭ ｑ
：ｙｔ”＃＊ＩＩｔ２ニブイールド悸ｅ糸ル月更
＆ ： ｆｉ’ｊｌｉへ１才３：イβタミ
ブ２ＬじＮζｌ）Ｌ、ミニシ乙ｌ、イ嘔ン ５
’：ｆ−ノ愕國【４：〃へ゛−虻肪謄
ノθ：ｎ１ｙｙｔトランジ又ｙ５ ： Ｐ”１Ｋ−ｖＩ
Ｉ Ｉｉ ： Ａ”；ｆ−４ン７”Ｋ
＞ト郁１、：Ｐ−１ム装骨 茅 ｌ 図
３の実施例の断面図である。 １・−・ｐ型シリコン基板、２・・・フィールド絶縁膜
、３・・・鉄混入アルミニウム層、４・・・カバー絶縁
膜、５・・・ｐ＋拡散層、６・・・ｐ−拡散層、７・・
・ｎ＋拡散層、８・・・ｎ＋埋込層、９・・・ｎ一層、
１０・・・ｎｐｎトランジスタ、１１・・・ボンディン
グバット部、１２・・・アルミニウム層。 代理人 弁理士 内 原 晋（ブ゛ １ ： Ｐ’ｌ！３ソゴンＫＭ ｑ
：ｙｔ”＃＊ＩＩｔ２ニブイールド悸ｅ糸ル月更
＆ ： ｆｉ’ｊｌｉへ１才３：イβタミ
ブ２ＬじＮζｌ）Ｌ、ミニシ乙ｌ、イ嘔ン ５
’：ｆ−ノ愕國【４：〃へ゛−虻肪謄
ノθ：ｎ１ｙｙｔトランジ又ｙ５ ： Ｐ”１Ｋ−ｖＩ
Ｉ Ｉｉ ： Ａ”；ｆ−４ン７”Ｋ
＞ト郁１、：Ｐ−１ム装骨 茅 ｌ 図
Claims (1)
- アルミニウム層からなる配線と該配線に接続して形成
されたボンディングパッドとを有する半導体装置におい
て、少くとも前記ボンディングパッド部のアルミニウム
層は鉄を含んでいることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62007571A JPH0724267B2 (ja) | 1987-01-16 | 1987-01-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62007571A JPH0724267B2 (ja) | 1987-01-16 | 1987-01-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63177444A true JPS63177444A (ja) | 1988-07-21 |
| JPH0724267B2 JPH0724267B2 (ja) | 1995-03-15 |
Family
ID=11669497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62007571A Expired - Lifetime JPH0724267B2 (ja) | 1987-01-16 | 1987-01-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0724267B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03148131A (ja) * | 1989-10-25 | 1991-06-24 | American Teleph & Telegr Co <Att> | 半導体素子及びその製造方法 |
| JP2017157842A (ja) * | 2013-09-30 | 2017-09-07 | 日本軽金属株式会社 | 半導体素子、スパッタリングターゲット材及び半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52121718A (en) * | 1976-04-05 | 1977-10-13 | Hitachi Denshi Ltd | Control system of number of rotation of d.c. motor |
-
1987
- 1987-01-16 JP JP62007571A patent/JPH0724267B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52121718A (en) * | 1976-04-05 | 1977-10-13 | Hitachi Denshi Ltd | Control system of number of rotation of d.c. motor |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03148131A (ja) * | 1989-10-25 | 1991-06-24 | American Teleph & Telegr Co <Att> | 半導体素子及びその製造方法 |
| JP2017157842A (ja) * | 2013-09-30 | 2017-09-07 | 日本軽金属株式会社 | 半導体素子、スパッタリングターゲット材及び半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0724267B2 (ja) | 1995-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08107087A (ja) | 半導体装置及びその製造方法 | |
| JPH0650363U (ja) | 電気的にプログラム可能で消去可能なメモリー・セル | |
| JPS57113289A (en) | Semiconductor device and its manufacture | |
| US4005455A (en) | Corrosive resistant semiconductor interconnect pad | |
| JPS63177444A (ja) | 半導体装置 | |
| JPS58197735A (ja) | 半導体装置 | |
| JPS6197866A (ja) | Ｍｏｓ型半導体記憶装置 | |
| CN210110775U (zh) | 一种肖特基终端结构 | |
| KR960013633B1 (ko) | 반도체 집적회로의 쉴딩 방법 | |
| US4887143A (en) | Semiconductor device | |
| JPS56165338A (en) | Semiconductor device and manufacture thereof | |
| JPS5750451A (en) | Semiconductor | |
| KR920010063B1 (ko) | 자기정합된 바이폴라 트랜지스터의 제조방법 | |
| JPS5586161A (en) | Manufacture of semiconductor device | |
| JP2624371B2 (ja) | 半導体装置の製造方法 | |
| JPH09252001A (ja) | 半導体装置に用いられる配線層およびその製造方法、ならびにそのような配線層を用いた半導体装置の製造方法 | |
| US7233059B2 (en) | Semiconductor arrangement | |
| JPS59100559A (ja) | 半導体装置 | |
| KR100273287B1 (ko) | 반도체소자의배선구조 | |
| JPH04259260A (ja) | モノシリックダイオード | |
| JPS5963719A (ja) | 半導体装置 | |
| JPH0121569Y2 (ja) | ||
| JP3342974B2 (ja) | 超電導ベーストランジスタおよびその製造方法 | |
| JPH01303743A (ja) | 半導体装置の製造方法 | |
| JPS5974678A (ja) | 紫外線消去形半導体不揮発性メモリ装置 |