JPS63173344A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63173344A JPS63173344A JP541787A JP541787A JPS63173344A JP S63173344 A JPS63173344 A JP S63173344A JP 541787 A JP541787 A JP 541787A JP 541787 A JP541787 A JP 541787A JP S63173344 A JPS63173344 A JP S63173344A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- bpsg
- psg
- heat treatment
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置の製造において、凸部の有する基板上に表面
のなだらかな燐珪酸ガラス（ＰＳＧ）層を形成するに際
し、 基板上にＰＳＧの層と硼素ドープ燐珪酸ガラス（Ｂ Ｐ
Ｓ Ｇ）の層とをその順に形成し、ＢＰＳＧをリフロ
ーさせた後それが除去されるまでエツチングすることに
より、 形成の際の加熱処理の低温化を図ったものである。
のなだらかな燐珪酸ガラス（ＰＳＧ）層を形成するに際
し、 基板上にＰＳＧの層と硼素ドープ燐珪酸ガラス（Ｂ Ｐ
Ｓ Ｇ）の層とをその順に形成し、ＢＰＳＧをリフロ
ーさせた後それが除去されるまでエツチングすることに
より、 形成の際の加熱処理の低温化を図ったものである。
本発明は、半導体装置の製造方法に係り、特に、凸部の
有する基板上に表面のなだらかなｐｓｃｉｉを形成する
方法に関す。
有する基板上に表面のなだらかなｐｓｃｉｉを形成する
方法に関す。
半導体装置においては、例えばＭＯ３構造の集積回路の
如く、ゲート電極などによる凸部を有する基板上に眉間
絶縁膜となる２３０層を設け、その上に配線を設けるこ
とが多い。
如く、ゲート電極などによる凸部を有する基板上に眉間
絶縁膜となる２３０層を設け、その上に配線を設けるこ
とが多い。
その場合、配線の形成を安定化させるため、２３０層の
表面は、上記凸部の存在にもかかわらずなだらかである
ことが望まれる。
表面は、上記凸部の存在にもかかわらずなだらかである
ことが望まれる。
上記ＰＳＧ層形成の従来方法例は、第２図＋ａｌ （ｂ
ｌの工程順側面図に示すが如くである。
ｌの工程順側面図に示すが如くである。
即ち、同図において、先ず〔図（ａｌ参照〕、ゲート電
極などによる凸部２を有する基板１上に、ＣＶＤ（化学
気相成長）によりＰＳＧ層３を形成する。
極などによる凸部２を有する基板１上に、ＣＶＤ（化学
気相成長）によりＰＳＧ層３を形成する。
かく形成されたＰＳＧ層３は、凸部２の段差が反映して
表面に比較的急峻な段差４を持ったものとなり、上に設
ける配線の形成を不安定にさせる。
表面に比較的急峻な段差４を持ったものとなり、上に設
ける配線の形成を不安定にさせる。
そこで〔図中）参照〕、約１０００℃に加熱して段差４
部分をリフローさせ、ＰＳＧ層３を表面のなだらかなＰ
ＳＧ層３ａに変化させる。
部分をリフローさせ、ＰＳＧ層３を表面のなだらかなＰ
ＳＧ層３ａに変化させる。
このＰＳＧ層３ａは、その上に設ける配線の形成を安定
化させる。
化させる。
しかしながら上述した従来方法は、上記リフローのため
約１０００℃という高温加熱を必要とするため、基板１
に形成された素子の例えばショートチャネル化を与え、
場合によりそのショートチャネル化が無視できなくなる
問題がある。
約１０００℃という高温加熱を必要とするため、基板１
に形成された素子の例えばショートチャネル化を与え、
場合によりそのショートチャネル化が無視できなくなる
問題がある。
そのためＰＳＧの代わりに、より低温（約９００℃）で
リフロー可能なりＰＳＧを用いる方法が考えられるが、
その方法は、Ｂ （硼素）の濃度が最適化されておらず
、信頼性の低下例えばアルミニウム配線の腐食の招来な
どが懸念されるので、望ましいものでない。
リフロー可能なりＰＳＧを用いる方法が考えられるが、
その方法は、Ｂ （硼素）の濃度が最適化されておらず
、信頼性の低下例えばアルミニウム配線の腐食の招来な
どが懸念されるので、望ましいものでない。
上記問題点は、凸部の有する基板上にＰＳＧの層とＢＰ
ＳＧの層とをその順に形成し、加熱処理により該凸部上
のＢＰＳＧを側部にリフローさせた後、全てのＢＰＳＧ
が除去されるまでＰＳＧの一部を含みエツチングして、
表面のなだらかなＰＳＧ層を形成する本発明の製造方法
によって解決される。
ＳＧの層とをその順に形成し、加熱処理により該凸部上
のＢＰＳＧを側部にリフローさせた後、全てのＢＰＳＧ
が除去されるまでＰＳＧの一部を含みエツチングして、
表面のなだらかなＰＳＧ層を形成する本発明の製造方法
によって解決される。
上記のＰＳＧの層は、上記基板上に形成された時点で表
面に上記凸部の部分が他の部分より高くなる段差を持つ
ているが、その上の上記ＢＰＳＧの層の表面が上記のり
フローによりなだらかになるので、全てのＢＰＳＧを除
去するまで行う上記エツチングにより前記段差の部分が
なだらかになって、表面がなだらかな且つＢ成分の含ま
ないＰＳＧ層となる。
面に上記凸部の部分が他の部分より高くなる段差を持つ
ているが、その上の上記ＢＰＳＧの層の表面が上記のり
フローによりなだらかになるので、全てのＢＰＳＧを除
去するまで行う上記エツチングにより前記段差の部分が
なだらかになって、表面がなだらかな且つＢ成分の含ま
ないＰＳＧ層となる。
然も、このＰＳＧ層の形成には、リフローの対象がＢＰ
ＳＧであるため上記加熱処理の温度が約９００℃で足り
るので、従来方法の如き高温加熱を必要としない。
ＳＧであるため上記加熱処理の温度が約９００℃で足り
るので、従来方法の如き高温加熱を必要としない。
従って、所望のＰＳＧ層を、基板に形成された素子に与
える熱処理の影Ｗ＜例えばショートチャネル化）を低減
させて形成することが可能になる。
える熱処理の影Ｗ＜例えばショートチャネル化）を低減
させて形成することが可能になる。
以下本発明方法によるＰＳＧ層形成の実施例について第
１図の工程順側面図（ａｌ〜（Ｃ）により説明する。
１図の工程順側面図（ａｌ〜（Ｃ）により説明する。
同図において、先ず〔図ｆａｌ参照〕、ゲート電極など
による高さ約０．４μｍの凸部２を有する基板１上に、
ＣＶＤにより厚さ約１．５，１７１１１の２３０層５を
形成し、更に、ガス拡散によりＢを注入して、２３０層
５の表層部に厚さ約０．２１ＪｍのＢＰＳＧ層６を形成
する。Ｂの注入にガス拡散を用いたのは、高いスループ
ットを得るためなので、この注入にはイオン注入を用い
ても良い。
による高さ約０．４μｍの凸部２を有する基板１上に、
ＣＶＤにより厚さ約１．５，１７１１１の２３０層５を
形成し、更に、ガス拡散によりＢを注入して、２３０層
５の表層部に厚さ約０．２１ＪｍのＢＰＳＧ層６を形成
する。Ｂの注入にガス拡散を用いたのは、高いスループ
ットを得るためなので、この注入にはイオン注入を用い
ても良い。
かく形成された２３０層５のＢＰＳＧ層６との界面は、
凸部２の段差が反映して比較的急峻な段差４を持ってい
る。ＢＰＳＧ層６の表面も同様である。
凸部２の段差が反映して比較的急峻な段差４を持ってい
る。ＢＰＳＧ層６の表面も同様である。
次いで〔図中）参照〕、約９００℃の加熱処理を行い凸
部２上のＢＰＳＧを側部にリフローさせ、ＢＰＳＧ層６
を表面のなだらかなりＰＳＧ屓６ａに変化させる。
部２上のＢＰＳＧを側部にリフローさせ、ＢＰＳＧ層６
を表面のなだらかなりＰＳＧ屓６ａに変化させる。
次いで〔図（Ｃ１参照〕、ドライエツチングによりＢＰ
ＳＧ層６ａが全く消失するまでエツチングする。
ＳＧ層６ａが全く消失するまでエツチングする。
このエツチングでは、ＢＰＳＧ層６ａの最終消失部が段
差４の下隅であること、ＢＰＳＧとＰＳＧのエツチング
レートが近似していることから、２３０層５は、平坦部
の厚さ約０．２μｍと共に段差４の部分が除去されて、
表面がなだらかな且つＢ成分の含まない厚さ約１．１μ
ｍのＰＳＧ層５ａとなる。
差４の下隅であること、ＢＰＳＧとＰＳＧのエツチング
レートが近似していることから、２３０層５は、平坦部
の厚さ約０．２μｍと共に段差４の部分が除去されて、
表面がなだらかな且つＢ成分の含まない厚さ約１．１μ
ｍのＰＳＧ層５ａとなる。
かく形成されたＰＳＧ層５ａは、従来方法例のＰＳＧ層
３ａと同様に、上に設ける配線の形成を安定化させ且つ
信頼性低下の恐れのないものである。
３ａと同様に、上に設ける配線の形成を安定化させ且つ
信頼性低下の恐れのないものである。
然も、上記の方法においては、加熱の最高温度が上記加
熱処理の約９００℃であって従来方法の場合（約１００
０℃）より低くて済むので、基板１に形成された素子に
与える熱処理の影響が低減する。
熱処理の約９００℃であって従来方法の場合（約１００
０℃）より低くて済むので、基板１に形成された素子に
与える熱処理の影響が低減する。
以上説明したように本発明の構成によれば、半導体装置
の製造において、凸部の有する基板上に表面のなだらか
なＰＳＧ層を形成するに際し、加熱処理の低温化を図る
ことが出来て、基板に形成された素子に与える熱処理の
影響を低減させる効果がある。
の製造において、凸部の有する基板上に表面のなだらか
なＰＳＧ層を形成するに際し、加熱処理の低温化を図る
ことが出来て、基板に形成された素子に与える熱処理の
影響を低減させる効果がある。
第１図は本発明方法実施例の工程順側面図、第２図は従
来方法例の工程順側面図、 である。 図において、 １は基板、 ２は凸部、 ３．３ａ、 ５．５ａはＰＳＧ層、 ４は段差、 ６．６ａはＢＰＳＧ層、 である。
来方法例の工程順側面図、 である。 図において、 １は基板、 ２は凸部、 ３．３ａ、 ５．５ａはＰＳＧ層、 ４は段差、 ６．６ａはＢＰＳＧ層、 である。
Claims (1)
- 凸部の有する基板上に燐珪酸ガラスの層と硼素ドープ燐
珪酸ガラスの層とをその順に形成し、加熱処理により該
凸部上の硼素ドープ燐珪酸ガラスを側部にリフローさせ
た後、全ての硼素ドープ燐珪酸ガラスが除去されるまで
燐珪酸ガラスの一部を含みエッチングして、表面のなだ
らかな燐珪酸ガラス層を形成することを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP541787A JPS63173344A (ja) | 1987-01-13 | 1987-01-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP541787A JPS63173344A (ja) | 1987-01-13 | 1987-01-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63173344A true JPS63173344A (ja) | 1988-07-16 |
Family
ID=11610571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP541787A Pending JPS63173344A (ja) | 1987-01-13 | 1987-01-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63173344A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5399532A (en) * | 1991-05-30 | 1995-03-21 | At&T Corp. | Integrated circuit window etch and planarization |
| CN105826185A (zh) * | 2015-01-23 | 2016-08-03 | 英飞凌科技奥地利有限公司 | 控制bpsg膜的回流行为及其制作的器件 |
-
1987
- 1987-01-13 JP JP541787A patent/JPS63173344A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5399532A (en) * | 1991-05-30 | 1995-03-21 | At&T Corp. | Integrated circuit window etch and planarization |
| CN105826185A (zh) * | 2015-01-23 | 2016-08-03 | 英飞凌科技奥地利有限公司 | 控制bpsg膜的回流行为及其制作的器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59214240A (ja) | 半導体装置の製造方法 | |
| JPS63173344A (ja) | 半導体装置の製造方法 | |
| JPH0456453B2 (ja) | ||
| JPS6046036A (ja) | 半導体装置の製造方法 | |
| JPS59222945A (ja) | 半導体装置の製造方法 | |
| JPS59191354A (ja) | 半導体装置の製造方法 | |
| JPH0799759B2 (ja) | 半導体装置の製造方法 | |
| JPS582069A (ja) | 半導体装置の製造方法 | |
| JPS63308350A (ja) | 絶縁層の形成方法 | |
| JPH0744216B2 (ja) | 半導体装置の製造方法 | |
| JPH04199656A (ja) | 半導体装置の製造方法 | |
| JPS59126637A (ja) | 半導体装置の製造方法 | |
| JPH0194623A (ja) | 多層配線半導体装置の製造方法 | |
| JPS59168653A (ja) | 半導体装置の製造方法 | |
| JPH03184343A (ja) | 半導体装置の製造方法 | |
| JPS628526A (ja) | 半導体集積回路の製造方法 | |
| JPS6342408B2 (ja) | ||
| JPH03105916A (ja) | 半導体装置の製造方法 | |
| JPS61102733A (ja) | 半導体装置の製造方法 | |
| JPH02100318A (ja) | 半導体装置の製造方法 | |
| JPH02125448A (ja) | 半導体装置の製造方法 | |
| JPS6074615A (ja) | 半導体装置の製造方法 | |
| JPH0629412A (ja) | 層間絶縁膜の平坦化方法 | |
| JPH0677210A (ja) | 半導体装置の製造方法 | |
| JPS61112342A (ja) | 半導体集積回路装置の製造方法 |