JPS63172539A - バスアクセス方式 - Google Patents

バスアクセス方式

Info

Publication number
JPS63172539A
JPS63172539A JP346187A JP346187A JPS63172539A JP S63172539 A JPS63172539 A JP S63172539A JP 346187 A JP346187 A JP 346187A JP 346187 A JP346187 A JP 346187A JP S63172539 A JPS63172539 A JP S63172539A
Authority
JP
Japan
Prior art keywords
bus
request signal
use request
processing
bus use
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP346187A
Other languages
English (en)
Inventor
Tomoyoshi Fukushima
福島 知善
Katsuyuki Okada
勝行 岡田
Shigeki Yamada
茂樹 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Nippon Telegraph and Telephone Corp
Original Assignee
Fujitsu Ltd
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Nippon Telegraph and Telephone Corp filed Critical Fujitsu Ltd
Priority to JP346187A priority Critical patent/JPS63172539A/ja
Publication of JPS63172539A publication Critical patent/JPS63172539A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 共通バスシステムにおいて、バスを共用する各電子装置
が送出するバス使用要求信号を保持する一手段を各電子
装置に設け、バス使用権を獲得した装置はバス使用要求
信号保持手段を起動している間、送出中のバス使用要求
信号を継続送出させることにより、複数回の連続バス使
用により達成する処理を不都合無く実行可能とする。
〔産業上の利用分野〕
本発明は複数の電子装置がバスを共用する共通バスシス
テムにおいて、各電子装置が複数回の連続バス使用によ
り達成される処理を可能とするバスアクセス方式に関す
る。
〔従来の技術〕
第5図は本発明の対象となる共通バスシステムの−例を
示す図であり、第6図は従来あるバスアクセス方式の一
例を示す図である。
第5図においては1.n台の処理装置!1が、バス2を
介して共通メモリ3に接続されている。
共通メモリ3にアクセスを希望する処理装置1は、バス
制御装置4にバス使用要求信号RQを送出する。バス制
御装置4は、バス使用要求信号RQを送出する複数の処
理装置lから、予め定められた優先順位に基づき一台の
処理装置1を選択し、バス使用権の付与を示すバス使用
許可信号AKを返送する。バス使用許可信号AKを受信
した処理装置1は、バス2を介して共通メモリ3゛にア
クセスする。なおバス使用要求信号RQを送出中の他の
処理袋Wt1は、バス使用権が付与される迄、バス使用
要求信号RQを送出し続ける。
第5図および第6図において、処理装置tE1−1(以
後価々の処理装置を171乃至l−nと称する)が、テ
ストアンドセット命令(共通メモリ3の特定領域に格納
されているフラグFを読出して論理値を検査し、論理“
1”に設定されている場合には、共通メモリ3が他の処
理装置1に占有されていると判定してアクセスを行わず
、また論理60”に設定されている場合には、共通メモ
リ3が他の処理装置lに占有されていないと判定し、フ
ラグFを論理“1”に設定して他の処理装置1からのア
クセスを防止する命令)を実行する為に、時点t1にバ
ス使用要求信号RQを送出し、時点t2にバス制御装置
4からバス使用許可信号AKの返送を受けてバス使用権
を獲得すると、時点t3にバス2を介して共通メモリ3
にアクセスし、フラグFの読出処理Rを実行する。読出
処理Rを完了した処理装置1−1が、時点t4にバス使
用要求信号RQを送出停止すると、バス制御装置4は時
点t5にバス使用許可信号AKを送出停止し、バス2を
解放する。
処理装置1−1は、読出したフラグFの論理値を検査し
、論理“0”に設定されていると判定すると、共通メモ
リ3が他の処理装置lからアクセスされていないと判定
し、時点t6にバス使用要求信号RQを送出し、時点t
7にバス制御装置4からバス使用許可信号AKの返送を
受けてバス使用権を獲得すると、時点t8にバス2を介
して共通メモリ3にアクセスし、フラグFを論理“l”
に更新する書込処理Wを実行する。書込処理Wを完了し
た処理装置1−1が、時点t9にバス使用要求信号RQ
を送出停止すると、バス制御装置4は時点t10にバス
使用許可信号AKを送出停止し、バス2を解放する。以
上により共通メモリ3は処理装置1−1により排他的に
アクセスされる。
なおバス2は、時点t5乃至t7の間は解放状態にある
。その為にその間、即ち処理装置171が続出処理Rを
終了してから書込処理缶を開始する迄の間に、例えば時
点t11に、他の処理装置1−nがテストアンドセット
命令を実行する為にバス使用要求信号RQを送出し、時
点112にバス制御袋?l14からバス使用許可信号A
Kの返送を受けてバス使用権を獲得し、時点t13にバ
ス2を介して共通メモリ3にアクセスし、フラグFの読
出処理Rを実行したとする。時点t1.3ではフラグF
は論理“0”に設定されている為、読出処理Rを完了し
た処理装置1−nが、フラグFの論理値を検査し、フラ
グFが論理“0”に設定されていると判定すると、共通
メモリ3が他の処理装置lにアクセスされていないと判
定し、共通メモリ3を占有する為に処理装置1−1と同
様の処理を開始してしまう。
その結果、処理装置1−1およびl−nの両者が共通メ
モリ3を使用出来ることになり、排他的アクセスを実現
出来ぬ不都合が生ずる。
〔発明が解決しようとする問題点〕
以上の説明から明らかな如(、従来あるバスアクセス方
式においては、処理装置1は共通メモリ3にアクセスす
る度にバス使用要求信号RQを送出してバス使用権を獲
得し1、読出処理Rまたは書込処理Wが終了するとバス
使用要求信号RQを送出停止してバス使用権を解放して
いた。
従って、複数のアクセスにより一連の処理を達成する、
例えばテストアンドセット命令等を実行する場合には、
処理過程において複数の処理装置■が共通メモリ3のア
クセス権を確保し、排他的アクセスを実現出来ぬ不都合
が生ずる恐れがあった。
〔問題点を解決するための手段〕
第1図は本発明の原理を示す図である。
第1図において、100はバス200を共用する複数の
電子装置である。
300は本発明により、各電子装置100に設けられた
バス使用要求信号保持手段である。
〔作用〕
電子装置100が、バス使用要求信号保持手段300を
起動した状態でバス使用要求信号を送出し、バス200
の使用権を獲得すると、バス使用要求信号保持手段30
0は起動停止される迄、送出中のバス使用要求信号を送
出状態に保持する。
従って、電子装置がバスを複数回占有して一つの処理を
達成する場合に、処理が完了する迄バス使用権を確保す
ることが可能となり、処理上の不都合が生ずる恐れは無
くなる。
〔実施例〕
以下、本発明の一実施例を図面により説明する。
第2図は本発明の一実施例による処理装置を示す図であ
り、第3図は本発明の一実施例によるバスアクセス方式
を示す図であり、第4図は本発明の一実施例によるテス
トアンドセット命令の処理過程を示す図である。なお、
企図を通じて同一符号は同一対象物を示す。また対象と
する共通バスシステムは第5図の通りとする。
第2図においては、フリップフロップ12並びにゲート
13乃至15がバス使用要求信号保持手段300として
設けられている。
第2図乃至第5図において、処理装置1−1がテストア
ンドセット命令を実行する為に、時点t21にフリップ
フロップ12のセット信号st2を論理“1”に、また
リセット信号rs’lを論理“0″に設定し、フリップ
フロップ12をセット状態とする(第4図ステップ31
)。セット状態となったフリップフロップ12から出力
されるゲート制御信号gは論理“l”に設定され、ゲー
ト13を遮断状態、ゲート14を導通状態とする。
次に処理装置1−1は読出処理Rを実行する(ステップ
32)。
時点t22に処理装置1−1は、バス使用権を獲得する
為にセット信号stlを論理“1”に、またリセット信
号rslを論理“0”に設定し、フリップフロップ11
をセット状態とする(ステップ521)。セント状態と
なったフリップフロップ11は、バス使用要求信号RQ
を論理“1”に設定し、バス制御装置4にバス2の使用
権の割付けを要求する。
バス制御装置4からバス使用許可信号AKを返送され、
バス2の使用権を獲得すると(ステップ522)、処理
装置1−1は時点t23にバス2を介して共通メモリ3
にアクセスし、フラグFの続出処理を実行する(ステッ
プ523)。フラグFの続出処理が終了すると、処理装
置1−1は時点t24にセット信号stlを論理“0”
に、またリセット信号rslを論理“1”に設定する(
ステップ524)。然し現時点ではゲート13は遮断状
態となっている為、ゲート15からフリップフロップ1
1に入力されるリセット信号rs3は論理“0“に維持
され、フリップフロップ11はセット状態を保持する為
、フリップフロップ11からはバス使用要求信号RQ(
論理“l”)が継続して送出される。
従ってバス制御装置4は、バス2の使用権を依然として
処理装置1−1に付与した侭とし、他の処理装置(例え
ば1−n)からバス使用要求信号RQが送出されてもバ
ス使用権を移行させることは無い。
処理装置1−1は、共通メモリ3から読出したフラグF
の論理値を検査しくステップS3)、論理“0”と判定
すると、書込処理Wを実行する(ステップS4)。
時点t25に処理装置1−1は、バス使用権を獲得する
為に再びセット信号stlを論理“l”に、またリセッ
ト信号rslを論理“0”に設定し、フリップフロップ
11をセット状態としようとするが(ステップ541)
、フリップフロップ11は既にセント状態に保持されて
おり、バス使用要求信号RQ(論理“l“)を送出し続
け、バス2の使用権を確保している(ステップ542)
処理袋21−1は時点t26にバス2を介して共通メモ
リ3にアクセスし、フラグFに論理′1゛の6込処理を
実行する(ステップ543)。フラグFの書込処理が終
了すると、処理装置1−1は時点t27にセット信号s
tlを論理“0”に、またリセット信号rslを論理“
l”に設定する(ステップ544)、然し現時点ではゲ
ート13は遮断状態となっている為、ゲート15からフ
リップフロップ11に入力されるリセット信号rs3は
論理″0″に維持され、フリップフロップ11はセット
状態を保持する為、フリップフロップ11からはバス使
用要求信号RQ(論理“l”)が継続して送出される。
フラグFの書込処理が終了すると、処理装置l−1は時
点t28にセット信号st2を論理“O”に、またリセ
ット信号rS2を論理“1″に設定する(ステップS5
)。論理“1”のリセット信号rs2は、遅延線16を
介してフリップフロップ12に入力されると共に、導通
状態にあるゲート14を介してゲート15に入力され、
ゲート15から出力されるリセット信号rs3を論理“
1“に設定する。その結果フリップフロップ11および
12が共にリセット状態に設定され、フリップフロップ
11から送出中のバス使用要求信号RQが送出停止され
る。
バス制御装置4は、処理装置1−1から送出されていた
バス使用要求信号RQが停止したことを検出し、処理装
置!1−1に対しバス使用許可(3号AKの返送を停止
し、バス2を解放する。
以上の説明から明らかな如く、本実施例によれば、処理
袋w、t−tはテストアンドセット命令を実行し終わる
間、バス使用要求信号RQを継続して送出し、バス2の
使用権を継続して獲得している。従ってその間、他の処
理袋Ml 1− nがバス使用要求信号RQを送出して
も、バス制御装置4はバス使用権を処理装置1−1に付
与し続け、処理装置1−nに移行させることは無く、処
理装置l−1はテストアンドセット命令を支障無(実行
完了する。
なお、第2図乃至第5図はあく迄本発明の一実施例に過
ぎず、例えば本発明の対象となる共通バスシステムは図
示されるものに限定されることは無く、他に幾多の変形
が考慮されるが、何れの場合にも本発明の効果は変わら
ない。
(発明の効果) 以上、本発明によれば、前記共通バスシステムにおいて
、バスを複数回占有して一つの処理を完了する場合に、
処理が完了する迄バス使用権を確保することが可能とな
り、処理上の不都合が生ずる恐れは無くなる。
【図面の簡単な説明】
第1図は本発明の原理を示す図、第2図は本発明の一実
施例による処理装置を示す図、第3図は本発明の一実施
例によるバスアクセス方式を示す図、第4図は本発明の
一実施例によるテストアンドセット命令の処理過程を示
す図、第5図は本発明の対象となる共通バスシステムの
一例を示す図、第6図は従来あるバスアクセス方式の一
例を示す図である。 図において、lは処理装置、2および200はバス、3
は共通メモリ、4はバス制御装置、11および12はフ
リップフロップ、13乃至15はゲート、16は遅延線
、100は電子装置、30#浴用の原理図 第 1 図 本発明(−ようガリ隻■ 為 2 図 象り乳姪/−n〔1?(2トーーーーーー軸−−−−−
−−−−水it@rてようバスアクセス方式 iX給−日F4【;まる子スト?ンドーロリト4ン4り
つスl丙アーan−i餌 4 図 牲 ネ→ト明の対象と口ろ丼良バスシス′:′rハ第 E 
 図 従東あろバスγ〕ぜス方大 筑 6 図

Claims (1)

  1. 【特許請求の範囲】 バス(200)に接続された複数の電子装置(100)
    が送出するバス使用要求信号を判定して該バス(200
    )の使用権を割付け、且つ前記バス使用要求信号の送出
    停止によりバス解放を認識する共通バスシステムにおい
    て、 前記各電子装置(100)が送出するバス使用要求信号
    を保持する手段(300)を前記各電子装置(100)
    に設け、 前記バス使用要求信号保持手段(300)が起動された
    状態で、前記バス使用要求信号を送出した前記電子装置
    (100)が前記バス(200)の使用権を獲得した場
    合に、前記バス使用要求信号保持手段(300)が起動
    停止される迄、送出中のバス使用要求信号を送出状態に
    保持し、前記バス(200)を使用し続けることを特徴
    とするバスアクセス方式。
JP346187A 1987-01-10 1987-01-10 バスアクセス方式 Pending JPS63172539A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP346187A JPS63172539A (ja) 1987-01-10 1987-01-10 バスアクセス方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP346187A JPS63172539A (ja) 1987-01-10 1987-01-10 バスアクセス方式

Publications (1)

Publication Number Publication Date
JPS63172539A true JPS63172539A (ja) 1988-07-16

Family

ID=11557963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP346187A Pending JPS63172539A (ja) 1987-01-10 1987-01-10 バスアクセス方式

Country Status (1)

Country Link
JP (1) JPS63172539A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11495802B2 (en) 2018-10-18 2022-11-08 Unist (Ulsan National Institute Of Science And Technology) Three-dimensional structure electrode and electrochemical element including same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11495802B2 (en) 2018-10-18 2022-11-08 Unist (Ulsan National Institute Of Science And Technology) Three-dimensional structure electrode and electrochemical element including same
US11978911B2 (en) 2018-10-18 2024-05-07 Unist (Ulsan National Institute Of Science And Technology) Three-dimensional structure electrode and electrochemical element including same

Similar Documents

Publication Publication Date Title
US4404628A (en) Multiprocessor system
US4928224A (en) Multiprocessor system featuring global data multiplation
US5283870A (en) Method and apparatus for avoiding processor deadly embrace in a multiprocessor system
US4698753A (en) Multiprocessor interface device
JPS5837585B2 (ja) ケイサンキソウチ
US20060282588A1 (en) Processor system that allows for simultaneous access by multiple requestors to a target with multiple ports
JPS5922251B2 (ja) 多数未完情報要求を与えるシステム
JPS622345A (ja) バス裁定システム
JPH0772889B2 (ja) 情報処理システム
US20080010643A1 (en) Multiprocessor system and access right setting method in the multiprocessor system
US5649209A (en) Bus coupling information processing system for multiple access to system bus
JP2003050789A (ja) 回路、プロセッサ、及びマルチプロセッサシステム
JPH10143467A (ja) データ処理システムにおいてバス所有権を調停するための方法および装置
US5150466A (en) Flexible distributed bus priority network
US20200293474A1 (en) Method for managing access to a shared bus and corresponding electronic device
JPS63172539A (ja) バスアクセス方式
US5446847A (en) Programmable system bus priority network
US6502150B1 (en) Method and apparatus for resource sharing in a multi-processor system
JPH0689257A (ja) バスブリッジの調停装置
JPH0786865B2 (ja) 多重プロセッサ・レベル変更同期装置
JPH0330175B2 (ja)
JPH11203253A (ja) 共有資源排他アクセス制御方式
JPH01263762A (ja) マルチプロセッサシステム
US20050050253A1 (en) Programmable bus arbitration
KR910000184B1 (ko) 마이크로 프로세서간의 이중으로 할당된 램의 고속억세스 중재 제어시스템 및 그 방법