JPS63170936A - 集積回路におけるマスク整合及び臨界的寸法の測定 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １４分立 本発明は、集積回路の製造に関するものであって、更に
詳細には、集積回路における種々の層の整合を測定し且
つ制御するシステム即ち方式、及び集積回路の臨界的寸
法を測定する方式に関するものである。本方式は、整合
及び測定を実施する上で使用する光学針の分解能よりも
一層゛良い精度でマスクの整合及び臨界的寸法の測定を
行うことを可能としている・ 丈米抜亙 集積回路の製造において、典型的にシリコンである半導
体ウェハに対して複雑な一連の処理操作を行って、該ウ
ェハ内の領域を不純物でドープすることによって能動及
び受動の構成要素を画定する。これらの操作の期間中及
び後において、導電性及び絶縁性物質の層を該ウェハの
上に付着させ且つ画定して該能動及び受動構成要素を相
互接続させて所望の集積回路を形成する。該ウェハの処
理は、通常、該ウェハの上表面全体に渡って例えばホト
レジストの如き種々の物質からなるマスキング層を付着
形成させる技術を使用する。ホトリソグラフィ又はその
他の技術を使用して、該ホトレジスト乃至はマスキング
層内に開口を画定して、該シリコンウェハの表匣を介し
て、例えばボロン、燐、砒素、及びアンチモン等のＰ及
びＮ導電型のドーパントを選択的に導入させることを可
能とする。これらのドープした領域は、集積回路のトラ
ンジスタのエミッタ、抵抗等の構成要素を提供する。現
在の技術水準の集積回路製造技術においては、最終的の
集積回路を画定する為に多数の別々のマスクを使用する
０例えば、或るバイポーラ回路製造プロセスは１３個の
異なったマスクを使用して異なったプロセスの期間中に
ホトレジスト層を選択的に露光する。

エレクトロニクスにおける経済的な改善は、依然として
、ウェハのより小さい面積内により多くの構成要素を配
置させることに関しての集積回路製造業者の能力の結果
に負っている。単一のウェハを処理するコストは固定さ
れており、且つその中に形成されるデバイスの数とは実
質的に独立的であるので、個別的なデバイスの寸法を減
少させると、単一のウェハ内に形成されるデバイスの数
は増加し、その結果、デバイス当りのコストが低下され
る。

然し乍ら、集積回路上の個別的な構成要素が段々と小さ
くなるに従い、各マスクをその下側に存在するウェハと
整合することの重要性が一層高くなる。例えば、集積回
路上の２つの４電性ライン間の最小間隔が５ミクロンで
あると、１ミクロンのマスク不整合があっても該ライン
を互いに電気的に短絡させることとはならない。一方、
１ミクロンの最小特徴部寸法を持った集積回路上の１ミ
クロンの不整合は、該回路の機能性を破壊することとな
る。導電性ラインは互いに短絡され、一方トランジスタ
構成要素は誤った位置に配置されて、該デバイスを非機
能的なものとさせる。従って、与えられた寸法のチップ
上により多くの構成要素を配置させる集積回路業界の能
力が増加するに従い、上側に存在する各層を下側に存在
するウェハと適切に整合させることの重要性が一層大き
くなる。

例えばウェハ上に付着形成するホトレジストパターンの
如く、或る層をその下側に存在する構成体に関して整合
させるか又は整合をチェックする１つの従来技術の手法
によれば、櫛形状の整合パターンを使用している。例え
ば、歯を北側へ指向させた第１櫛形状パターンを初期の
処理操作においてウェハ上に製造させる。歯を南側へ向
けており且つ歯の間の間隔が多少異なっている相補的な
櫛形状パターンを、後に、例えば、該ウェハに付与した
ホトレジストパターン内に形成する。該第２パターンは
該第１ノ（ターンからオフセットしており、従って該２
つのパターンの歯の先端は噛み合っている。これらの歯
の間隔が多少異なっているので、一度に唯一対の対抗す
る歯が互いに整合することを可能とされる。該櫛パター
ンにおける整合した対の位置は、これら２つの層の間の
整合誤差の敏感な測定を与える。

このバーニア（微細調整）整合パターンは多くの適用に
対して満足のいくものであることが証明されているが、
該パターンの光学的画像における干渉縞に起因する歪が
ライン位置の決定を困難なものとしている。更に、該櫛
構成における比較区域は、非常に小さな領域で、その領
域に歯が互いに近接している。従って、該パターンを観
察する画像装置が所望の整合測定と同じ微細な分解能を
持っており且つ非常に低いノイズレベルである時にのみ
、自動整合測定システムによって効果的に使用すること
が可能である。更に、本質的な精度上の限界は、メイン
回路レイアウトによって使用されるデジタル化グリッド
によって決定される。

現在の整合パターンの更に別の欠点は、パターンの自動
測定は、パターンを識別し、歯を認識する等の複雑なソ
フトウェアを必要とする。従って、この様なパターンの
整合を自動化させることは困難である。勿論、この様な
パターンを手動的に整合させることは不所望な程度に労
力集約的となり。

且つオペレータの解釈が必要とされる。この様な測定は
単調で且つ主観的であり、且つオペレータは結果をター
ミナルへキー人力してコンピュータ統合型製造システム
を制御せねばならない。

異なった層の整合とは対照的に、集積回路の１つの層の
上の臨界的寸法は、通常、人間のオペレータによって測
定される。集積回路上に製造されるテストパターンは、
通常、一連の平行なバーを持っており、各バーは該臨界
的寸法に等しい幅を持っており、且つ各バーは該臨界的
寸法だけ隣接するバーから離隔されている。ポジティブ
のホトレジストの場合には、過露光が発生すると、該バ
ーは所望の幅よりも狭くなり、その結果バーの間の間隔
の幅が増加する。不十分な露光は反対の効果を持ってお
り、該バーの幅を広げ且つバー間の間隔を狭める。顕微
鏡を使用して、人間のオペレータが、バー／間隔の比を
比較することによって臨界的寸法を測定してそれが公差
内のものであることを確保する。勿論、この手法は、オ
ペレータの介入を必要としており、且つ上述した如き場
合と同一の解釈上の困難性を有しており、即ち干渉縞に
起因する歪、テストパターンを検査する為に使用する光
学針の歪、及び測定手順を自動化する上での極端な困難
性等の欠点を有している。

別の手法においては、自動化したシステムを使用して、
その際にバー及び間隔を顕微鏡及びテレビモニターでｗ
４察する。ゲート動作回路を使用して、１つ又はそれ以
上のラスク操作をオシロスコープ上に表示する為に選択
してバー／間隔寸法の決定を行うことを可能としている
。然し乍ら、この手法は、上述したものと同一の欠点を
有している。更に、波形のどの部分がバー又は間隔の端
部に対応するかを精密に決定することが困難である。

■−五 本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、集積回路の上に積層
される層を整合させ、それらの整合を検査し、且つ該回
路上の臨界的寸法を測定することの可能な改良した整合
及び測定決定方法を提供することを目的とする。

盪−戎 本発明は、集積回路用の従来の整合及び測定技術の欠点
を解消しており、且つオペレータの介入が全く無いか又
は最小として臨界的寸法の整合及び測定を自動的に行う
ことを可能としている。本発明方法では、集積回路用に
使用されるプロセスの特徴部寸法限界で製造される分離
された微細スケールマークからなる整合ターゲットを使
用する。

該マークは、該回路の二次元的区域上に不規則な、典型
的にはランダムの、パターン状に配列されている。該パ
ターンは、非繰返し即ち不規則的な態様で小さな疎らな
要素で構築されており、且つ大量の低空間周波数エネル
ギを持つ様に設計されている。好適実施例においては、
該パターンは、乱数発生器を使用して構成して、ドツト
を持った二次元格子上の位置を決定する。第１図はこの
様なパターンの一例を示している。

該パターンの画像が１例えば、従来の光学的又はＳＥＭ
技術を使用して、得られると、該画像はデジタル化され
且つフィルタされて、該パターン内の低い周波数情報を
向上させる一方、高い周波数情報を減衰させる。この態
様における詳細な微細情報を破壊することにより、本発
明をそれだけノイズ及び測定装置の光学的突発性によっ
て影響を受けなくされている。次いで、相関技術を使用
して、集積回路の整合及び／又は臨界的寸法を決定する
ことが可能である。

本発明方式は、小さな特徴部の画像内に表れる処理及び
センサに関連する歪によって影響を受けることはない。

本発明は、更に、２つの異なったパターンの各々の位置
の測定を行うと共に、これらの２つのパターンを重畳さ
せることが可能である。従って、１つのパターンをウェ
ハ上に画定し。

且つ第２のパターンを第１のパターンの上のホトレジス
ト中に配置させる場合、これら２つのパターン間の相対
的整合が自動的に決定される。

本方式の１つの実施例においては、別々の処理ステップ
の期間中に半導体構成体の上に形成される領域の整合を
決定する方法は、第１処理ステップの期間中に該半導体
構成体の上の第１位置に要素からなる第１不規則パター
ンを画定し、第２処理ステップ期間中に該半導体構成体
の上の該第１位置に要素からなる第２不規則パターンを
画定し。

該第１位置における該第１及び第２パターンの両方の画
像を得てその画像を提供し、該画像をフィルタして少な
くとも幾らかの低い空間周波数を保存しながら少なくと
も幾らかの高い空間周波数を減衰させてその際にフィル
タした画像を供給し、且つ該フィルタした画像を該第１
又は第２パターンの少なくとも一方の格納されている画
像と比較してその際に該半導体構成体上の領域の整合を
決定する、上記各ステップを有している。

別の実施例においては、該第１及び第２パターンは互い
に離隔されており、これらの２つのパターン間の距離を
測定することによって整合を行うことを可能としている
。更に別の実施例においては、暈しバーが該パターンの
一部を介して延在されて該個別的な要素の端部を隠蔽し
、且つ該半導体構成体上の臨界的寸法を決定することを
可能としている。

ズ１１耳 以下、添付の図面を参考に１本発明の具体的実施の態様
に付いて詳細に説明する０本発明は、集積回路構成体上
の臨界的な寸法を測定し且整合の測定を行う方法、及び
その方法を実施する装置に関するものである。

棗■方蒸 本発明は、集積回路構成体上に積層される層の整合精度
を測定する方法に関するものである。本方法では整合タ
ーゲットを使用し、該ターゲットは、典型的には集積回
路を測定する為に使用されるプロセスの特徴部寸法限界
で製造されるマークであって、分離された微細スケール
マークから構築される。好適実施例においては、これら
の微細マークは二次元アレイ状のパターンに広げられて
ターゲットを形成している。典型的に、該ターゲットは
集積回路の或る領域、即ち、例えば、ポンディングパッ
ド間又はポンディングパッド内部の領域内等の回路が形
成されない領域を占有する。

好適実施例においては５本発明の微細スケール特徴部は
、アレイ状に分布されている小さな方形のｒドツト」か
ら構成されている。該実施例においては、該アレイは縦
横５０Ｘ５０の皇血孜ドツト位置のマトリクスから構成
されており、各潜在的なドツトはその隣接するものから
最小距離、即ち１個のドツト幅だけ離隔されている。第
１図はこの様なマトリクスの１例である。５０Ｘ５０潜
在的ドツトのアレイにおけるドツトに対するｘ際の位置
はランダムに選択される。第１図に示した例の場合、ド
ツトを与えられた位置に配置するか否かの決定は、各位
置において５０％の確率を持った乱数発生器を使用して
行われる９第１図中に示したパターンｒＡＪは非繰り返
し的であり且つ大量の低い空間周波数情報を包含してお
り、即ちドツト及び間隔はクラスタ即ち集団を構成する
傾向を示している。集積回路の場合、図示したパターン
は、エツチング、酸化、拡散、イオン注入、又はそれに
よって検知可能なパターンを集積回路構成体内に形成す
ることが可能なその他の公知のプロセスによって、形成
することが可能である。

使用する特定のパターンは本発明に取って臨界的なもの
ではない。規則的なパターンも含めて、十分な低周波数
構成を持った殆ど全てのパターンを使用することが可能
である。規則的なパターンが選択される場合には、整合
は該パターンの単一の場合に行うことが可能であるが、
その場合はその他の方法で特定されねばならない。二次
元における整合が所望される場合には、そのパターンは
２つの独立的な軸上で低周波数情報を持っていることが
望ましい、光学的歪、高周波数ノイズ、及びエリアシン
グから比較的影響を受けない様にする為には、該パター
ンの二次元パワースペクトルは、該パワースペクトルの
原点を中心とした少なくとも環状部上に分布する著しい
エネルギを持つべきである。

本方法の１実施例に拠れば、第１図に示したパターンの
上に積層されるのではないがそれに近接して集積回路の
次の層内に、小さな疎らな要素を持った第２パターンを
形成する。例えば、第２ａ図に示した如く、第１図に示
したパターンを半導体ウェハ１０自身の中に形成する場
合には、別のパターン２４をウェハ１０内の該パターン
から離隔されているホトレジスト層２０内に形成するこ
とが可能である。この実施例においては、パターン２４
は、通常、パターン１２と同一であるが、このことは必
ずしも必要なわけではない。以下に説明する態様におい
て、ホトレジスト内のパターン２４とウェハ１０内のパ
ターン１２との整合は、本発明方法を使用して検証する
ことが可能である。

勿論、パターンの形成が同一のプロセスで且つ集積回路
の周囲の構成要素の形成の同時的に行われるので、これ
ら２つのパターンの適切な整合は、２つの層及びその中
又はその側に形成される全ての構成要素の適切な整合を
検証する。

本発明に取って著しく重要な点であるが、ホトレジスト
２０を使用して形成すべき構成要素の下側に存在するウ
ェハ１０との整合は、該構成要素を集積回路内に形成す
る■、即ち拡散エツチング又はその他のステップを行う
前に、検証することが可能である。この様に、ホトレジ
スト２０内のパターンＢが不正確に位置されていると、
ホトレジスト層をウェハから（公知の技術を使用して）
剥離して、新たなホトレジスト層を付与し、且つその中
に新たなパターンを画定することが可能である。この様
な態様で該回路を製造することは、該ウェハ内に形成さ
れる全ての領域は相互に適切に整合されることを確保し
、歩留まり減少の１つの原因であるマスク不整合を排除
している。

第２ａ図及び第２ｂ図に図示した態様で２つのパターン
を互いに隣接して製造すると、それらの相対的整合を決
定する為にこれらの２つのパターンの間で直接的な測定
を行うことが可能である。

然し乍ら、２つのパターンを実質的に１ドツト直径未満
の範囲内に整合することが所望される場合の様に、この
様な測定を必要な精度で実施することは困難である６本
発明において知見されたことであるが、第１図の幾らか
の低い周波数（クラスタリング）情報を保存しながら、
幾らかの高い周波数（詳細）情報を廃棄することによっ
て、従来技術におけるよりも一層大きな精度で、且つ使
用する光学計の性質とは比較的独立的に、これら２つの
領域の整合を得ることが可能である。

好適実施例においては、従来の光学的又は操作型電子顕
微鏡技術を使用して、これら２つのターゲット１２及び
２４の画像が得られる。その画像が得られると、それは
デジタル化され且つフィルタ（濾波）操作が行われて、
高い周波数情報を減　衰する一方、該パターン内の低い
周波数構成を向上させる。その結果は、第３図に示した
如きフィルタした画像となる。

低周波数構造を向上させる為に多くの異なったタイプの
フィルタを使用することが可能であるが、好適実施例に
おいては、ガウス畳み込み演算子のラプラシアン（”Ｇ
）を使用する。該ガウシアンは二次元ガウシアンであっ
て、それは低空間周波数の幾何学的構造を保存しながら
高空間周波数を減衰させる態様で該画像を低域濾波（ロ
ーパスフィルタ）すべく機能する。該ガウシアンの寸法
は、フィルタされた画像内に残存する構造のスケール即
ち規模を制御する。該ラプラシアン項は。

低域濾波された画像において、輝度変化の割合における
局所的な最大が発生する個所の位置を検出する。これら
の位置は、該ラプラシアンがゼロの値を持っている位置
と密接に一致する。以下の関係は公知である。

（２Ｇ）ＩＩ：”（Ｇ＊Ｉ）＝Ｇ申（２廖Ｉ）　　（１
）尚、２はラプラシアンであり、Ｇはガウシアンであり
、且つＩは画像を表している。従って、演算子が適用さ
れる順番は結果に影響を与えない。

ガウス畳み込み演算子のラプラシアンを適用し且つ結果
の符号を取ることにより、第１図の画像から第３図の画
像が形成される。理解されるべきことであるあが、該画
像が走査され且つデジタル化されると、この様な演算は
適宜のプログラムされた従来の汎用デジタルコンピュー
タを使用して実施することが可能である。そうではある
が、従来のデジタルコンピュータを使用することは不所
望に速度が遅く、単一の画像を処理するのに３０秒又は
それ以上のオーダの時間を必要とする。本発明のシステ
ムの市場への適用は整合を一層迅速に行うことを余儀無
くさせるので、必要な計算を実施する為の特別のアーキ
テクチャ−を持ったプロセサを使用する。この様に、整
合を約０．１秒未満で検証することが可能である。

形成する不規則なパターンのガウス畳み込みのラプラシ
アンを近似する為の幾つかの手法がある。

例えば。

１〈（σｊ／σＢ＞＜２　　　　　　（２）等の如くガ
ウシアンが空間定数σｅ及びσｉを持っており、且つ該
ガウシアンが同一の体積を持つべく正規化されている場
合の、２つのガウス畳み込みの差は、ガウス畳み込みの
ラプラシアンの非常に近い近似を与える。該ガウス畳み
込みのラプラシアンは、又、該ガウシアンが低域濾波動
作であり且つ該ラプラシアンが高域濾波動作であるから
、該ガウス畳み込みのラプラシアンは、バンドパスフィ
ルタと考えることも可能である。どちらの動作も、中央
周波数域のいずれの側においても、非常にシャープなロ
ールオフを持つものではない。

上述した如き特性を持った任意のフィルタを本手法に適
宜使用することが可能である。重要なことであるが１本
発明では、畳み込みのゼロ交差位置に依存するものであ
るから、畳み込まれた信号の符号のみを使用するという
ことである。

ドツト間隔の約１０倍以上の演算子（オペレータ）直径
で第１図の画像に適用した場合、本発明技術は、その符
号パターンにおいて、個別的なドツトではなく元のドツ
トパターンのクラスタ構造に相関する構造が示される。

符号パターンは画像表面上のドツトパターンの全体的な
位置と結合されおり、且ついずれかのより微細な特徴部
に対するいずれかの特定の位置に関連するものではない
ので、画像形成時に存在する周辺効果、干渉、塵。

ノイズ等の小さな歪によって影響を受けることは無い０
本発明技術は、パターンの粗い規模の構造を捕獲し、高
周波数ノイズには比較的影響を受けないので、典型的に
著しいノイズを示す、パターンの電子顕微鏡画像の走査
に理想的である。

フィルタをした後、本方法の次のステップは。

相関関数を使用してパターン１２と２４との間の変位を
測定することである。ガウス畳み込みのラプラシアンの
符号の相関関数は、以下の如くに推定することが可能で
ある。画像Ｉ（ｘｅｙ）を一様なスペクトルを持ったガ
ウスランダムプロセスとし、且つ次式が成立するとする
。

Ｃ（ｘｅ　ｙ）＝２Ｇ傘Ｉ（ｘ、ｙ）　　　（３）尚、
傘は二次元畳み込み（ｃｏｎｖｏｌｕｔｉｏｎ）を示し
ている０画像Ｉ（ｘ、ｙ）をガウス白ノイズとして取っ
た時のｃ（ｘ、ｙ）の相関は次式の形態を持っている。

Ｒｃ（τ） ＝ｋ［１−（４ｔ”／ｗ”）＋（Ｚτ’／ｗ”）コｅｘ
ｐ［−２τ”／ｗ’］尚、ｋは定数であり且つＷは７２
６畳み込み関数の負の中央領域の直径である０式（３）
の符号の相関Ｒｓ（ｖ）、Ｓ（ｘ、ｙ）＝ｓｇｎ　［Ｃ
（ｘ、ｙ）］は、Ｃがガウスランダムプロセスである場
合、　ａｒｃｓｉｎの法則に従う。

Ｒｓ（τ）＝　（２／　７Ｃ）ｓｉｎ−１［Ｒｃ／Ｒｅ
（０）］　　　（５）第４図は、ガウス畳み込みのラプ
ラシアンの符号の相関関数を示している。第４図に示し
た如く、第３図に示した如き２つのパターンを互いに比
較する場合、第４図における円錐の頂部に対応する単一
の強く相関した位置が得られる。全ての著しい量だけの
水平方向又は垂直方向の不整合は、一層低い相関となる
。該円錐の基部の幅は、使用するフィルタの寸法によっ
て略制御され、フィルタが大きければ幅広の円錐が得ら
れる。頂部の先鋭性はフィルタした画像の二進特性に起
因する。生の畳み込み値ではなく、符号を使用すること
により、相関ピークを正規化させ、高さ１の場合はノイ
ズが存在しない場合である。相関表面の高さが該ピーク
の周りの幾つかの位置で測定されると、該表面のモデル
を構成し且つ該ピークの位置を良好な精度で推定するこ
とが可能である。このプロセスをターゲット１２及びタ
ーゲット２４の各々に対して実施すると（第２ａ図参照
）、該ピーク間の分離を正確に計算し且つ所望の値と比
較して、その際に該２つのターゲットの夫々の整合の表
示を提供することが可能である。勿論、ターゲット１２
及び２４の各々は本半導体構成体のその層内のその他の
領域と同時的に形成されるので、それらの相対的整合も
夫々の層内の全ての相対的整合に関する情報を提供する
。

ウェハ１０又は層２０上に第２ターゲツトを使用するこ
とは、三角測量法によって第２ｂ図に対して直角な方向
におけるオフセットを測定することを可能としている。

更に、該ターゲットはウェハ及びウェハ上のホトレジス
ト内にあるものとして示されているが、この様なターゲ
ットは１例えば、窒化シリコンマスク層内及びメタル接
続の第２層内のそれらの相対的整合を決定することが所
望される場合には、いずれかの２つの層内に形成するこ
とが可能である。

然し乍ら、半導体構成体上の領域を整合させる為に上述
した技術を使用することは、不所望の副作用を伴う、即
ち、それは、該２つのターゲットが並置されるので、非
常に高い幾何学的精密度を持った画像形成システムを必
要とすることである。

例えば、整合をチェックするこれら２つの層上のパター
ンが１００ミクロンだけ離隔されており且つ画像形成シ
ステムが２％の幾何学的精度を持つている場合、該画像
形成システムによって±２ミクロンの不確定性が導入さ
れる。この２ミクロンの不確定性は、この様な測定を行
う場合に所望される精度よりも１桁以上大きなものとな
る場合が或る。従って、本発明は半導体構成体上の領域
の整合及び整合の検証に対する別の技術を提供している
。

第５図は半導体構成体上の所望の位置に製造された別の
不規則的なドツトパターンｒＢＪ　を示している。第１
図の場合と同様に、個々のドツトは１つのドツト高さ及
び幅だけ離隔されている。パターンｒＢＪのドツトがパ
ターン「Ａ」の間隔内に収まる様にこの第２の独立的な
パターンｒＢＪを第１パターンｒＡ４上に重畳させるこ
とによって、各パターンの位置が決定された場合に、各
パターンは他方に対してノイズとして取り扱うことが可
能である。次いで、これら２つのパターンの位置を比較
して、該パターンが正確に整合されているか否かを決定
することが可能である。第６図に示したパターンｒＡ＋
ＢＪはこの手法の１例である。それは、第１図に示した
パターンを第５図に示したパターンと結合させることに
よって形成されている。第１図及び第５図の各々は、ド
ツト直径の２倍の距離離隔されているドツトパターンを
持っている。第６図において、該パターンの１つは、他
方のパターンと結合される前に、１ドツト直径分だけ左
へ及び下側へシフトされている。

この様に、該２つのパターンのドツトはオーバーラツプ
即ち重畳しない。従って、前述した例を参照すると、第
１図のパターンはウェハ基板上に形成し、−力筒５図の
パターンは１ドツト直径分だけ水平方向と垂直方向の両
方にシフトされて該ウェハ基板の上側に存在するホトレ
ジスト内に形成することが可能である。上からこの構成
体を観察すると、両方のパターンを見ることが可能であ
る。

第７図は、第５図のドツトパターンに対して上述したガ
ウスフィルタのラプラシアンを使用して得られる畳み込
み符号パターンを図示している６第８図は第６図に対す
る対応するパターンである。

注意すべきことであるが、第８図の符号パターンは、第
３図又は第７図又は８図のパターンのいずれとも似通っ
ていない。然し乍ら、第８図と第３図における符号構造
の間、及び、又、第８図及び第７図の間には著しい相関
が存在している。このことは、第９図の相関プロットに
よって図示されている。第９図中の上のプロットは第８
図と第７図との間の相関を表しており、一方下側のプロ
ットは第８図と第３図との間の相関を表している。

前述した態様において、個々のプロットにおけるピーク
の位置は、所望数の相関表面の測定を行うことによって
決定することが可能である。この様に、各々のピークを
正確に決定することが可能である。個々のピークが位置
決めされると、これら２つの表面に対するピーク位置に
おける差異は、これら２つの層の間の整合誤差を表す。

第２図の例の場合における如く、この差異は、画素の直
径の非常に小さな割合の部分内で決定することが可能で
ある。これらの２つのパターンＡ及びＢがカメラ画像の
同一の部分内に存在しており且つそれらの各々に対する
相関ピークは典型的に１個のドットの直径未満だけ分離
されているので、光学針の幾何学的歪が精度に与える影
響は無視可能な程度である。

ピーク位置を決定する場合の精度の１例として。

ｃ＝０．２から開始し０．０３の増分でもって。

第９図の上部相関表面を個別的な相関値にスライスする
。各スライスは、円錐形状をした相関表面のディスク形
状をした断面を形成する。このディスク上の境界点のＸ
位置は、線形内挿を使用して注意深く推定した。次いで
、Ｘ方向における該ディスクの質量中心を計算した。同
様に、該相関表面を介して取られるその他のスイライス
の各々に対して質量中心を計算した。最後に、全ての質
量中心の平均を取って該相関ピークのＸ位置を推定した
。次いで、同一のプロセスを使用して、第９図中の下部
表面のピーク位置を推定した。その結果、その視野に渡
って約２％の幾何学的歪を持っているビジコンカメラで
画像を形成しても、水平方向整合に対するピーク位置に
おける差異は画素のめ１／２０にしか過ぎなかった。こ
こで、実効画素寸法はパターンのドツト寸法と略同−で
あり、従って１ミクロンのドツトは、約０．９５ミクロ
ンの整合分解能を提供する。

上述した手法は、又、ホトレジストの露光を防止する為
に適宜の低いエネルギ（又は適宜の波長）で基板上にマ
スクパターンを画像形成することによって、ホトレジス
トを露光する腹にマスクを整合させる為に使用すること
が可能である。上述したものと同一のステップを使用す
ることにより。

投影されるパターンと前の層内に存在するパターンとの
整合を比較することが可能である。更に、ホトレジスト
は露光されないので、検知されたエラーをステッパ又は
その他のマスク製造装置によって補正することが可能で
ある。

第１０図は、集積回路構成体の個々の層の上における臨
界的寸法を測定する為のテストパターンを示している。

第１０図のパターンは、集積回路装置の単一層の上に、
第６図に図示したタイプのパターン、即ちそれ自身は２
つの構成成分パターンの結合であるパターンを、形成す
ることによって製造される。該構成成分パターンは、該
パターンを介して延在する暈しバーが、「右」パターン
上のパターン要素の右側端部を暈し且つ「左」パターン
上のパターン要素の左側端部を量す様に、構成されてい
る。集積回路上に形成された該パターン自身２つのパタ
ーンから構成されているが、該パターンは１つの操作乃
至は処理ステップで形成され、２つのステップで形成さ
れるものではない。然し乍ら、これらの２つの構成成分
パターンは、本システムのメモリ内において別々に格納
され且つ別々にフィルタされる。次いで、集積回路上の
パターンを使用して以下に説明する態様で臨界的寸法を
測定することが可能である。パターン解析技術が規則的
な暈しバーを無視し且つランダム要素の感知した位置の
みに応答するので、集積回路構成体上の臨界的寸法を測
定する為の前述した手法が機能する。何故ならば、第１
０図中の規則的なバーパターンは、ドツトパターンのも
のと比較して、小さな低い空間周波数成分を持っており
、従って結果的に得られる２Ｇ条件の符号パターンは基
本的に該規則的なバーパターンの有無とは独立的だから
である。

臨界的な寸法を測定することの可能な態様を第１１ａ図
及び第１１ｂ図に示してある。第１１ａ図に示した如く
、「実際」のパターンは、公称的なｒ意図」したパター
ンと比較して露光不足である（ポジティブのホトレジス
トと仮定して）。第１１ｂ図は、３Ｇフィルタが見るこ
とのないバーが除去された時に、左端部を量されてぃた
このの要素の中心が右ヘシフトする様に見え、一方布側
端部を量されていたパターンは左側ヘシフトする様に見
えることを図示している。対照的に、パターンが過剰露
光であると（ポジティブのホトレジストと仮定して）、
実際のパターンは意図したパターンよりも小さくなる。

この場合、左側端部を量されたパターンの検知位置は、
左側ヘシフトする様に見え、一方布側端部を量されてい
たパターンは右側ヘシフトする様に見える。

従って、パターンを形成した後に臨界的寸法を測定する
為に、完全なパターンの画像（左及び右のパターンの両
方−一例えば第１０図参照）が得られ且つフィルタされ
る。次いで、第９図に関連して説明した如く、格納され
ている「左」パターンの畳み込みを結合パターンと相関
させ、且つ格納されている「右」パターンの畳み込みを
該結合パターンと相関させる。これら２つの相関が決定
されると、それらの間のオフセットを計算することが可
能である。このオフセットは、集積回路上の臨界的寸法
に関しての情報を提供する。例えば。

該パターンが所望により公称的である場合、「左」及び
「右」の相関は一致する。一方、該パターンが露光不足
である場合、「右」パターンに対する相関ピークは「左
」パターンのピークから離れてシフトされる。製造され
たパターンが過剰露光であると、右パターンの相関ピー
クは左パターンに関して反対の方向にシフトする様に見
える。これら２つのピークの間の変位は、臨界的寸法誤
差を表している。

第１２図は、本発明方法の好適実施例を図示した簡単化
したフローチャートを示している。この方法は、第６図
及び第９図の実施例に関連して説明する。前に説明した
如く、第１不規則パターンＡを集積回路の１つの層の上
に配置させ、且つ第２不規則パターンＢ（又は、或る実
施例においてはＡ）をパターンＡの直上か又はパターン
Ａに隣接するかのいずれかで別の層の上に配置させる。

次いで、複合パターンの画像を得て、且つ格納してある
モデルのパターンＡと相関させ、次いで格納してあるモ
デルのパターンＢと相関させる。これら２つの相関表面
のピーク位置の間の差異は、これら２つの層の間の整合
誤差を表している。

第１２図は、全体的な相関プロセスを図示したフローチ
ャートである。第１２図に示した如く、２つの入力、即
ち格納されているパターン３０及び好適には光学的又は
走査電子顕微鏡を使用して得られるデジタル化画像３１
、が本プロセスに供給される。光学的顕微鏡は、本シス
テムの適用にあたりコストが著しいファクターである場
合の実施例に好適である。画像の寸法の調節は、拡大綿
ｔＪ％制御器を使用して行うことが可能である。これら
の調節は、ピークの高さに影響を与え且つＳＥＭプリセ
ットにおけるエラーを補正することを可能としている。

結合パターン（Ａ＋Ｂ）が第１パターンＡと相関される
例に関して、格納されているパターン３０は、下側に存
在する半導体層上に形成されるパターンＡを表すデジタ
ルデータから構成される。画像３１は、結合パターンＡ
＋Ｂである。格納されているパターン３０が検索される
と、必要なスケーリング即ち拡縮３２が該パターンに付
与されて、それを得られた画像３１と比較する為に適切
な寸法へ変換される。好適実施例においては、スケーリ
ングは、従来の画像スケーリングソフトウェアを使用し
て達成される。典型的に、このスケーリング操作は、た
まにしか行われない。何故ならば、スケールした画像を
格納させ且つ再使用することが可能だからである。最も
高い相関ピークを発生する大きさを決定する為に、相関
ハードウェアからのフィードバックを使用して、該拡大
縮小に対する微調節を行うことが可能である。

スケーリングステップ３２を実施した後、格納されてい
るパターンの表示はフィルタされて、高い空間周波数が
減衰され一方低い空間周波数の幾らかを保存させる。こ
のステップは、ブロック３４によって表されている。こ
のフィルタ動作を実施する装置に付いて以下に説明する
。同様の態様で、得られた画像もステップ３３で示した
如くにフィルタする。フィルタしたデータの結果は各々
が格納され、該画像は格納器３５内に格納され且つパタ
ーンＡの表示は格納器３６内に格納される。

注意すべきことであるが、格納器３６を一度確立させ、
パターン及び画像幾何学形状が変更されない限り、再使
用することが可能である。外部制御の下で、典型的にマ
イクロプロセサ３９から、２つのランダムアクセスメモ
リ３５及び３６の内容が排他的ＯＲゲート３７ヘダンプ
される。この排他的ＯＲゲート３７は、事実上、「ヒツ
ト」をカウントして、格納されているパターン３０と画
像３１との間の相関を決定する。異なったオフセットを
他方ではなくＲＡＭ３５又は３６の一方へ供給すること
によって、該画像のデジタル表示が比較の為に互いにシ
フトさせることが可能である。

カウンタ３８は、各シフトに対するヒツトをカウントし
、事実上、マイクロプロセサ３９がピークの相関表面上
の選択した点を測定することを可能とする。十分な数の
測定がなされると、ピークの位置を推定することが可能
である。

上述したのと類似した態様で、第１２図の手順を繰り返
すことが可能であり、今度は格納されていたパターンは
パターンＢを表すものであり且つ走査型電子顕微鏡画像
が、再度、結合パターンを表示する。この様に、パター
ンＡ及びＢの結合に相関されているパターン已に対する
相関表面を決定することが可能である。２つのピークが
決定されると、整合誤差がこれら２つのピークの間の距
離によって表される。

臨界的寸法を測定することが所望される場合、第１２図
に関連して説明した手順を使用し、第１パス上の格納さ
れているパターンは左又は右のパターンの１つを表し、
且つ第２パス上において左及び右のパターンの他方を表
している。上述した態様において、ピーク間の位置にお
ける差異は、測定すべき臨界的寸法を表している。

■　法を　　する゛　− 上述した如く、本発明方法を実際的な即ちコマーシャル
ベースで実施する為に、得られるか又は検索される画像
は、汎用デジタルコンピュータが許容するよりも一層迅
速に処理されねばならない。

従って、０．１秒未満で整合測定を実施することを可能
とする為に、フィルタ動作を十分に高速で実施する為の
専用ハードウェアを開発した。

格納されているパターンの検索か又は光学的又は走査型
電子顕微鏡を介しての画像の取得のいずれかの場合に、
該パターンのデジタル表示が必要とされる。格納されて
いるパターンの検索の場合、該パターンはデジタル的に
格納されているので、スケーリングのみが必要である。

然し乍ら、光学的又はＳＥＭ画像の場合、例えば、ビデ
オ速度で動作する市販されているＡ／Ｄ変換器を使用し
て、該画像を先ずデジタル化さねばならない。説明の便
宜上、好適実施例において、フィルタすべきパターンは
約５０Ｘ５０の要素から構成されており、且つ約５００
Ｘ５００の画素の区域内表示されるものと仮定する。デ
ジタル化した画素パターンが得られると、本発明方法の
第１ステップは、ラプラシアン関数を適用することであ
る。得られる結果に影響を与えること無しに、ラプラシ
アン又はガウシアン関数のいずれか一方を先に適用する
ことが可能であるが、ラプラシアン関数を最初に適用す
ることにより或る種の利点が得られることが判明した。

特に、ラプラシアン関数を最初に適用することによって
、ビデオ信号がゼロ上で中心合せされ次いでスムースと
される。このことは、ｎビット整数分解能のより良好な
使用を可能としている。何故ならば、ガウス関数が最初
に適用される場合には存在するであろう様な広い範囲の
信号を特性付ける為にｎビット数が必要とはされないか
らである。最初にラプラシアンを適用することにより、
値を範囲内に維持する為にガウスパイプライン操作を介
して必要とされるスケーリングの量が減少される。

５００画素方形画像４ｏが第１３図の上部に示されてい
る。ラプラシアン関数を画素Ｃに対して適用する場合１
画素Ａ乃至Ｅの各々に対する８ビツト二進値が検索され
且つ適宜重み付けされねばならない、第１３図の装置は
、所望の画素を検索する為の１つの技術を示している。

所望のパターンが非インターレース型ビデオラスクスキ
ャンとして得られると、メモリ４４からか又は顕微鏡４
２及びＡ／Ｄ変換器４３からのいずれかから、或る与え
られた瞬間に、画素Ａがライン４５上に供給される。そ
の時刻に、ライン４６は先に４９９画素が受は取った値
であるＢを担持している。同様に、ライン４７．４８．
４９は、Ａより先に受は取った５００，５０１．及び１
，０００画素である画素Ｃ，Ｄ、及びＥを夫々保持する
。従って、この形態は、５つの同時的なサンプルを発生
し、第１３図の上部に示した如く、画像から離れて交差
パターンを形成する。注意すべきことであるが、次の画
素が４５に到着すると、サンプルの全交差パターンは１
つの画素をラスク走査に続いて画像の右へ移動させる。

各画素に対する値が検索されると、それは爾後の処理に
供給される前にリッチすることが可能である。

第１３図に示した遅延要素５０は、例えば、シフトレジ
スタ又はランダムアクセスメモリ等の任意の公知の遅延
要素を有することが可能である。

スイッチ５１及び５２は、ラッチされた画像が検索した
パターン４４からか又は取得された画像４０であるかを
制御する。

第１４図は、取得された画素値のラプラシアンを得る為
の装置を示している。与えられた画素位置においてラプ
ラシアン関数に満足できる程度の近似は、重み４をその
特定の画素へ適用し且つ重み−１をその特定した画素の
上と下と左及び右の画素へ適用することであることが判
明した。第１４図に示した如く、画素Ａ及びＢに対する
画素値は加算器６０へ供給され、一方画素り及びＥに対
する画素値は加算器６１へ供給される。その結果。

加算器６０は、ライン６２上に出力信号Ａ＋Ｂを供給し
、一方加算器６１はライン６３上に出力信号Ｄ＋Ｅを供
給する。ライン６２及び６３上に信号を受は取るべく接
続されている別の加算器６４は、ライン６５上に、画素
Ａ、Ｂ、Ｄ、及びＥの全ての和を表す出力信号を供給す
る。

画素Ｃに対する画素値は、シフタ６６へ供給される。画
素値を左へ２つの位置シフトさせることによって、その
値は実効的に４で乗算され、且つその結果はライン６７
上を減算器６８へ供給される。減算器６８は、ライン６
５上に供給される和を、ライン６７上の４倍の重みを付
けられた値と結合して、入力画像の画素Ｃにおいてラプ
ラシアンを近似する新たな値を得る。従って、出力６８
は、入力画像のラプラシアンのビデオラスク信号を担持
する。この信号は、次段の処理である、ガウス畳み込み
（Ｇａｕｓｓｉａｎ　ｃｏｎｖｏｌｖｅｒ）へ供給され
る。

ガウス畳み込みが適用される態様を第１５図及び第１６
図に示してある。

好適実施例において、２次元ガウス畳み込みを１次元の
ガウス畳み込みの複合体に分解することが可能であると
いう事実を利用している。この点を理解する為に、２次
元ガウシアンは２つの１次元ガウシアンの積として書け
ることに注意すべきである。

Ｇ（ｘ＋ｙ）　　”　　ｅｘｐ［−（ｘ”＋ｙ”）／　
ａ”コ　　　　　　　　　（６）＝　　ｅｘｐ［−ｘ”
／　σ２コｅｘｐ［−ｙ”／σ２コ　　　（７）＝　Ｇ
（ｘ）Ｇ（ｙ）　　　　　　　　　　　（８）このこと
は、二次元畳み込み積分を以下の如くに分解することを
可能とする。

Ｇ（ｘｙｙ）＊Ｉ（ｘ、ｙ） ＝ｆ−：　ｆ−：　Ｇ（ｕ、ｖ）Ｉ［（ｘ−ｕ）、（ｙ
−ｖ）ｌｄｕｄｖ　　（９）＝ｆ−’：：　Ｇ（ｖ）　
ｆ−’：、　Ｇ（ｕ）Ｉ［（ｘ−ｕ）、（ｙ−ｖ）］ｌ
ｄｕｄｖ（１０）＝　Ｇ（ｙ）申［Ｇ（ｘ）−Ｉ（ｘ、
ｙ）］　　　　　　　　　　（１１）尚、Ｉ（ｘ、ｙ）
は畳み込まれるべき入力画像である。

従って、２つのカスケード１次元の畳み込みによって２
次元ガウス畳み込みを実施することが可能であり、その
ことは計算を行う上では著しく廉価である。１次元ガウ
スオペレータ（演算子）は、１次元における二項分布に
よって近似させることが可能である。例えば、７点二項
分布１，６，１５．２０，１５，６．１はガウシアンに
極めて近接している。好適実施例においては、１，２．
１の３倍の重みを持った３点二項演算子を使用して、７
点二項分布を持った畳み込みの効果を発生させる。この
選択は、特に能率的なハードウェア構成とすることを可
能とする。このことは、第１６図に示してある。

第１５図は、３点メカニズムＧ、の動作を図示している
。デジタルラスク入力が２つの直列接続された遅延要素
の入力へ印加される。これらの遅延要素は、両方共、そ
れらの入力及び出力端子の間にｎ画素の遅延を導入する
。尚、水平畳み込みの場合はｎ＝１又は２であり、且つ
Ｕ＝垂直畳み込みの場合の画像ライン長又は画像ライン
長の２倍である。これらの遅延要素から、画像内におい
て互いにｎ画素だけ離隔されている３つの同時的な値Ａ
、Ｂ、Ｃが得られる。Ａ及びＣは加算器７０へ印加され
且つその和がライン７１上をシフタ７２へ供給される。

シフタ７２は、Ａ＋Ｃの和を右へ１カ所シフトし、事実
上、それを２つだけ駆動する。ライン７３上の出力信号
は１画素Ｂに対する二進値に関連して加算器７４へ供給
される。

その際に、加算器７４がライン７５上に、画素Ｂの値と
、画素ＡとＢの値の和の半分との和に等しい値を供給す
る。正確な振幅を維持する為に、この結果はシフタ７６
によって右へ１カ所シフトされ、且つその結果はライン
７７上へ供給される。

ライン７７上の結果は、３点二項分布によってスムーズ
にされた入力信号である。ガウシアンに対するより微細
な近似を得る為には、第１５図の手順を第１６図に示し
た如くに２回以上繰り返すことが可能である。

第１６図は、第１５図の３点ガウス畳み込み要素Ｇ、の
パイプラインをどのようにして構成するかを示している
。この装置は、７点二項近似で入力ビデオストリームを
１次元ガウシアンＧ７へ畳み込む。遅延要素が１画素の
遅延を発生すべく設定されると、これは水平ガウス畳み
込みとなる。

遅延要素が画像のライン長に設定されると、これは垂直
畳み込みとなる。

７点正規化ガウス演算子で畳み込むことにより、典型的
なラプラシアンフィルタ画像の振幅は約２のファクター
だけ減少する。従って、好適実施例において、各７点ガ
ウス演算子に対して右へ１ビツト少なくシフトすること
が必要である。換言すると、出力信号の振幅は、各７点
ガウス演算子を印加した後に２のファクターだけ増幅さ
れている。

必要とされるハードウェアの観点から、このことは、各
爾後の７点ガウス演算子で１ビツトの精度を獲得するこ
とを可能としている。従って、４個のこの様な演算子を
持った好適システムにおいては、４ビツトが得られるか
、又は等測的には、最終的な出力において同一の精度を
得る一方、パイプラインデータ幅において４ビツトが節
約される。

各Ｇ７演算子のＧ、演算子の１つは、上述した理由によ
り、正規化演算を有していない。７×７の２次元ガウス
畳み込みを達成する為に、２つの０７要素、即ち水平畳
み込みを行う為の遅延設定を持った要素と垂直畳み込み
の為の遅延設定を持った要素、を組み立てる。

第１６図の下部は、２つのＧ７要素をのパイプラインを
使用してＧ、Ｘ□要素を発生させることを示している。

実際上、上述した７Ｘ７演算子よりも大きなガウスフィ
ルタが必要とされる。上述したのと同様の技術を使用し
て、任意の大きさのフィルタを構築することが可能であ
るが１本発明においては一層能率的なアプローチを見出
している。

Ｇ、Ｘ□フィルタの適用の後に、入力信号は十分に低域
濾波（ローパスフィルタ処理）されており、１つ置きの
画素のみをサンプルする爾後の演算子はエリアシングの
問題を蒙ることが無い。従って、１４Ｘ１４ガウス畳み
込みは、その水平遅延を１画素から２画素へ増加させ且
つその垂直遅延を１ライン長から２ライン長へ増加させ
てその点を広げることにより、０７Ｘ、演算子によって
近似させることが可能である。

第１７図は、実効的に、スタートにラプラシアン演算子
を持ったビデオパイプラインにおいて２１Ｘ２１ガウス
畳み込み演算子を発生する為に、この方法で使用される
２つのＧ、Ｘ□要素を示している。結果として、２Ｇフ
ィルタ画像が得られ、それは、例えば、第１２図のブロ
ック３５及び３６に関連して説明した如く、ランダムア
クセスメモリ等の適宜の記憶乃至は格納手段へ供給され
る。

結果の符号のみが格納されるので、フィルタ画像は二進
１であり１例えば、第３図、第７図、又は第８図の様相
を持っている。

第１８図は、前に第１２図においてブロック表示でのみ
示した相関器の１実施例の詳細なブロック図である。一
般的に、第１８図に示した構成要素は１０メガヘルツの
画素クロックによって駆動される。クロックの上昇エツ
ジにおいて１画素データがバッファ８０ａ乃至８０ｆ内
に格納され、一方下降エッジにおいて、画素データが読
みだされる。好適実施例において、フィルタ済画像入力
データ（第１７図から）が、第１８図に示した６個のバ
ッファ回路８０ａ乃至８０ｆへ並列的に供給される。バ
ッファ８０ａの１つの内容を詳細に示してあり、同様の
構成要素で残りのバッファ８０ｂ乃至８０ｆの各々が構
成されている。バッファ８０は画像の約１／４を格納す
る為の６４に−ｂｙ−１ビットメモリ８１を有している
。メモリ８１は、第１２図において格納器として示した
いずれかのブロックに対応している。好適実施例におい
ては、メモリ８１はスタテックランダムアクセスメモリ
であり、且つ２５６Ｘ２５６の画素データを格納する。

メモリ８１の寸法の選択は任意であり、且つ第１８図の
相関器に対する特定の適用に従ってより大型又はより小
型のメモリを使用することが可能である。メモリ８１内
の畳み込み器（ｃｏｎｖｏｌｖｅｒ）出力データを格納
することにより、画像相関の目的で該メモリの内容を走
査することを可能とする。

アドレス発生器カウンタ８２は、メモリ８１ヘアドレス
情報を供給して、該畳み込み器からのデータを格納すべ
き位置を制御する。該アドレス発生器カウンタは、典型
的に、唯一の水平ラインを識別する第１カウンタ、及び
そのライン上の画素位置を識別する為の第２カウンタを
有している。

該スタティックランダムアクセスメモリ８１内のデータ
を読み取るべきアドレスは、究極的には、カウンタ８３
及びｘ、ｙレジスタ８４によって制御される。ＸｅＶレ
ジスタ８４は、画像上の相関窓の中心点に関する情報を
供給する。窓の中心点の位置を変化させることによって
、１つの画像を他の画像に関してシフトさせることが可
能である。

カウンタ８３は、他のバッファ内の他の画像データと比
較すべき窓内の点の数をカウントし、一方オフセットテ
ーブル８５は、比較されるべき各画像点の窓内のオフセ
ットに関する情報を供給する。

オフセットテーブル８５は、典型的に、約４０００個の
点を含有している。オフセットテーブル８５から及びＸ
Ｉ　ｙレジスタ８４からのデータは加算器８６によって
結合されて、メモリ８１用の読取アドレス情報を供給す
る。畳み込み器からのデータは、左バッファ８０ａ及び
右バッファ８０ｂ乃至８０ｆの両方へ供給される。典型
的に、左バッファ８０ａは、格納パターン又はＳＥＭの
いずれかからの畳み込み器データで充填される。右バッ
ファは、他方の源からの畳み込みデータで充填される。

６個のバッファを使用することにより、各サイクルの期
間中に、排他的ＯＲ回路９０ａ乃至９０ｅによって５つ
の値を発生することを可能とする。左バッファは、１つ
の値を比較の為に使用することを許容し、一方５個の右
バッファは右画像における５つの位置を並列的に検査す
ることを可能としている。右画像へのこれらの５つのポ
ートは、同一の相関表面、第４図、上の５つの点を並列
的に計算することを可能としている。それらは、又、５
つの小窓に分解することによって単一の大きな相関窓を
計算する為に使用することが可能である。

ルックアップテーブル及び相関窓内の各点に対するイン
デックスを介してオフセットが与えられる。このことは
、１つの画像内の任意の所望の組の点と別の画像内の任
意の所望の組の点との比較を行うことを可能としている
。この構成は、これら２つの画像の間の固定した幾何学
的歪を補正することを可能としている。それは、又、サ
ンプルをより一層画像の中心近傍に離隔させることによ
って、相関窓の中心上に一層の強調を置くことを可能と
している。

排他的ＯＲ回路９０ａ乃至９０ｅの各々は、ラッチ９１
、排他的ＯＲゲート９２、及び所望のカウント動作のビ
ット数に従って１つ又はそれ以上のカウンタとを有して
いる。ラッチ９１は、左バッファと右バファの１つ（ど
の排他的ＯＲ回路かに依存して）とからの出力値を保持
し、且つ結果的に得られるデータを排他的ＯＲゲート９
２へ供給する。ＸＯＲゲート９２は、所望のカウンタを
駆動して、所望の精度に応じた数のビットを供給する。

好適実施例においては、１２ビツトカウンタ９３が３個
のより小型の４ビツトカウンタによって与えられている
。カウンタ９３に接続されている読取イネーブルライン
は、所望のカウンタからトランシーバ（不図示）へ所望
のカウントを供給することをイネーブルさせる。

本発明の別の実施例においては、集積回路マスク及び層
内に既に存在するパターンを、特に発生する不規則パタ
ーンの代わりに使用している。多くの集積回路において
、マスク内のパターンは十分に低い空間周波数エネルギ
を持っている。更に。

種々の層の上のパターンは幾分互いに独立的であり、且
つ付加的な態様で結合する。この様な適用において、各
層に対してのＣＡＤデータベースに対しての相関関数を
測定する為に「チップ」のより大きな面積を使用するこ
とが可能である。−相関の為により大きな面積を使用可
能であることは、理想的なものではないパターンの埋め
合わせをする。

以上１本発明の具体的実施の態様に付いて詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
では無く、本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。

【図面の簡単な説明】

第１図は本発明の好適実施例において使用するタイプの
不規則整合パターンを示した概略図、第２ａ図はウェハ
上に隣接する位置内に設けた２つのこの様な整合パター
ンを示した概略平面図、第２ｂ図はその概略断面図、第
３図はガウス畳み込み演算子のラプラシアンの適用後の
符号結果を示した第１図のフィルタした後の画像を示し
た概略図、第４図は第３図の符号アレイの相関関数を示
した概略図、第５図は第１図のパターンに使用されるタ
イプの第２不規則整合パターンの概略図、第６図は第１
図及び第５図のパターンの結合を示した概略図、第７図
は第５図のフィルタした画像を示した概略図、第８図は
第６図のフィルタした画像を示した概略図、第９図は第
７図及び第８図の及び第３図及び第８図の相関関数を示
しており該相関関数のピークの整合を示した概略図、第
１０図は集積回路上の臨界的寸法を測定する為に使用さ
れるパターンを示した概略図、第１１ａ図及び第１１ｂ
図は第１０図のパターンを使用して臨界的寸法を測定す
る状態を示した各概略図、第１２図は２つのフィルタし
た画像を相関する為の１つのシステムを示したブロック
図、第１３図はビデオ速度でラプラシアンを計算する為
に画素値のラプラシアンを計算する為に画素値を収集す
る為の１つの技術を示したブロック図、第１４図は第１
３図内に収集された画素値のラプラシアンを得る為の１
つの技術を示したブロック図、第１５図はビデオ速度で
ガウス畳み込みを得る為の１つの技術の基本的な計算要
素を示したブロック図、第１６図は第１４図及び第１５
図からのラプラシアンフィルタ済信号の７×７二次元ガ
ウス畳み込みを計算する為に第１５図の技術を繰返し適
用する状態を示した概略図、第１７図はラプラシアン畳
み込みの２１Ｘ２１ガウシアンを能率的に発生させる為
に２個の７×７ガウス要素をラプラシアンと結合させる
状態を示したブロック図、第１８図はフィルタ済画像を
比較する為に使用される相関器を示したブロック図、で
ある。 （符号の説明） １０：半導体ウェハ １２：パターン ２０：ホトレジスト層 ２４：整合パターン ３ｏ：格納パターン ３１：デジタル化画像 ３２：スケーリング ３５．３６：格納器（ＲＡＭ） ３７：排他的ゲート ３９：マイクロプロセサ 特許出願人　　　　フェアチャイルド　セミコンダクタ
　コーポレーショ ン 図面の浄Σｌ”：′ｉ：ｉに１更なし）ＦＩＧ、　　２
ａ、　　　　　　　　　　　ＦＩＧ、　　２ｂ。 Ｆ１ロー５．ＦＩＧ、Ｊ。 ＦＩＧ　　６．　　　　　　　　　　　　ＦＩＧ、　　
８゜ＦＩＧ、　　９゜ ＦＩＧ、ＪＯ。 ＦＩＧ、Ｊ５゜ ＦＩＧ　　Ｉａ ＦＩＧ、−立 手続補正書防幻 昭和６３年１月２１日 特許庁長官　　小　川　邦　夫　殿 １、事件の表示　　　昭和６２年　特　許　願　第１８
１２６７号３、補正をする者 事件との関係　　　特許出願人 ４、代理人 ５、補正命令の日付

Claims (1)

1. 【特許請求の範囲】 １、別々の処理ステップの期間中に半導体構成体上に形
   成する領域の整合を決定する方法において、第１処理ス
   テップの期間中に前記半導体構成体上の第１位置に又第
   ２処理ステップの期間中に第２位置に第１パターンを画
   定し、画像を供給する装置で前記第１及び第２位置に前
   記第１パターンの画像を得、前記画像をフィルタして少
   なくとも幾らかの低い空間周波数において保存しながら
   少なくとも幾らかの高い空間周波数で減衰させてその際
   に前記第１パターンのフィルタした画像を供給し、前記
   フィルタした画像を使用して前記第１パターンの前記第
   １及び第２位置の各々においての整合を決定してその際
   に前記半導体構成体上での領域の整合を決定する、上記
   各ステップを有することを特徴とする方法。２、特許請
   求の範囲第１項において、前記フィルタを行うステップ
   が、二次元ガウス畳み込みを適用することを包含するこ
   とを特徴とする方法。 ３、特許請求の範囲第２項において、前記フィルタを行
   うステップが、更に、ラプラス演算子とガウス畳み込み
   の両方を適用してその際に各値が符号を持った畳み込み
   値を提供することを包含することを特徴とする方法。 ４、特許請求の範囲第３項において、前記フィルタした
   画像を使用するステップが、前記フィルタした画像の畳
   み込み値の符号を前記第１及び第２位置の各々において
   相関させることを包含することを特徴とする方法。 ５、特許請求の範囲第１項において、前記第１位置及び
   第２位置は互いに隣接しているが、異なった層であるこ
   とを特徴とする方法。 ６、特許請求の範囲第５項において、前記第１パターン
   はアレイ状に配設されており且つ互いに離隔されている
   第１複数個の要素を有することを特徴とする方法。 ７、別々の処理ステップの期間中に半導体構成体上に形
   成される領域の整合を決定する方法において、１つの処
   理ステップの期間中に前記半導体構成体上の第１位置に
   第１パターンを画定し、別の処理ステップの期間中に前
   記半導体構成体上の前記第１位置に前記第１パターンの
   上に積層させて第２パターンを画定し、前記第１位置に
   おいて前記第１及び第２パターンの両方の画像を得、該
   画像をフィルタして少なくとも幾らかの低い空間周波数
   において保存しながら少なくとも幾らかの高い空間周波
   数において減衰させてその際にフィルタした画像を供給
   し、前記フィルタした画像を前記第１パターン及び第２
   パターンの各々が格納したフィルタした画像と比較して
   その際に前記半導体構成体上の領域の整合を決定する、
   上記各ステップを有することを特徴とする方法。 ８、半導体構成体上で寸法を決定する方法において、前
   記半導体構成体上の或る位置において端部を持った要素
   からなる複合パターンを画定し、前記パターンはそれ自
   身第１パターン及び第２パターンから構成されており、
   前記複合パターンを介して延在する複数個の暈し手段を
   画定し、前記暈し手段は前記第１パターンの前記要素の
   第１組の端部を暈すと共に前記第２パターンの前記要素
   の第２組の端部を暈し、前記複合パターン及び前記暈し
   手段の画像を得、前記画像をフィルタして少なくとも幾
   らかの低い周波数において保存させる一方少なくとも幾
   らかの高い周波数において減衰させてその際にフィルタ
   した画像を供給し、該複合パターンの該フィルタした画
   像を前記第１パターンの格納してあるフィルタした画像
   と及び前記第２パターンの格納してあるフィルタした画
   像と比較してその際に前記第１及び第２パターンの位置
   におけるシフトであって決定すべき寸法を表すシフトを
   決定するする、上記各ステップを有することを特徴とす
   る方法。 ９、特許請求の範囲第８項において、前記第１パターン
   はアレイ状に配設してある第１複数個の小さな要素を有
   していることを特徴とする方法。 １０、特許請求の範囲第９項において、前記第２パター
   ンがアレイ状に配設してある第２複数個の小さな要素を
   有していることを特徴とする方法。 １１、特許請求の範囲第１０項において、前記第１組の
   端部及び前記第２組の端部が反対側の端部を有している
   ことを特徴とする方法。 １２、別々の処理ステップの期間中に媒体上に画定する
   領域の整合を決定する方法において、或る１つの処理ス
   テップの期間中に前記媒体上の第１位置に第１パターン
   を画定し、別の処理ステップ期間中に前記媒体上の前記
   第１位置に第２パターンも画定し、前記第１位置におい
   て前記第１及び第２パターンの両方の画像を得、前記画
   像をフィルタして少なくとも幾らかの低い空間周波数に
   おいて保存しながら少なくとも幾らかの高い空間周波数
   において減衰させてその際にフィルタした画像を供給し
   、前記フィルタした画像を前記第１パターンの格納して
   あるフィルタした画像を比較してその際に前記媒体上の
   前記領域の整合を決定する、上記各ステップを有するこ
   とを特徴とする方法。