JPS63167971A - Arithmetic unit - Google Patents
Arithmetic unitInfo
- Publication number
- JPS63167971A JPS63167971A JP31182486A JP31182486A JPS63167971A JP S63167971 A JPS63167971 A JP S63167971A JP 31182486 A JP31182486 A JP 31182486A JP 31182486 A JP31182486 A JP 31182486A JP S63167971 A JPS63167971 A JP S63167971A
- Authority
- JP
- Japan
- Prior art keywords
- input
- numerical value
- output
- vector
- matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013598 vector Substances 0.000 claims abstract description 17
- 239000011159 matrix material Substances 0.000 claims abstract description 13
- 238000010977 unit operation Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 238000007796 conventional method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ベクトルとマトリックスの相互の乗算を行う
為の演算装置、並びに、それを用いて、演算する方法に
関するものである。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to an arithmetic device for mutually multiplying vectors and matrices, and a method of performing arithmetic operations using the device.
（従来技術とその簡題点）
近年、集積回路技術の発達により、各種の演算装置が、
提供されるようになって来ている。例えば２つの数値を
乗算し、その結果を第３の数値に加えて出力する演算装
置や、二次元マトリックス同志を乗算する演算装置等が
、報告されているが、ベクトルとマトリックスを高速に
乗算する演算装置は、未だに報告されていす、現在では
ベクトルとマトリックスの乗算の場合は、その各々成分
同志を順次掛は合わせ、それらを順次足し合わせる事に
依って、行われて居る。その為に演算に要する時間が長
（、高速の演算は不可能であった。(Prior art and its simple issues) In recent years, with the development of integrated circuit technology, various arithmetic devices have become
It is becoming available. For example, there have been reports of arithmetic devices that multiply two numbers, add the result to a third number, and output it, and arithmetic devices that multiply two-dimensional matrices. Arithmetic devices are still being reported, and at present, multiplication of vectors and matrices is carried out by multiplying their respective components in sequence and adding them in sequence. Therefore, the time required for calculation was long (and high-speed calculation was impossible).
本発明の目的は、このような従来の欠点を除き、ベクト
ルとマトリックスの乗算を、高速に行う事の可能な演算
装置、並びに、それを用いて演算する方法を提供する事
にある。SUMMARY OF THE INVENTION An object of the present invention is to provide an arithmetic device capable of performing vector-matrix multiplication at high speed, as well as a method of arithmetic operations using the same, while eliminating such conventional drawbacks.
（問題点を解決するための手段）
本発明によると、入力として手えられる第一の数値と第
二の数値間で乗算を行う機能と、その結果得られる第三
の数値と、入力として与えられる第四の数値との間で加
算を行う機能と、その結果として得られる第五の数値を
、出力とするような演算機能を有する演算単位（以下Ｐ
Ｕと略記する）を有限の数Ｎ個に並べ、全てのＰＵで、
第１の数値が外部よりの共通の入力として、与えられ、
第２の数値は各々のＰＵに異なった物として外部より、
入力として与えられ、ＰＵの第５の数値（出力）が第４
の数値として供給されると共に、出力としても取り出せ
る様に接続された事を特徴とする演算装置が得られる。(Means for Solving the Problems) According to the present invention, there is provided a function of performing multiplication between a first numerical value and a second numerical value obtained as input, a third numerical value obtained as a result, and An arithmetic unit (hereinafter referred to as P
(abbreviated as U) are arranged into a finite number N, and for all PUs,
The first numerical value is given as a common input from the outside,
The second number is different for each PU from the outside,
given as input, the fifth number (output) of PU is the fourth
There is obtained an arithmetic device characterized in that the numeric value is supplied as a numerical value and is connected so that it can be taken out as an output.
更に、本発明によると、請求の範囲の、演算装置に、第
一の入力として、ベクトル〈ＢＭ〉の成分ｂｍ（ｍは、
１からＭ迄の整数）を、順次ＰＵの単位演算時間、ｔ１
、置きに入力し、その入力に同期させて、各々のＰＵの
第二の入力端子に、マトリックスＣＭ、Ｎの成分ｃｍｌ
（１は、１からＮ迄の整数であり、ｍは、１からＭ迄の
整数）を、ｍの価がｂｍのそれと同期するようにして、
各々１番目のＰＵに入力し、ｍ＝Ｍの入力の後ｔ１に、
ＰＵの出力、ｅｎ（ｎは、ｌからＮ迄の整数）を、ベク
トル、〈ＥＮ〉の形に、出力する事を特徴とするベクト
ルとマトリックスの乗算方法が得られる。Furthermore, according to the present invention, the component bm (m is
(an integer from 1 to M) are sequentially calculated as the unit operation time of the PU, t1
, and in synchronization with the input, the component cml of the matrix CM,N is input to the second input terminal of each PU.
(1 is an integer from 1 to N, m is an integer from 1 to M), so that the value of m is synchronized with that of bm,
Input each to the first PU, and at t1 after inputting m=M,
A vector and matrix multiplication method is obtained, which is characterized in that the output of the PU, en (n is an integer from l to N), is output in the form of a vector, <EN>.
（従来技術との相違点）
本発明の従来技術に対する改革的な点は、従来技術に於
ては、Ｎ次元のベクトルとＮ＊Ｍ次元のマトリックスの
乗算には、単位乗算時間のＮ＊Ｍ倍の時間が必要であっ
たが、本発明に依れば、その乗算を単位乗算時間のＭ倍
の時間で行う事ができる、演算装置、及びその演算方法
を実現したことである。(Differences from the prior art) The innovative point of the present invention over the prior art is that in the prior art, the multiplication of an N-dimensional vector and an N*M-dimensional matrix takes N*M unit multiplication time. However, according to the present invention, an arithmetic device and an arithmetic method thereof have been realized which can perform the multiplication in M times the unit multiplication time.
（実施例）
以下本発明の実施例について図面を参照して詳細に説明
する。(Example) Examples of the present invention will be described in detail below with reference to the drawings.
第１図は、本発明の構成に使用される演算単位ＰＵの機
能を説明する為の物である。ＰＵの内部では、基本的に
は入力１（ａ）と入力２（ｂ）の乗算がおこなわれ、そ
の結果Ｃに入力３（ｄ）が加算され、その結果ｅが出力
として得られるようになっている。FIG. 1 is a diagram for explaining the functions of a calculation unit PU used in the configuration of the present invention. Inside the PU, input 1 (a) and input 2 (b) are basically multiplied, and as a result, input 3 (d) is added to C, so that e is obtained as the output. ing.
ａ＊ｂ ＝ ｃ ｃ ＋ ｄ ＝ ｅこの様な演算
単位は、集積回路として、現在では市販されている。第
２図は、本発明で、提供される演算装置の構造であり、
Ｎ個の演算単位（ＰＵ（１）−ＰＵ（Ｎ））が、全ての
ＰＵで、第１第４の数値が外部より共通の入力として、
与えられ、第２の数値は各々のＰＵに異なった物として
外部より、入力として与えられ、全てのＰＵの第５の数
値（出力）が第４の数値となると共に、出力としても、
取り出せる様に接続されていることが特徴である。a*b = c c + d = e Such arithmetic units are currently commercially available as integrated circuits. FIG. 2 shows the structure of the arithmetic device provided by the present invention,
N calculation units (PU (1) - PU (N)) are all PUs, and the first and fourth numerical values are input as a common input from the outside,
The second numerical value is given to each PU as a different input from the outside, and the fifth numerical value (output) of all PUs becomes the fourth numerical value, and also as an output.
It is characterized by being connected so that it can be taken out.
ベクトル、＜ＢＭ＞とマトリックスＣＭ、Ｎの積は、＜
ＥＮ＞
＝ ＣＭ、Ｎ ＊ ＜ ＢＭ ＞
と、あられされるので、第２図に示す様に、第２図の入
力すからベクトル〈ＢＭ〉の成分ｂｍを、各ＰＵに共通
にｍ＝１．２，３．・・・Ｍの順にＰＵでの単位演算時
間ｔ□、毎に入力し、これに同期して、第２図の入力ａ
ｎ。The product of vector <BM> and matrix CM, N is <
EN>=CM, N*<BM>, so as shown in FIG. 2, the component bm of the input vector <BM> in FIG. 2 is set to m=1. 2,3. ...Input in the order of M every unit calculation time t□ in the PU, and in synchronization with this, input a in Fig. 2.
n.
（ｎは１からＮ迄の整数）からマトリックスＣＭ、Ｎの
成分ｃｍｎ（ｍは１からＭ迄の整数ｎは１からＮ迄の整
数）を、各々図の上のほうから順次ｎ＝１．２，３．・
、Ｎ−２，Ｎ−１゜Ｎとなるように入力すれば、ｂＭ及
びＣＭ、ｎが入力されてからｔ１秒後には、ＰＵ（ｎ）
の出力ｅｎ（ｎは１からＮ迄の整数）の組として、ベク
トル＜ＥＮ＞が得られる。(n is an integer from 1 to N) to the matrix CM, and the component cmn of N (m is an integer from 1 to M, n is an integer from 1 to N) from n=1. 2,3.・
, N-2, N-1°N, t1 seconds after bM, CM, and n are input, PU(n)
A vector <EN> is obtained as a set of outputs en (n is an integer from 1 to N).
この様な観点から見れば、本発明に依って提供される演
算装置は、その構造成分である演算単位ＰＵを、１つだ
け用いて、ＰＵの演算に要する時間、ｔｌごとにマトリ
ックス成分とベクトル成分を順次入力し、Ｎ＊Ｍ番目の
演算の結果を出力するという、従来の方法に比べてＭ倍
の演算速度が得られることになる。From this point of view, the arithmetic device provided by the present invention uses only one arithmetic unit PU, which is its structural component, and calculates the matrix components and vectors for each tl in the time required for the PU arithmetic operation. Compared to the conventional method of sequentially inputting components and outputting the result of the N*Mth operation, the calculation speed is M times faster.
以上本発明を一つの実施例について、説明したが、本発
明には、幾つもの、変形が可能であることは自明である
。Although the present invention has been described above with reference to one embodiment, it is obvious that the present invention can be modified in many ways.
例えば、ＰＵの数、Ｎ、よりも、マトリックスＣＭ、Ｎ
並びに〈ＢＭ〉のサイズ、が小さい場合には、その時点
で演算をさせる必要のないＰＵには、入力として０を供
給すれば良い。For example, the matrix CM, N, is larger than the number of PUs, N.
In addition, if the size of <BM> is small, 0 may be supplied as an input to the PU that does not need to perform calculations at that time.
また、順番に入力されるベクトルの供給の時間差がタイ
ミング、ｔ工、より大きい場合には、入力が到着するタ
イミングに合わせてＰＵを動作させれば良い。Furthermore, if the time difference between the supply of vectors that are sequentially input is larger than the timing, the PU may be operated in accordance with the timing at which the inputs arrive.
（発明の効果）
この結果、本発明によって、従来の技術では不可能であ
ったマトリックスとベクトルの高速な乗算が可能と成っ
た。(Effects of the Invention) As a result, the present invention enables high-speed multiplication of matrices and vectors, which was impossible with conventional techniques.
第１図は、本発明の構成に使用される演算単位ＰＵの機
能を説明する為の物である。ＰＵの内部では、基本的に
は入力１（ａ）と入力２（ｂ）の乗算がおこなわれ、そ
の結果Ｃに入力３（ｄ）が加算され、その結果ｅが出力
となる。
第２図は本発明で提供される演算装置の構造であり、Ｎ
個の演算単位（ＰＵ（１）−ＰＵ（Ｎ））が、全てのＰ
Ｕで、第１第４の数値が外部より共通の入力として、与
えられ、第２の数値は各々のＰＵに異なった物として外
部より、入力として与えられ、全てのＰＵの第５の数値
（出力）が第４の数値となると共に、第１図
出力
入力ｂFIG. 1 is a diagram for explaining the functions of a calculation unit PU used in the configuration of the present invention. Inside the PU, input 1 (a) and input 2 (b) are basically multiplied, and as a result, input 3 (d) is added to C, and as a result, e becomes the output. FIG. 2 shows the structure of the arithmetic device provided by the present invention, with N
operation units (PU(1)-PU(N)) are all P
In U, the first and fourth numerical values are given from the outside as a common input, the second numerical value is given to each PU as a different input from the outside, and the fifth numerical value ( output) becomes the fourth numerical value, and the output input b in Figure 1
Claims (1)
乗算を行う機能と、その結果得られる第三の数値と、入
力として与えられる第四の数値との間で加算を行う機能
と、その結果として得られる第五の数値を、出力とする
ような演算機能を有する演算単位（以下ＰＵと略記する
）を有限の数Ｎ個に並べ、全てのＰＵで、第１の数値が
外部よりの共通の入力として与えられ、第２の数値は各
々のＰＵに異なった物として外部より、入力として与え
られ、ＰＵの第５の数値（出力）が第４の数値として供
給されると共に、出力としても取り出せる様に接続され
た事を特徴とする演算装置。 ２）第一項記載の請求の範囲の、演算装置に、第一の入
力として、ベクトル〈Ｂ＿Ｍ〉の成分ｂ＿ｍ（ｍは、１
からＭ迄の整数）を、順次ＰＵの単位演算時間、ｔ＿１
、置きに入力し、その入力に同期させて、各々のＰＵの
第二の入力端子に、マトリックスＣＭ、Ｎの成分ｃ＿ｍ
＿ｌ（ｌは、１からＮ迄の整数であり、ｍは、１からＭ
迄の整数）を、ｍの価がｂ＿ｍのそれと同期するように
して、各々１番目のＰＵの入力し、ｍ＝Ｍの入力の後ｔ
＿１に、ＰＵの出力、ｅ＿ｎ（ｎは、１からＮ迄の整数
）を、ベクトル、〈Ｅ＿Ｎ〉の形に、出力する事を特徴
とするベクトルとマトリックスの乗算方法。[Claims] 1) A function of performing multiplication between a first numerical value given as an input and a second numerical value, and a third numerical value obtained as a result and a fourth numerical value given as an input. Arrange a finite number N of arithmetic units (hereinafter abbreviated as PU) that have the function of performing addition and the function of outputting the fifth numerical value obtained as a result, and in all PUs, The first numerical value is given as a common input from the outside, the second numerical value is given as an input from the outside as a different thing to each PU, and the fifth numerical value (output) of the PU is the fourth numerical value. An arithmetic device characterized in that it is connected so that it can be supplied as an output and can also be taken out as an output. 2) The component b_m of the vector <B_M> (m is 1
to M) in sequence, the unit operation time of PU, t_1
, and in synchronization with the input, the component c_m of the matrix CM,N is input to the second input terminal of each PU.
_l (l is an integer from 1 to N, m is an integer from 1 to M
(an integer up to ) are input to the first PU so that the value of m is synchronized with that of b_m, and after the input of m=M, t
A vector and matrix multiplication method characterized by outputting the output of the PU, e_n (n is an integer from 1 to N), to _1 in the form of a vector, <E_N>.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31182486A JPS63167971A (en) | 1986-12-29 | 1986-12-29 | Arithmetic unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31182486A JPS63167971A (en) | 1986-12-29 | 1986-12-29 | Arithmetic unit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63167971A true JPS63167971A (en) | 1988-07-12 |
Family
ID=18021840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31182486A Pending JPS63167971A (en) | 1986-12-29 | 1986-12-29 | Arithmetic unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63167971A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02150961A (en) * | 1988-12-01 | 1990-06-11 | Matsushita Electric Ind Co Ltd | Parallel vector arithmetic unit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5793473A (en) * | 1980-11-29 | 1982-06-10 | Toshiba Corp | Multiplexing convolution product sum calculating device |
-
1986
- 1986-12-29 JP JP31182486A patent/JPS63167971A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5793473A (en) * | 1980-11-29 | 1982-06-10 | Toshiba Corp | Multiplexing convolution product sum calculating device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02150961A (en) * | 1988-12-01 | 1990-06-11 | Matsushita Electric Ind Co Ltd | Parallel vector arithmetic unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4692888A (en) | Method and apparatus for generating and summing the products of pairs of numbers | |
| JPH0640301B2 (en) | Parallel multiplier circuit | |
| JP3323312B2 (en) | Accelerated test pattern generator | |
| JPS63167971A (en) | Arithmetic unit | |
| Liu et al. | A new systolic array algorithm for discrete Fourier transform | |
| JPS63187366A (en) | Arithmetic unit for moving average | |
| JPH07141148A (en) | Pipeline parallel multiplier | |
| GB2226899A (en) | An electronic circuit and signal processing arrangements using it | |
| JPH0535773A (en) | Method and system for vector division | |
| JPS6259828B2 (en) | ||
| JPS63164640A (en) | Cosine transformation device | |
| JPS63167970A (en) | Arithmetic unit | |
| SU564638A1 (en) | Device for solving linear algebraic equations systems | |
| JPS6043743A (en) | Signal processing circuit | |
| JPH04364525A (en) | Parallel arithmetic unit | |
| JPS62160529A (en) | Data processor | |
| JPH0658671B2 (en) | Vector processor | |
| JP2000122844A (en) | Semiconductor integrated circuit | |
| JPS63167969A (en) | Arithmetic unit | |
| KR19990005455A (en) | Multiplication Method and Apparatus Using Pipelined Booth Algorithm | |
| JPH0773161A (en) | Arithmetic unit | |
| JPH0447454A (en) | Method and device for discrete fourier transformation or cosine transformation of digital data | |
| JPS62166424A (en) | Wallace tree circuit | |
| JPS63262760A (en) | Fast fourier transforming device | |
| JPH02201686A (en) | Semiconductor integrated circuit device |