JPS631663B2 - - Google Patents
Info
- Publication number
- JPS631663B2 JPS631663B2 JP9445182A JP9445182A JPS631663B2 JP S631663 B2 JPS631663 B2 JP S631663B2 JP 9445182 A JP9445182 A JP 9445182A JP 9445182 A JP9445182 A JP 9445182A JP S631663 B2 JPS631663 B2 JP S631663B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- output
- signal
- down counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000013075 data extraction Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/08—Disposition or mounting of heads or light sources relatively to record carriers
- G11B7/081—Disposition or mounting of heads or light sources relatively to record carriers for time base error correction by moving the light beam
Landscapes
- Rotational Drive Of Disk (AREA)
Description
【発明の詳細な説明】
本発明は光学式デジタル・オーデオデイスク
（以下DADと記す）のデータを抜き出す検出回路
に係り、特にDAD再生時の速度信号検出回路に
関する。
（以下DADと記す）のデータを抜き出す検出回路
に係り、特にDAD再生時の速度信号検出回路に
関する。
DAD等の様にアナログをパルス符号変調
（PCM）化しデジタル的に記録されたものでは、
その記録密度を増大するため、半径にかかわらず
一定線速度（CLV）などで記録再生される、こ
の場合、再生信号より、速度情報を得る必要があ
る、このためデータの定まつた反転間隔を計測す
ることなどが考えられるが、データの検出レベル
などによつて、データに誤差が発生することなど
があつた。又、ドロツプアウトなどがあると、検
出信号もこのドロツプアウト間隔などを検出する
ために大きな速度誤差を発生する欠点があつた。
（PCM）化しデジタル的に記録されたものでは、
その記録密度を増大するため、半径にかかわらず
一定線速度（CLV）などで記録再生される、こ
の場合、再生信号より、速度情報を得る必要があ
る、このためデータの定まつた反転間隔を計測す
ることなどが考えられるが、データの検出レベル
などによつて、データに誤差が発生することなど
があつた。又、ドロツプアウトなどがあると、検
出信号もこのドロツプアウト間隔などを検出する
ために大きな速度誤差を発生する欠点があつた。
本発明は叙上の欠点に鑑みなされたものでドロ
ツプアウトがあつたり、データのスライスレベル
が狂つていても正しい速度信号が得られる様にし
た信号検出回路を提供するものであり、本発明の
特徴とするところはデータ反転間隔の続いて来る
二つを加算し、この値の最大値を検出し速度の逆
数として取り出して速度サーボを行なわせる様に
したものである。
ツプアウトがあつたり、データのスライスレベル
が狂つていても正しい速度信号が得られる様にし
た信号検出回路を提供するものであり、本発明の
特徴とするところはデータ反転間隔の続いて来る
二つを加算し、この値の最大値を検出し速度の逆
数として取り出して速度サーボを行なわせる様に
したものである。
以下本発明の一実施例を第１図及び第２図につ
いて詳記する。
いて詳記する。
第１図は本発明の系統図、第２図は波形説明図
であり、DADから光学ヘツドによつて再生され
た例えば第２図（IN）に示す入力データは入力
端子T1に加えられ、コンパレータ１の一方の入
力に加えられ、他の入力に加えられた基準電圧ｖ
でスライスされて波形整形される。この信号を徴
分回路２に加えて第２図イ，ロに示す様に入力デ
ータの立ち上り、及び立ち下りで信号を取り出
し、オア回路３に加えて徴分回路２の立ち上り及
び立ち下り波形を混合した第２図ハの如きパルス
波形を得る。該パルス波形ハの間隔を水晶発振器
等から成るクロツク発振器５の数としてカウンタ
回路４でカウントする。こゝで該クロツク発振器
５の周波数はデータの反転周波数の数倍以上あれ
ば良く、高い周波数程精度よく計測し得るがヒツ
ト数が増加するのでコストとの兼合いて周波数を
定めるを可とする。
であり、DADから光学ヘツドによつて再生され
た例えば第２図（IN）に示す入力データは入力
端子T1に加えられ、コンパレータ１の一方の入
力に加えられ、他の入力に加えられた基準電圧ｖ
でスライスされて波形整形される。この信号を徴
分回路２に加えて第２図イ，ロに示す様に入力デ
ータの立ち上り、及び立ち下りで信号を取り出
し、オア回路３に加えて徴分回路２の立ち上り及
び立ち下り波形を混合した第２図ハの如きパルス
波形を得る。該パルス波形ハの間隔を水晶発振器
等から成るクロツク発振器５の数としてカウンタ
回路４でカウントする。こゝで該クロツク発振器
５の周波数はデータの反転周波数の数倍以上あれ
ば良く、高い周波数程精度よく計測し得るがヒツ
ト数が増加するのでコストとの兼合いて周波数を
定めるを可とする。
上記カウンタ回路４で得られた入力データの反
転間隔はラツチ回路６，７に与えられる。該ラツ
チ回路は徴分回路２のプラス及びマイナスの反転
出力パルス（第２図イ，ロ）をロードパルスとし
て取り込むことによつて第２図ニに示す様に反転
間隔に対応したデータが極性を振り分けられ順次
ラツチ回路６，７に加えられる。
転間隔はラツチ回路６，７に与えられる。該ラツ
チ回路は徴分回路２のプラス及びマイナスの反転
出力パルス（第２図イ，ロ）をロードパルスとし
て取り込むことによつて第２図ニに示す様に反転
間隔に対応したデータが極性を振り分けられ順次
ラツチ回路６，７に加えられる。
この様なラツチ回路６，７よりの各出力を加算
回路８に与えて加算してデータＡとする。該デー
タＡをコンパレータ９の一方の入力に加える。更
に後述するアツプダウンカウンタ１０のカウンタ
出力をデータＢとしてコンパレータ９の他方の入
力に加える。コンパレータ９の出力は論理回路９
ａ，９ｂに与えられ、該論理回路の他方の入力に
はオア回路３の出力が接続され第２図ハに示すパ
ルスが加えられる。
回路８に与えて加算してデータＡとする。該デー
タＡをコンパレータ９の一方の入力に加える。更
に後述するアツプダウンカウンタ１０のカウンタ
出力をデータＢとしてコンパレータ９の他方の入
力に加える。コンパレータ９の出力は論理回路９
ａ，９ｂに与えられ、該論理回路の他方の入力に
はオア回路３の出力が接続され第２図ハに示すパ
ルスが加えられる。
こゝでコンパレータ９の入力データＡ，ＢがＡ
＞Ｂであれば第２図ニのパルスが来たときにアツ
プダウンカウンタ１０にアツプパルスとして入力
されてカウントアツプする。
＞Ｂであれば第２図ニのパルスが来たときにアツ
プダウンカウンタ１０にアツプパルスとして入力
されてカウントアツプする。
この結果アツプダウンカウンタ９には二つ続い
た反転間隔の値が大きければアツプカウンタさ
れ、第２図INに示す入力データの同期信号
（SYNC）の間隔と等しくなる。更にカウンタ回
路１０をダウンカウントするためにはクロツク発
振器５の出力をカウンタ回路１８で分周した出力
を入力する。この周期は同期信号（SYNC）の周
期の数倍以上にとればDADが早く回転して再生
信号全体が高い周波数になつてもアツプダウンカ
ウンタ１０は徐々にダウンされてやはり同期信号
（SYNC）間隔に等しい価のデータと成る。
た反転間隔の値が大きければアツプカウンタさ
れ、第２図INに示す入力データの同期信号
（SYNC）の間隔と等しくなる。更にカウンタ回
路１０をダウンカウントするためにはクロツク発
振器５の出力をカウンタ回路１８で分周した出力
を入力する。この周期は同期信号（SYNC）の周
期の数倍以上にとればDADが早く回転して再生
信号全体が高い周波数になつてもアツプダウンカ
ウンタ１０は徐々にダウンされてやはり同期信号
（SYNC）間隔に等しい価のデータと成る。
次に論理回路９ｂの出力としてはデータＡとデ
ータＢの比較出力がＡ＝Ｂ又はＡ≒Ｂである時に
第２図ホに示すパルス出力が出力されてラツチ回
路１１，１２をゲートし、ラツチ回路６，７のデ
ータをラツチ回路１１，１２に移す様にする。
ータＢの比較出力がＡ＝Ｂ又はＡ≒Ｂである時に
第２図ホに示すパルス出力が出力されてラツチ回
路１１，１２をゲートし、ラツチ回路６，７のデ
ータをラツチ回路１１，１２に移す様にする。
これによつてラツチ回路１１，１２には同期信
号（SYNC）のプラス、マイナス極性間隔に対応
したデータがラツチされるデータＡ，ＢがＡ＝Ｂ
の関係でなくＡ≒Ｂの関係にある時はウインドコ
ンパレータ等を用いて取り出す様にすれば信号の
ジツタ等に対して強くすることが出来る。ラツチ
回路１１，１２の出力は引算回路１３に与えられ
てデータの差が取り出されてデジタル−アナログ
変換回路１４でアナログ変換されてコンパレータ
１の基準電圧ｖとして入力端子に加えられる。
号（SYNC）のプラス、マイナス極性間隔に対応
したデータがラツチされるデータＡ，ＢがＡ＝Ｂ
の関係でなくＡ≒Ｂの関係にある時はウインドコ
ンパレータ等を用いて取り出す様にすれば信号の
ジツタ等に対して強くすることが出来る。ラツチ
回路１１，１２の出力は引算回路１３に与えられ
てデータの差が取り出されてデジタル−アナログ
変換回路１４でアナログ変換されてコンパレータ
１の基準電圧ｖとして入力端子に加えられる。
今、基準電圧ｖを第２図INの波形図に示す様
にラツチ回路１１，１２出力が等しくなる様な帰
還を施せば現在の基準電圧v1の値は目標とする
波形の中心スライスレベルv0に近付くことは明ら
かである。
にラツチ回路１１，１２出力が等しくなる様な帰
還を施せば現在の基準電圧v1の値は目標とする
波形の中心スライスレベルv0に近付くことは明ら
かである。
斯くの如く、入力データのデユーテイが狂つて
いても、此の狂を自動的に補正し、出力端子T2
に正しい補正出力を取り出すことが可能と成る。
又、アツプダウンカウンタ１０の出力データは
DADの再生速度の反対、即ち同期信号（SYNC）
を示しているのでデジタル−アナログ変換回路１
５にこの信号を与えてアナログ化し、コンパレー
タ１７に加える、該コンパレータ１７には基準電
圧源１６よりの基準電圧を加えて比較増巾するこ
とでDADを一定速度サーボする速度サーボ信号
として制御端子T3に取り出す様にすればデジタ
ル−アナログ変換回路１５の出力が大きければ
DADの回転速度は増大し、基準電圧源１６の電
圧と等しくなる様にサーボされるために常に一定
の再生信号が得られる。こゝでこの速度信号はデ
ータ抜出しのコンパレータレベルがくるつていて
も、必ずつづいた最長反転間隔の和を用いている
ため、独立にサーボが可能となる。又、データに
ドロツプアウトがあつて反転間隔が非常に長くな
つてもアツプパルスが一度しか出ないためアツプ
ダウンカウンタ１０のデーターは１パルス増加す
るだけであり、速度信号の乱れは最小の１ビツト
分だけとなり非常に安定である。又、データーの
抜出しのコンパレータレベルは、回転速度が狂つ
ていても独立に、自動補正が行なわれるため、理
想的なデータが取り出せる特徴を有する。
いても、此の狂を自動的に補正し、出力端子T2
に正しい補正出力を取り出すことが可能と成る。
又、アツプダウンカウンタ１０の出力データは
DADの再生速度の反対、即ち同期信号（SYNC）
を示しているのでデジタル−アナログ変換回路１
５にこの信号を与えてアナログ化し、コンパレー
タ１７に加える、該コンパレータ１７には基準電
圧源１６よりの基準電圧を加えて比較増巾するこ
とでDADを一定速度サーボする速度サーボ信号
として制御端子T3に取り出す様にすればデジタ
ル−アナログ変換回路１５の出力が大きければ
DADの回転速度は増大し、基準電圧源１６の電
圧と等しくなる様にサーボされるために常に一定
の再生信号が得られる。こゝでこの速度信号はデ
ータ抜出しのコンパレータレベルがくるつていて
も、必ずつづいた最長反転間隔の和を用いている
ため、独立にサーボが可能となる。又、データに
ドロツプアウトがあつて反転間隔が非常に長くな
つてもアツプパルスが一度しか出ないためアツプ
ダウンカウンタ１０のデーターは１パルス増加す
るだけであり、速度信号の乱れは最小の１ビツト
分だけとなり非常に安定である。又、データーの
抜出しのコンパレータレベルは、回転速度が狂つ
ていても独立に、自動補正が行なわれるため、理
想的なデータが取り出せる特徴を有する。
第１図は本発明の信号検出回路の系統図、第２
図は第１図の波形説明図である。 図中１，９，１７はコンパレータ、２は徴分回
路、３はオア回路、４はカウンタ、５はクロツク
発振器、６，７，１１，１２はラツチ回路、８は
加算回路、１０はアツプダウンカウンタ、１３は
引算回路、１４，１５はデジタル−アナログ変換
回路。
図は第１図の波形説明図である。 図中１，９，１７はコンパレータ、２は徴分回
路、３はオア回路、４はカウンタ、５はクロツク
発振器、６，７，１１，１２はラツチ回路、８は
加算回路、１０はアツプダウンカウンタ、１３は
引算回路、１４，１５はデジタル−アナログ変換
回路。
Claims (1)
- １ デジタルデイスクの速度検出回路に於て、デ
ータの反転間隔を検出する反転間隔検出手段と、
検出された反転間隔の連続する二つの反転間隔の
和を取り出す手段と、反転間隔の和がアツプダウ
ンカウンタ出力に比べて大なる最大和データのと
きカウントアツプされ・繰り返される最大和デー
タの周期に比べ遅い周期でカウントダウンされる
アツプダウンカウンタとを具備し、アツプダウン
カウンタのデータが最大和データに対応するよう
に速度サーボすることを特徴とする信号検出回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9445182A JPS58211361A (ja) | 1982-06-01 | 1982-06-01 | 信号検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9445182A JPS58211361A (ja) | 1982-06-01 | 1982-06-01 | 信号検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58211361A JPS58211361A (ja) | 1983-12-08 |
| JPS631663B2 true JPS631663B2 (ja) | 1988-01-13 |
Family
ID=14110621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9445182A Granted JPS58211361A (ja) | 1982-06-01 | 1982-06-01 | 信号検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58211361A (ja) |
-
1982
- 1982-06-01 JP JP9445182A patent/JPS58211361A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58211361A (ja) | 1983-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4423498A (en) | Control apparatus for a recording medium drive motor in a digital information reproducing apparatus | |
| KR880000901B1 (ko) | 디스크 재생장치 | |
| US4466089A (en) | Information signal reproducing apparatus | |
| US4672597A (en) | Clock signal reproducing circuit for a player reproducing information of a disc | |
| US6633443B1 (en) | Peak shift correction circuit and magnetic storage medium playback apparatus | |
| US4647828A (en) | Servo system | |
| US4617526A (en) | Sync responsive clock generator for digital demodulators | |
| US4539666A (en) | Apparatus for controlling rotation of a record disk at a constant linear velocity | |
| US4628282A (en) | Clock generator for digital demodulators | |
| US3938184A (en) | Digital flutter reduction system | |
| EP0206221B1 (en) | Apparatus for recording and reproducing digital signal | |
| US4580100A (en) | Phase locked loop clock recovery circuit for data reproducing apparatus | |
| JPS631663B2 (ja) | ||
| US5694064A (en) | Peak detection circuit and magnetic storage medium playback apparatus | |
| JPH0879059A (ja) | 基準クロック発生回路 | |
| JP2675096B2 (ja) | 再生信号補正方法 | |
| JP3199112B2 (ja) | 周波数比較器及びこれを用いた位相ロックループ回路、周波数誤差検出回路及びこれを用いたデータ読取装置 | |
| JPS5943860B2 (ja) | フレ−ム同期信号検出回路 | |
| JP3809965B2 (ja) | データ検出装置 | |
| JPS6334542B2 (ja) | ||
| JP3162729B2 (ja) | データ再生回路 | |
| JPS5843196A (ja) | モ−タ制御方法 | |
| JPS5894241A (ja) | クロックパルス発生回路 | |
| JPH0526264B2 (ja) | ||
| JPS58211314A (ja) | 信号検出回路 |