JPS63166337A - ポート回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 致五分野 本発明は１つあるいは複数のコンファレンス接続に動的
に割り当てが可能な共通プールの回路をもつデジタル　
コンファレンス装置に関する。

λ哩町支術的背（」 分散デジタル　コンファレンス　システムにおいては、
個別のシステム　ポートがプロセ・フサ制御下において
、選択されたタイ１１スロソ；・　デジタル　ポート信
号を結合することによってコンファレンス接続を生成す
る。このようなコンファレンス　システムにおいては、
１つのコンファレンス接続に対して要求されるコンファ
レンス　レジスタの数が十分であることを保証するよう
に、大きな固定された数のコンファレンス　レジスタが
個々のステーション　ポートに専用に使用されてきた。

結果として、あるコンファレンス接続が最大数以下の会
議参加者をもつ場合は、多くのアイドルのコンファレン
ス　レジスタが存在することとなる。通信回路がますま
ず複雑になってきている状況下において、回路ポートが
２つあるいは複数のポート　デバイスをインタフェース
するためのポート回路を含むことが一般になっている。

この結果、１つのポート回路ホード当たりのアイドルの
コンファレンス　レジスタの平均数がｊ着加する（ｑＩ
向にある。このため、分散デジタル　ンステＪ、におい
て、よりコスト効率の高いコンファレンス接続を提供で
きるようにコ〉・ファレンス　レジスタをより効率的に
使用する方法が要求される。

発明の１彰逍 本発明の一例としての実施態様においては、デジタル通
信システムは個々がポート　デバイスをシステムにイン
タフェースずろ１５’ｌ　Ｅ９．のポートをもつポート
回路ホードを含む。ごのポート回路ホードはまた特定の
ポートと関連−Ｕずに共通資源としてプールされる複数
のコンファレンス　レジスタを含む。個々のコンファレ
ンス　レジスタはそのポートからの要求に応じて２つあ
るいはそれ以上の他のポート間の接続にもう１つのポー
トを加えるためにあるポートに指定される。例えば・本
発明においては、Ｘ個のボー）　（Ｘは数）をインタフ
ェースするポート回路ボードはプールされた一群のＸ個
のレジスタを含み、これがＸ＋２パーティ−コンファレ
ンス接続を確立するために動的に指定、あるいは複数の
コンファレンス接続にある配分にて個別に指定される。

個々のポート回路ボード」二に提供されるレジスタの数
は、典型的にはコンファレンス当たりに回持される接続
の最大数にそのポート　ボードによって処理されるポー
トの数を掛けた数よりかなり小さいため、コンファレン
ス　ブロッキングの可能性が潜在する。このため、シス
テムは許容できるブロッキング特性を維持するため１つ
のコンファレンス接続内のポートの故を制限するように
設計される。

システムの説明 開示の実施態様は電話システム内で使用されるように説
明されるが、これはより一般的には、複数のデジタル入
力を動的に定義される糺合せにて結合し、結果としての
デジタル漬汁を任意の複数の出力に配分するための任意
のデジタル装置内で使用できる。このような用途には、
デジタル　ページング　システム、無線システム、多重
入力デジタル化音言レコーディング　システム、デジタ
ルシンセサイザ内での使用が含まれる。

以下の説明においては、個々の図面内の個々の要素はそ
れと関連する参照番号をもう、この番号の最初の数字は
その要素が見付けられた図面を示ずく例えば、要素１０
１は第１図内に存在する）。

第１図には本発明の詳細な説明するのに有効なデジタル
通信システムのブロック図が示される。

このシステムは、−例として、プロセッサ　ベースのコ
ントローラ１０１を含むが、これはポートボード１０２
．１０３、及び１０４を時分割多重（ｔｉｍｅ−ｄｉｖ
ｉｓｉｏｎ　ｍｕｌｔｉｐｌｅｘｅｄ　、　ＴＤＭ）ハ
ス１０５及び入／出力（Ｉ　１０）ハス１０６を介して
ｔ■互接続する。コントローラ１０１はＴＤＭハス１０
５及びＩ１０ハス１０６を通して通信を確立及び制？ｆ
ｆ１ｌ　する。プログラム　メモリ＋０７はシステムの
さまざまな通信機能の動作を制御するためにコントロー
ラ■０■にプログラム命令を提供するためのランダム　
アクセス　メモリ　（ＲＡＭ）及び読出し専用メモリ　
（ＲＯＭ）を含む。コン１−ローラ１０１はマイクロプ
ロセ、すの標準装置；リアルタイム　クロック；周回的
割込み回路；ポートポート°及び他のインタフェース回
路；クロック及びトーン回路−並びに関連するパワー　
アップ／パワー　ダウン、リセット及び衛生タイマー回
路を含む。

開示の実ｈｉ！！態様においては、Ｉ１０ハス１０６は
１６ビノト　アドレス　ハス、８−ビット　データ　ハ
ス、多重ポート　ボード制御信号、リセット信号、クロ
ック信号、フレーム　リセット信号、及びポート　ボー
ド割込み信号を含む。Ｉ１０ハスはコントローラ１０１
とポート　ボード１０２．１０３及び１０４の間の情報
流を制御するための！ｂ制御信号を通信する。

ＴＤＭハス１０５は、例えば、８ＫＨｚのフレーム速度
にも動作し、個々が８ビット幅の２５６のタイムスロッ
トを含む。ＴＤＭハス１０５は通信情報（つまり、デー
タ、デジタル的に符号化された音声及びトーン信号、並
びに関連する制御信号）をコントローラ１０１とポート
　ポート°１０２．１０３及び１０４の間で指定された
タイムスロットを通じて運ぶ。

ポート　ボード１０２−１０４は、個々にそれぞれデジ
タル　スイッチ要素（ＤＳＥ）１０２Ａ−１０４Ａを含
む。勿論、ポートの数は特定のシステム実現に応じて増
加できる。これらＤＳＥはシステムに対する分散スイフ
チング　マトリックスを提供する。イ１モ１々のＤＳＥ
はＩ１０バス１０６に直接に接続し、またＴＤＭハス１
０５に直接に接続する。ポート　プロセッサｌ　Ｏ２Ｂ
−１ｏ／ｌ　ＢはＩ１０バス１０６を介してコントロー
ラ１０１に接続する。コントローラはポート　プロセッ
サ１０２Ｂ−１０４Ｂを介して個々のポート　ボード１
０２−１０４の機能を制御する。もう１つの実施態様に
おいては、ポート　プロセッサ１０２Ｂ−１０４Ｂによ
って遂行される機能がコントローラ１０１に併合される
。

一例として、ポート　ボード１０２は１つのＤＳＥ　１
０２Ａ及び１つのポート　プロセッサ１０２Ｂを使用し
て、別個のハイブリッド１０２Ｕ１１０２ＥＮ及び符復
合器１０２Ｄ−１０２ＤＮを介して複数のアナログ中央
局（Ｃｏ）回線Ｃ０ＩＣ０Ｎをインタフェースする。同
様に、ポートポート’　ｌ　Ｏ３はポート　ボード１０
３、別個のハイブリッド１０３Ｅ−１０３ＥＮ及び符復
合器Ｌ　Ｏ３Ｄ　ｌ−１０３ＤＮを介して複数のアナロ
グ電話ΔＴｌ−ＡＴＮをインタフェースする。−例とし
て、ポート　ボード１０４は１つのＤＳＥ１０４Ａ及び
１つのポート　プロセッサ１０４Ｂを使用し、ポートＤ
Ｐ　１−ＤＰＮ、別個の回線インタフェース（Ｌｌ）１
０４Ｅ１−１０４ＥＮ及び速度／適応（Ｒ／Ａ）回路１
０４．　Ｄ　Ｉ　−１０４ＤＮを介して複数のデジタル
電話ＤＴ　１−ＤＴＮをインタフェースする。この説明
の目的上はＮ＝１６と想定される。

本発明の動作の詳細の説明に入いる前に、本発明は他の
電話通信システム内にも使用できることに注意しておく
べきである。これらシステムはさまざまなハードウェア
及びプログラミング技法を使用するため、通信システム
を制御するために使用されるハードウェア及びプログラ
ムの説明はここでは行なわれない。ただし、本発明はこ
れが使用されるシステムの全体構造に良く統合されるべ
きであり、システムの他の機能及び動作と良くとけあう
ようにそれに合せて設計されるべきである。

以下では、請求の発明が当業者に混乱を与えることなく
実現できるように、本発明が第１図のシステム　ブロッ
ク図、第２図の回路ブロック図、第３図のテーブル及び
第４図のタイミング１３号を使用して説明される。

詳細な説明 第２図には本発明による動的コンファレンス回路（ｄｙ
ｎａｍｉｃ　ｃｏｎｆｅｒｅｎｃｉｎｇ　ｃｉｒｃｕｉ
ｔ）を含むｔ）ＳＥのブロック図が示される。−例とし
て、ＤＳＥ１０３Ａの動作が説明されるが、ＤＳＥ　ｌ
　０２Δ及びＤ　Ｓ　Ｉ＞　１　（１４Ａ　）動作もＤ
ＳＥ１０３Ａ（７）動作と同一である。ＤＳＥ　ｌ　０
３Ａは音声及びデータ用のデジタル　スイッチとして、
及び“μ”−あるいは　“Ａ″規則パルス符号変調（Ｐ
ＣＭ）音声コンファレンスー（ｖｏｉｃｅ　ｃｏｎｆｅ
ｒｅｎｃｅｒ）として機能する。このデジタル　コンバ
ンディング（ｄｉｇｉｔａｌ　ｃｏｍｐａｎｄｉｎｇ）
は線形であることも、あるいは他の符号化アルゴリズム
を用ることもでき、従って、本発明の実現に対する必須
要件ではない。

Ｉ）　Ｓ　ＩＥ　Ｉ　Ｏ２Ａ、１０３Ａ及び１０４Ａの
各々はシステムのスイッチ　マトリックスの一部分を含
む。これらｌ）　Ｓ　ＩＥはデジタル信号（例えば、８
−ビット音声サンプル）及び制御データを互どうし及び
コントローラ１０１との間で８−ビットＴＤＭハス１０
５を介して運ぶ。前述のごと＜、ＤＳＥば複数のポート
　デバイス、例えば、符復号器（コーデック）　（例え
ば１０２ＤＩ）あるいはデジタル　トランシーバ（例え
ば、ＤＴＩのようなデジタル　マイクロホン及び受信機
）をＴＤＭバス１０５にインタフェースする。Ｔ　Ｓ　
Ｅは特定のタイムスロットにおいてコントローラ１０１
の制御下でポート　デバイス　サンプルをＴＤＭハス１
０５に置いたりポート　デバイス　サンプルを取り出し
たりする。従って１つの呼に対して各々送信用及び受信
用の２つのタイムスロットが必要とれる。

ボーＩ−イア　タフ　工Ｘ　２０１　ｉマＤＳＥ１０３
Ａニ全部でＮ個のデバイス１０３Ｄｌがらｌ　０３１’
）　Ｎをインタフェースする。これらデバイスは、符復
号器（例えば、ｌ　０３　Ｄ）及び／あるいはデジタル
トランシーハ（例えば、デジタル電話”Ｉ’　Ｄ　ｌ　
）を含む。ポート　インタフェース２０１はこれら符復
号器及び／あるいはデジタル　トランシーバへのデジタ
ル　シリアル音声及び制御データの伝送あるいはこれか
らの受信に対して標準の伝送フォーマットを使用する。

システム側ではバス　インタフェース２０２がＤＳＥ１
０３ＡをＴＤＭバスｌｏ５にインタフェースする。バス
　インクフェース２０２は送信サンプル　バッファ２０
３、受信サンプル　バッファ２０５及びタイムスロット
　マツチ検出器２０４を含む。受信サンプル　バッファ
は、後に詳細に説明されるごとく、またコンファレンス
音声サンプルを格納するためのコンファレンス　バッフ
ァを含む。タイムスロソｌ−（ＴＳ）検出器２０４は、
プロセッサ　ハス１０３Ｃを通じて受信され、タイムス
ロット　メモリ２３６内に格納される命令に応答して、
ＴＤＭバス１０５上の２５６タイムスロソトのなかの特
定のタイムスロットにアクセスする。第３図のＴＳテー
ブル３００に示されるように、これらタイムスロットは
ポート　インタフェース２０１を介してＤＳＥ１０３Ａ
に接続されたＮ個のポート（−例として、Ｎ＝１６）に
対する個々の送信（ＴＸ）チャネル３０１及び受信（Ｒ
Ｘ）チャネル３０２と関連し、また必要であればＤＳＥ
１０３Ａのコンファレンス　レジスタ３０３の個々と関
連する。プロセッサ　バス１０３Ｃを通じて受信される
命令はコントローラ１０１がら送くられる。第２図に戻
り、送信バッファ２０３は送信されるべき１６個のポー
ト　サンプルを格納する。受信バッファ２０５は１６個
の受信されたポート　サンプル信号に加えてＴ　Ｄ　Ｍ
ハス１０５から受信される１６個のコンファレンス　ス
ロット信号を格納する。

コンファレンス　スロット　アドレス　シーケンサ−２
０７は受信バッファ２０５からの個々のポートと関連す
るコンファレンス信号サンプルをコンファレンス　スロ
ット割り当てメモリ２１２を使用して選択する。コンフ
ァレンス　スロット割り当てメモリ２１２は、第３図の
３１０に示されるような内容をもつが、ポートがいかに
コンファレンス　レジスタにて同定されるかを示す。コ
ンファレンス信号サンプルと受信された適当なポート信
号（ＲＸ−ＴＳＡ）が累算器２０６に送くられ、結合さ
れた受信コンファレンス信号サンプルが生成される。

累算器２０６は受信バッファ２０５がら受信されるデジ
タル　サンプルをポート　インタフェース２０１を介し
て特定の符復号器に出力するために“μ”−あるいは“
Ａ”規制サンプルに変換する。

コンファレンス　スロノ１〜　アドレス　シーケンサ−
２０７は、ＴＳ検出器２０４、受信バッファ２０５、累
算器２０６、及びコンファレンススロット割り当てメモ
リ２１２と一体となってＤＳＥ１０３Ａを起動し、開示
の動的コンファレンス機能を提供する。

本発明によると、ＤＳＥ１０３Ａはコンファレンス　レ
ジスタをコンファレンス１０１の制御下で動的にポート
に割り当であるいは指定する。コンファレンス　レジス
タのポートへの割り当てはコンファレンス　メモリ２１
２内に格納される。

−例として、先の想定のごとく、ＤＳＥ１０３Ａは全部
で１６個のコンファレンス　レジスタをもち、１６個の
ステーション　ポートを処理する（つまり、Ｎ＝　１６
）。従って、１６イ固のコンファレンス　レジスタを１
６個のステーション　ポート（つまり、ＰｌからＰｌ６
）の任意の１つあるいはこれらの全てに任意の組合せで
指定できる。

あるパーティ−を現存の会議に加えるためには、１つの
コンファレンス　レジスタあるいはスロットがそのパー
ティ−の受信された信号サンプルを格納するように指定
される。従って、一般的には、”Ｍ″パーテイ　コンフ
ァレンスに対して、“Ｍ−２”コンファレンス　レジス
タあるいはスロットを　ＤＳＥ１０３Ａの個々の参加ス
テーション　ポートに指定することが必要である。この
方法で、複数パーティ−コンファレンスが共有コンファ
レンス　レジスタ　プールヲ介し°ζ支援される。典型
的な５パーティ−コンファレンス呼（Ｍ＝５）に関して
以下のバラグラフで説明する。

ＤＳＥＩ　Ｏ３Ａはコントローラ１０１によってプロセ
ッサ　ハス１０３Ｃを介してプログラムされる。タイム
スロット　メモリ２３６はＤＳＢ１０３Ａによって処理
される１６個のポートの個々に対する送信及び受信タイ
ムスロット指定にてプログラムされる。これに加えて、
タイ１、スロット　メモリ２３６はそれと関連する１６
個のコンファレンス　レジスタに対するタイムスロット
指定にてプログラムされる。第３図のＴＳマツチテーブ
ルはタイムスロット　メモリ２３６の内容を示すが、こ
れはタイムスロットの送信ポート（３０１）、受信ポー
ト　（３０２）及びコンファレンス　レジスタ（３０３
）への指定を表わす。

例えば、ポートＰｉに対する送信チャネルはタイムスロ
ソ）−６（ＴＳ６）であり、ポートＰ１の受信チャネル
はＴＳ１６である。ポートＰｌ上のユーザがポートＰ２
−Ｆのパーティ−と会話中であるとぜ、定する。この場
合、ポートＰ２に対して、送信チャネルはＴＳ１６であ
り、受信チャネルはＴＳ６である。従って、ポートＰ１
の送信チャふルはポートＰ２の受信チャネルと同一タイ
ムスロット、つまり、ＴＳ６をもたなければならず、逆
もまた同様である。

さらに、ポートＰ１及びポートＰ２の所のユーザ間の２
パーティ−呼がさらに３パーティ−を加えることによっ
て５パーティ−呼に拡張されたものと想定する。コント
ローラ１０１は３つのコンファレンス　レジスタをこの
コンファレンス呼に参加するＤ　Ｓ　Ｅ　ｌ　０３　Ａ
の個々のステーションポート（Ｐｉ及びＰ２）に指定す
る。こうして、第３図のテーブル３１０に示されるよう
に、コンファレンス　レジスタＣＩ、Ｃ２及びＣ３ハホ
ートｌ）　ｌに指定され、コンファレンス　レジスタＣ
４、Ｃ５及びＣ６はポートＰ２に指定される。

ここで、コンファレンス　レジスタ及びタイムスロット
のこの特定の指定は栄に説明を目的とするものであるこ
とに注意する。

第２図と第３図を併照し、コンファレンス　スロット割
り当てメモリ２１２はまたプ１コセノザハス１０３Ｃを
介してコントローラ１０１によってプログラムされる。

コンファレンス　スロット割り当てメモリ２１２の内容
がテーブル３１０に示されるが、これはコンファレンス
　レジスタのポート・＼の割り当てを示す。開示の実施
態様においては、テーブル３１０は、個々が４ピッ１−
長の１６個のレジスタあるいは語を含む。個々のコンフ
ァレンス　レジスタは１６個の使用可能なコンファレン
ス　スロットの１つに対応する。これらコンファレンス
　ス口、トは個々に任意のｋｌせでポートに割り当て可
能である。コンファレンススロットはポートにポート番
号（ＰＯからＰＩ３）を所望のコンファレンス　レジス
タに書き込むことによって割り当てられる。この１６語
、４ビット／語コンファレンス　メモリ２１２は連想メ
モリの形式で実現できる。このコンファレンス　メモリ
は第２図の動的コンファレンス回路をコンファレンス　
レジスタの指定あるいは割り当てのために構成するため
に使用される。

一例として、５パーティ−コンファレンス呼の例では、
テーブル３１０に示されるごとく、レジスタＣ１−Ｃ５
及びＣ４−Ｃ６がそれぞれポー　ｌ−Ｐ　Ｌ及びＰ２に
指定され、ポートＰＩ及びＰ２がこの５パーティ−コン
ファレンス呼に接続されていることを示す。テーブル３
００の３０３に示されるごとく、レジスタＣ１−Ｃ６は
ポートＰ１及びＰ２の所の最初の呼パーティ−に加えら
れた会議出席者の受信タイムスロットを指定する。

この呼の元のパーティ−に指定されたタイムスロットＴ
Ｓ５及び′「Ｓ　ｌ　６はポートｐｉ及びＰ２と関連す
る適当なレジスタ３０１及び３０２内に格納される。

この−例としての５パーティ−コンファレンス呼におい
ては、ポートＰＬの所のパーティ−は累算器２０６によ
ってレジスタＣｌ−Ｃ５にて指定されるタイムスロット
（ＴＳ３、ＴＳ４及びＴ　Ｓ　５　）と関連する音声サ
ンプルと演算的に総和された８−ビット音声サンプル’
Ｉ”Ｓ１６を受信する。この総トロされた４パーティ−
音声信号はポートインタフェース２０１を介してポート
Ｐ１に接続された設備に出力される。残りの出席者は、
この特定の実施態様においては、それらの総和されたサ
ンプルをそのパーティ−がＣＯ凹線パーティ−の場合は
ポート回路ボード１０２を介して、そしてそのパーティ
−がデジタル電話機を使用する場合はポート回路ボード
１０４を介して受信する。

残りの出席者がポート　ボード１０２を介して接続され
るか、ポート　ボード１０４を介して接続されるかに関
係な（、その動作はポート　ボード１０３上のパーティ
−に対して説明のものと同一である。

解説中の一例としての５パーティ−コンファレンス呼に
おいては、第１のステップは、３２−語、８−ビット７
語受信バッファ２０５にＴＤＭハス１０５からのサンプ
ルをロードすることにある。テーブル３２０は受信バッ
ファ２０５の内容を示す。前述のごと（、ＤＳＥ１０３
Ａは所望のタイムスロット　アドレスを４８語、８−ビ
ットタイムスロット　メモリ２３６に書き込むことによ
ってプログラムされる。タイムスロット　カウンタ２１
３のタイムスロット番号がタイムスロット　メモリ２３
６のポート位置の１つあるいは複数の内容とマツチする
と、タイムスロ・ノド　マツチ検出回路２０４によって
１つあるいは複数の起動信号が生成され、起動信号バス
２１４あるいは２１５を通じて出力される。ＴＳマツチ
が受信ポートに対する場合は、起動信号２１４によって
現在のＴＤＭパス１０５のサンプルが受信バッファ２０
５のタイムスロット　マツチをもつポートに対応する位
置にロードされる。′Ｆｓマツチが送信ポートに対する
場合は、ＤＳＥ起動信号２５５によって送信ハソファ２
０３がらのサンプルがＴＤＭバス１０５にロードされる
。このようにして、新たなセットのＴＤＭバス１０５の
サンプルがフレームごとに受信バッファ２０５に置かれ
る。タイムスロット　メモリ２３６と独立して、フレー
ムごとに新たなセントの送信サンプルがバス２２５を介
してポート　インタフェース２０１から送信バッファ２
０３にロードされる。

３２−語、８−ビット受信バッファ２０５は、片方のポ
ートが入力専用、そして他方のポートが出力専用のシュ
アル　ポートＲＡＭとして実現できる。ＴＤＭバス１０
５のサンプルは入力ポートを通じて受信され、ＲＸ書込
みバス２１４上のロー　（ｒｏｗ）ｉ！択倍信号よって
指定される位置に置かれる。受信バッファ２０５の３２
個のロー選択信号の各々はＴＳマツチ検出器２０４がら
のＲＸ書込みハス２１４の３２個のロー選択信号の１つ
によって直接に駆動され、これによって入力専用ポ−ト
上の受信バッファ２０５内のロー　デコード回路に対す
る必要性が排除される。受信バッファ２０５は、テーブ
ル３２０の３２２及び３２１によって示されるように、
それぞれ１６個の受信レジスタ及び１６個のコンファレ
ンス　レジスタを含む。異なる受信レジスタあるいはコ
ンファレンス　レジスタが同一タイムスロット　サンプ
ル（例えば、テーブル３００のＣ１及びＣ４）を格納す
ることがあるため、任意の時間にロー選択入力の１つあ
るいは複数が起動されることがある。

同様に、■６−語、８ビツト送信バツフア２０３は、こ
の内容がテーブル３３０によって示されるが、片方のボ
ーＩ・が人力専用、そして他方のポートが出力専用のシ
ュアル　ポートＲＡＭとして実現できる。ハス２２５上
をポート　インタフェース２０１から受信されるサンプ
ルは送信バッファ２０３に人力ポートを介してロードさ
れる。パス２１５の１６個のロー選択信号が優先エンコ
ーダ２５６に送くられ、送信へソファ２σ３の出力ポー
トに対する４−ピント　アドレスが形成される。

特定のアドレスと関連するサンプルが送信バッファ２０
３からＴＤＭバス１０５にロートされる。

タイムスロット　カウンタ２１３は８−ピントカウンタ
であり、Ｔ　Ｄ　Ｍハス１０５上のタイムスロット（０
から２５５）を絶えずカウントする。

任意の時間において、タイムスロット　カウンタ２１３
の値はどのタイムスロットが現在ＴＤＭバス１０５上で
能動であるか示す。

タイムスロット　メモリ２３６は４８−語、８−ビット
連想メモリとして実現できる。個々の４８−語、８−ピ
ント位置は、両方ともプロセッサ　バス１０３Ｃを介し
て読出し及び書込み可能である。この８−ピットイ直は
′［”　Ｄ　Ｍパス上の２５６個のタイムスロットの１
つを参照するタイムスロット　アドレスを表わす。タイ
ムスロット　メモリ２３６の４８個の語あるいはレジス
タの個々に対して、ＴＳマツチ検出器２０４内にタイハ
ス０．７ト　カウンタ２１３とタイムスロット　メモリ
２３６のレジスタの内容の間のマツチを知る８−ビット
比較器が存在する。個々の比較器はマツチが検出される
とロー選択信号を出力する。送信バッファ２０３はＴＸ
バス２１５からの１６個の送信マツチ検出信号を符号化
することによってエンコーダ２５６によって生成される
４−ビット　アドレスを受信し、受信バッファ２０５は
ＲＸバス２１４上の３２個のロー選択信号を受信する。

このマツチ信号は、指定のタイムスロットが能動であり
、そのタイムスロットと関連するサンプルがＴ　Ｄ　Ｍ
ハス１０５から取り出されるべきあるいはこれに挿入さ
れるべきときを示す。

テーブル３２０は解説の５パーティ−コンファレンス呼
の例に対する受信バッファ２０５の内容を図解する。受
信バッファ２０５の底の１６個の位置内に含まれるサン
プルはフレームごとに順にポート　インタフェース２０
１を介して１６個のポートの個々に送出される。最も上
から１６（固の位置は動的コンファレンス回路によって
テーブル３１０を使用してポート動的に割り当てられる
。

個々のポートに対して、関連するコンファレンスサンプ
ルが受信バッファ２０５の最も上の１６個の位置から順
番にコンファレンス　スロット　シーセンサー２０７に
よって抽出され、次にそのポートに対する受信バッファ
２０５の底の部分に位置する受信サンプルとともに累算
器２０６に供給される。

第２図、第３図及び第４図を併照して、コンファレンス
　タイムスロット　アドレス　シーケンサ−２０７の動
作について説明する。コンファレンス　スロット　アド
レス　シーケンサ−２０７は結合してＤＳＥ１０３Ａに
接続された個々のポートに対するコンファレンス信号を
生成するための受信バッファ２０５内のＴＳサンプルを
選択及びアクセスする機能をもつ。簡単には、５−パー
ティ−コンファレンス呼の例に対するＴＳテーブル３０
０に示されるように、ポートＰ１の所のユーザはポー）
Ｐ２の所のユーザから伝送された音声信号サンプルＴＳ
１６を受信する。これに加え、、ポートＰ１の所のユー
ザは、それぞれコンファレンス　レジスタＣ１、Ｃ２及
びＣ３からの他の３つのコンファレンス音声信号サンプ
ルＴＳ３、ＴＳ４及びＴＳ５を受信する。累算器２０６
はこれら音声サンプル信号（ＴＳ１６、ＴＳ３、ＴＳ４
及びＴＳ５）を結合し、結果としての結合された信号を
インタフェース２０１を介してポートＰＬに出力する。

勿論、ポートＰ１の所のユーザは、また電話機セットの
所のユーザ自身の音声のサイド　トーン成分を受信する
。同様に、これもｌｌ５Ｅ１０３Ａに接続されたポート
　Ｐ２の所のユーザは、ポートＰｌから音声信号サンプ
ルＴＳ６を受信するのに加えて、それぞれコンファレン
ス　レジスタＣ４、Ｃ５及びＣ６から音声信号サンプル
ＴＳ３、ＴＳ４及びＴＳ５を受信する。

２パーティ−を汲っているか、あるいはコンファレンス
呼を扱っているかにかかわらず、ＤＳＥ１０３Ａは個々
のフレームにおいてその１６個のポートの個々を一度順
に処理する。現在処理中のポートのポート番号はポート
　カウンタ２２２内に含まれる。ポート　カウンタ２２
２は個々のフレームにおいて一度フレーム　リセット信
号２４０によって消去（クリア）される。ポート　カウ
ンタ２２２は４−ビット　カウンタであり、コンファレ
ンスメモリ２１２にアクセスするために使用されるポー
ト　アドレス（ＰＬから１）１６）を生成する。ポート
　カウンタ２２２は１６リードトウー　４−ビットアド
レス　エンコーダ（１６１ｅａｄ　ｔｏ　　４−ｂｉｔ
　ａｄｄｒｅｓｓ　ｅｎｃｏｄｅｒ）　２２１によって
生成されるＤｏｎｅ　（完了）信号２３１によって起動
されたときカウントする。ポート　カウンタ２２２が消
去されたとき、カウンタの４つの全てのビットはＯとな
り、ポート　アドレスＰｉを表わす。これが第４図の時
間ｔ１の所に示される。

ポート　カウンタ２２２からの４ビツト出力はコンファ
レンスメモリ２１２に送くられる。コンファレンス指定
テーブル３１０によって示されるごとく、コンファレン
ス　スロットＣｌ−Ｃ５がポートＰ１に指定される。コ
ンファレンス　メモリ２１２は内容アドレス出力　メモ
リである。従って、ポート　アドレスＰＩがコンファレ
ンス　メモリ２１２に入力されると、コンファレンス　
レジスタＣＩ、Ｃ及びＣ３の全てがアクセスされ、ハス
２１６内のそれらと関連する出力リードが能動になる。

論理回路２１７−１はバス２１６を４＝ビツト　エンコ
ーダ２２１と相互接続する１６個の論理回路（２１７−
１から２１７−１６）を代表するものである。論理回路
２１７はコンファレンス　モードが存在する時にのみ起
動信号２２７によって起動される。この−例としての５
パーティ−コンファレンス呼の間は、第４図に示される
ように論理１である。

最初の３つのコンファレンス　レジスタＣ１゜Ｃ２及び
Ｃ３はポートＰ１に指定されるため、これらの出力リー
ドはグループ２１７−１から２１７−１６の最初の３つ
の論理回路のセット／リセソ１−　（Ｓ／Ｒ）フリップ
フロップ２２８をセットする。個々の論理回路のＳ／Ｒ
フリップフロップ２２８のＱ出力はゲート２２９を介し
てエンコーダ２２１にゲートされる。結果として、エン
コーダ２２１の最初の３つの入力２１　Ｂ−１，２１８
−２（図示なし）及び２１８−３　（、図示なし）は能
動である。エンコーダ２２１の可能な出力も最も低い、
つまり、最初の人力（２１８−１）に対する００００か
ら最も高い、つまり、最後の入力（２１８−１６）まで
変動する。３つの論理回路２１７−１．２１７−２（図
示なし）、及び２１７−３　（図示なし）が（これら３
つのコンファレンス　レジスタがポートＰｉに指定され
るため）能動であるため、最も高い入力リード（２１８
−３、図示なし）はエンコーダ２２１によって符号化さ
れる。従って、この例では、コンファレンス　レジスタ
Ｃ３はエンコーダ２２１に対してコンファレンス　レジ
スタ　アドレス００１０を生成するよう指示する。コン
ファレンス　レジスタＣ３からの音声サンプルが累算Ｒ
′ｊ、２０６に送くられた後、コンファレンス　レジス
タＣ２からの、そしてこれに続いてコンファレンス　レ
ジスタＣＩからの音声サンプルが累算器２０６に送くら
れる。

エンコーダ２２１及びポーｌ−カウンタ２２２の４−ビ
ット出力２３１によって生成された４−ビット　コンフ
ァレンス　レジスタ　アドレス出力２３０は２−チャネ
ル　マルチプレクサ２２３に入力される。マルチプレク
サ２２３はＤｏｎｅ信号（リ−Ｆ２３１）が論理０のと
き入力２３０を選択し、Ｄｏｎｅ信号が論理Ｉのとき人
力２３１を選択ずろ。このＤｏｎｅ信号はエンコーダ２
２１によって生成される。

コンファレンス　スロット　アドレス　シーケンス２０
７は５−ビット　バッファ　アドレスバス２２４を形成
するが、これは受信バッファ２０５から音声サンプルを
正しい順番で抽出するために使用される。これらサンプ
ルはこれらサンプルを１つの音声信号に結合する累算器
回路２０６に供給される。この５−ビット　アドレス　
ハス２０４は、反転Ｄｏｎｅ信号２３１を最」二値ビッ
トとして使用し、マルチプレクサ２２３の出力２２５を
低４ヒツトとして使用する。

第４図において、Ｄｏｎｅ信号２３１はエンコーダ２２
１によってその入力リード（２１８−１から２１８−１
６）のそれ以上が能動、つまり、論理■とならなくなっ
たとき生成される。これは現在のポート番号に対して使
用できるそれ以上のコンファレンス　レジスタが残され
てないことを示す。

従って、Ｄｏｎｅ信号２３１は、コンファレンス　レジ
スタＣ３、Ｃ２及びＣＩの音声サンプルが処理されてい
るあいだ論理０となる。Ｄｏｎｅ信号２３１はポート　
カウンタ２２２を起動し、マルチプレクサ２２３をスイ
ッチするために使用される。

時間ｔ　１において、コンファレンス　レジスタＣ３を
表わすエンコーダ２２１からのアドレス００１０がイン
バータ２１９からのＤｏｎｅ信号の論理１と一体となっ
てバッファ　アドレス　バス２２４上のアドレス１００
１０を形成する。第３図のテーブル３２０によって示さ
れるごとく、受信バッファ２０５の位置１００１０はコ
ンファレンス　レジスタＣ３に対するサンプルＴＳ５を
格納する。サンプルＴＳ５はバス２３２を通じて累算器
２０６に出力される。累算器２０６はこの音声サンプル
を後にコンファレンス　レジスタＣ１及びＣ２並びにポ
ートＰ２の受信レジスタからの他のサンプルと結合する
ために格納する。

時間期間、ｔｌ−ｔｘは、個々のポート　クロック信号
２３３において変化する。ポート　クロック信号２３３
はアドレス　バス２２４を受信サンプル　バッファ２０
５にクロックし、またＳ／Ｒフリップフロップ２２８を
クロックするのに使用される。エンコーダ２２１の出力
はコンファレンス　スロット　アドレス　シーケンサ−
２０７によってアクセスされているコンファレンス　レ
ジスタのアドレスを表わす。デコーダ２２０は時間Ｌ２
のポート　クロック信号の間にバス２３０上のコンファ
レンス　レジスタＣ３のアドレス００１０を復号し、結
果として出力リード２１９−３（図示なし）は論理１と
なる。このリードはコンファレンス　レジスタＣ３と関
連するＳ／Ｒフリップフロップ２１７−３をクリアする
。この結果、Ｓ／Ｒフリップフロップ２１７−３からの
出力リードは論理Ｏとなる。結果として、エンコーダ２
２１は次に最も高い能動のコンファレンス　レジスタ出
力リ一ド２１８−２　　（図示なし）を選択する。一方
、この出力リード２１８−２は、この例では、コンファ
レンス　レジスタＣ２と関連する。エンコーダ２２１に
よって生成されるコンファレンス　レジスタ　アドレス
００１０がら０００１に変化し、コンファレンス　レジ
スタｃ２のアドレスを示す。このコンファレンス　レジ
スタｃ２のアドレスは転換Ｄｏｎｅリード２３１の論理
１と結合されてアドレス　バス２２４上のアドレス１０
００１を形成する。Ｄｏｎｃ’Ｊ−ド２３１はコンファ
レンス　レジスタＳ／Ｒフリップフロップ２１７−１が
まだ論理１であるため、論理０にとどまることに注意す
る。こうして、デコーダ２２０及びエンコーダ２２１の
動作によって、コンファレンス　スロット　アドレス　
シーケンサ−２０７は処理中のポートに指定される個々
のコンファレンス　レジスタを順次選択し、これにアク
セスする。

前述の方法で、受信サンプル　バッファ２０５がコンフ
ァレンス　レジスタＣ２に対する音声サンプルＴ　Ｓ　
４を検索するためにアクセスされる（チーフル３２０を
参照）。再び、このコンファレンス　レジスタ　サンプ
ルが累算器２０６に出カされ、累算器２０６はこれをコ
ンファレンスレジスタＣ３から前に受信されたサンプル
ＴＳ５と結合する。

時間ｔ３において、次のポート　クロック信号を受はデ
コーダ２２０はＳ／Ｒフリップフロップ２１７−２をク
リアする。すると、エンコーダ２２１は最後のコンファ
レンス　レジスタＣＩを符号化し、このアドレスをハス
２３０に出力する・ここでも、Ｄｏｎｅ信号２３１が論
理Ｏにとどまる。

アドレス　バス２２４はアドレス１ｏｏｏｏを含み、こ
うして、テーブル３２０に示されるように受信サンプル
　バッファ２０５からのレジスタＣＩの音声サンプルＴ
Ｓ３にアクセスする。累算器２０６はレジスタＣ１の音
声サンプルＴＳ３をそれぞれレジスタＣ３及びＣ２から
の音声サンプルＴＳ５及びＴＳ４と結合する。

時間Ｌ４において、次のポート　クロック信号２３３に
よりデコーダ２２０はＳ／Ｒフリップフロップ２１７−
１をクリアする。他のＳ／Ｒフリ７プフロソプ　セット
が存在しないため、エンコーダ２２１は論理１のＤｏｎ
ｅ信号２３１を出力する。

論理１のＤｏｎｅ信号２３１はマルチプレクサ２２３の
ポート　カウンタ２２２からのポート　カウント出力２
３５を受信するようにスイッチする。アドレス　ハス２
２４上のアドレスｏｏｏｏｏは論理０の反転Ｄｏｎｅ信
号及びバス２４５のポートＰｉアドレス００００を表わ
す。テーブル３２０によって示されるように、アドレス
１００００は受信ポートＰＬ（ＰＩＲ）に対する受信音
声サンプルＴＳ１６にアクセスする。累算２Ｓ２０６は
サンプルＴＳ１６を前に受信されたサンプルＴＳ３、Ｔ
Ｓ４及びＴＳ５と結合する。この総和はポートインタフ
ェース２０１を介してポートＰ１の所のユーザに出力さ
れる。

時間ｔ５において、次のポート　クロック信号２３３が
論理１のＤｏｎｅ信号とともに出現すると、ゲート２３
４はポート　カウンタ２２２を次のカウントにクロック
する。次のカウント、０００１はポートＰ２を表わす。

ポートカウンタ２２２の出力はバス２２６を介してコン
ファレンス　メモリ２１２に送くられる。テーブル３１
０によって示されるように・ポートＰ２はそれに指定さ
れたコンファレンス　レジスタｃ４、Ｃ５及びＣ６をも
つ。Ｃ６、Ｃ５及びＣ４と関連するコンファレンスメモ
リ２１２の出力は論理１であり、これは対応するＳ／Ｒ
フリ１．デフ０．フプ２１７−６．２１７−５及び２１
７−４（図示なし）をセットする。ここでも、最も高い
番号のＳ／Ｒフリップフロップ２１７−６（コンファレ
ンス　レジスタＣ６）がエンコーダ２２１によって２進
符号化（０１０１）され、バス２３０上に出力される。

エンコーダ２２１への１あるいはそれ以上の入力が論理
ｌであるため、Ｄｏｎｅ信号り−１”　２３１は論理Ｏ
となり、結果として、マルチプレクサ２２３はエンコー
ダ２２１からバス２３０上に入力を受信する。

ポートＰ１に対して説明と基本的に同一のシーケンスに
て、コンファレンス　スロット　アドレス　シーケンサ
−２０７はそれぞれコンファレンス　レジスタＣ６、Ｃ
５及びＣ４及び受信サンプル　バッファ２０５からの受
信ポート　レジスタＰ２（テーブル３２０のＰ２Ｒ）と
関連するタイハスｏ　ソト　サンプルＴＳ５、ＴＳ４、
］゛ｓ３及び′「Ｓ６を得る。このレジスタ　シーケン
スが４０１の時間期間ｔ５−ｔ９によって示される。

累算器２０６はこのサンプルを１つの音声信号に結合し
、これはポート　インタフェース２０１を介してポート
Ｐ２の所のユーザに出力される。

時間ｔ９において、次のポート　クロック信号２３３に
よってゲート２３４はクロック　ポートカウンタ２２２
をポートＰ３を表わす次のカウントにクロックする。テ
ーブル３１０に示されるように、Ｐ３にコンファレンス
　レジスタ力月っも指定されないため、Ｓ／Ｒフリップ
フロップ２１７−１から２１７−１６のいずれもセット
されず、従って、Ｄｏｎｅ信号２３１は論理ｌにとどま
る。従って、時間ｔ　ｇにおいて、コンファレンス　ス
ロット　アドレス　シーケンサ−２０７は受信サンフル
バソファ２０５の受信ポートＰ３レジスタ（テーブル３
２０のＰ３Ｒ）のみにアクセスする。

レジスタＰ３Ｒは、テーブル３２０に示されたようにサ
ンプルをもたないため、ポートＰ３がどの呼にも使用さ
れてないことは明らかである。従って、累算器２０６に
音声サンプルが出力されることはない。

ポートＰ３からＰＩ３を使用する他の能動呼は存在しな
いため、テーブル３００においてポートＰ３からＰＩ３
に指定される能動タイムスロットは存在せず、テーブル
３２０及び３３０にサンプルはまったく示されていない
。コンマアレンススｌコツト　アドレス　シーケンサ−
２０７は上に説明のポートｌ）４からＰＩ３のサイクル
を”４ｎＮｔす、る。時間ｔ３２において、１６ポート
の全ての処理を完結した後に、起動リード（Ｅｎａｂｌ
ｅ　１ｅａｄ）がリセ・ツトされ、それ以上のポート　
クロック信号が阻止される。時間Ｌｘにおいて、別のフ
レームリセット信号４０１によって起動信号（Ｅｎａｂ
ｌｅｓｉｇｎａｌ）が論理１となり、これによってコン
ファレンス　スロット　アドレス　シーケンサ−２０７
がこの新たなフレームにおいてポートＰｌからＰＩ３に
よって要求されるサンプルを生成するために起動される
。

前述のごとく、累算器２０６が受信サンプルバッファ２
０５から検索されるサンプルを演算的に総和し、これら
総和を適当なステーション　ポートに出力するためにポ
ート　インタフェース２０１に送くるために使用される
。任意のポートに対するサンプルは順番に供給されるた
め、総和は１つの累算器を使用して生成できる。

受信サンプル　バッファ２０５からの音声サンプルは８
−ビット“μ”−あるいは“Ａ”−規則符号化形成式を
もつ。前置エクスパングー回路２０Ｇ−１はこれらサン
プルを１４−ビット線形形式に変換する。これら線形値
は１６−ピント加算器２０６−２を使用して累算器レジ
スタ２０６−４の内容と総和される。

コンファレンス総和の形成において、最初のポート　サ
ンプルは直接にマルチプレクサ２０６−３を介して累算
器レジスタ２０Ｇ−４にロードされる。そのポートと関
連するその後のサンプルは加算器２０６−２に供給され
る。個々のサンプルの後、加算器の出力は累算器レジス
タ２０６−４にロートされる。こうして、任意のポート
と関連する全てのサンプルが検索された時点では、累算
器レジスタ２０６−４は全ての前のサンプルの総和を含
む。この１６−ビット線形総和は、圧縮器２、０６−５
によって８−ビット“μ”あるいは“Ａ”圧縮形式に変
換され、ポート　インタフェース２０１を介してＤＳＥ
からシフトアウトされる。

この実施態様は、コンファレンス接続に対する要求がシ
ステム　ポートから発信されたものとして説明されたが
、この要求は本発明の教示から逸脱することなく、シス
テム　アテンダント、システム　コントローラ、あるい
は外部ソース（例えば、コンピュータ）から発信するこ
ともできる。

これに加え、本発明の用途は、デジタル化された音声信
号とともに使用されるように説明されたが、デジタル化
されたビデオ、グラフインク信号あるいは他のデータ信
号とともにこれを使用することも可能である。さらに、
本発明の実施態様は特定のハードウェア（つまり、コン
トローラ等）、パス　サイズ及びデータ速度を使用する
ように説明されたが、本発明の教示から逸脱することな
く相当する他のハードウェア、ハス　サイズ及びデータ
速度を使用することも可能である。

上記の説明は単に本発明の原理の実施態様を解説するた
めのものであり、当業者においては、本発明の精神及び
範囲から逸脱することなく、他の方法、シーケンス、あ
るいは回路を使用しても本発明を実現できることは明白
である。

【図面の簡単な説明】

第１図は本発明の詳細な説明するのに有効な通信システ
ムのブロック図を示し； 第２図は本発明に使用される動的コンファレンス回路の
１つの実施態様を含むデジタルスイッチ要素のブロック
図を示し； 第３図は本発明によって使用されるさまざまなレジスタ
及びバッファの内容を示すテーブルであり；そして 第４図は本発明の詳細な説明するのに有効な代表的なタ
イミング図を示す。 〔主要部分の符号の説明〕 １０１・・・・・・コントローラ １０２．１０３．１０４・・・・・・ポートボード１０
５．１０６・・・・・・ハス １０２　Ａ　−１０４Ａ・・・・・・スイッチ要素（Ｄ
　Ｓ　Ｅ）１０２Ｂ−１０４Ｂ・・・・・・ポートプロ
セッサ出願人　　アメリカン　テレフォン　アンドテレ
グラフ　カムパニー

Claims (1)

1. 【特許請求の範囲】 １、複数のポートを含み、個々のポートがデジタルデバ
   イスをデジタル通信システムにインタフェースするポー
   ト回路において、該ポート回路が デジタルポート信号を格納するための各々 が該複数のポートの任意の１つに指定可能な複数のコン
   ファレンスレジスタ；及び 追加のポートを２つあるいはそれ以上のポート間の現存
   の接続に接続することを要求する信号に応答して該複数
   のコンファレンスレジスタの中の使用可能な１つを該追
   加のポートの接続期間を通じて該現存接続に指定するた
   めの指定手段を含むことを特徴とするポート回路。 ２、特許請求の範囲第１項に記載のポート回路において
   、さらに 該ポートによって受信されたデジタルポー ト信号を格納するための複数の受信レジスタを含む受信
   サンプルバッファが含まれ、該受信サンプルバッファが
   該コンファレンスレジ スタを含むことを特徴とするポート回路。 ３、特許請求の範囲第１項に記載のポート回路において
   、該指定手段が 個々の該コンファレンスレジスタに対する ポート指定を同定するための手段を含むことを特徴とす
   るポート回路。 ４、特許請求の範囲第１項に記載のポート回路において
   、さらに 該ポート回路の所の個々のデジタルポート 信号タイムスロットをカウントするためのタイムスロッ
   トカウンタ；及び 複数の受信レジスタを含む受信サンプルバ ッファが含まれ、個々の該受信レジスタが該複数のポー
   トの１つの現存の接続期間中に受信されたデジタルポー
   ト信号を格納するように設計されており； 該ポート回路にさらにタイムスロットマッ チ検出器が含まれ、該検出器が タイムスロットを該複数の受信レジスタ及び複数のコン
   ファレンスレジスタと関連付けるための手段、及び 該タイムスロットカウンタ及び該関連付け 手段に応答して該受信レジスタ及び該コンファレンスレ
   ジスタの１つあるいは複数を該タイムスロットカウンタ
   のカウントと関連するデジタルポート信号を格納するた
   めに起動するための手段を含むことを特徴とするポート
   回路。 ５、特許請求の範囲第４項に記載のポート回路において
   、さらに 複数の送信レジスタを含む送信サンプルバ ッファが含まれ、個々の該送信レジスタが該複数のポー
   トの１つから送信されたデジタルポート信号を格納する
   ように設計されており；該タイムスロットマッチ検出器
   の該関連付 け手段がタイムスロットを該複数の送信レジスタと関連
   付け； 該タイムスロットマッチ検出器の起動手段 が該タイムスロットカウンタのカウントと関連するデジ
   タルポート信号の該複数の送信レジスタの１つからの出
   力を起動することを特徴とするポート回路。 ６、特許請求の範囲第１項に記載のポート回路において
   、さらに 該要求ポートに指定されたそこに受信されるデジタルポ
   ート信号を格納するための受信レジスタ、 該要求ポートに指定された該コンファレンスレジスタ及
   び該受信レジスタ内に格納されたデジタルポート信号に
   アクセスするためのコンファレンススロットシーケンサ
   ー手段、及 び 該シーケンサー手段に応答して該アクセスされたデジタ
   ルポート信号を総和するための累算手段が含まれること
   を特徴とするポート回路。 ７、特許請求の範囲第６項に記載のポート回路において
   、該シーケンサー手段が 個々のコンファレンスレジスタに対するア ドレスを生成するための手段及び 該アドレスを使用して接続に関与するポートに指定され
   た個々のコンファレンスレジスタへのアクセスを順番に
   選択するための手段を含むことを特徴とするポート回路
   。 ８、特許請求の範囲第７項に記載のポート回路において
   、該シーケンサー手段がさらに、 該順次選択手段が該接続に関与する該ポートに指定され
   たコンファレンスレジスタの選択を完了したとき完了信
   号（ｄｏｎｅ　ｓｉｇｎａｌ）を生成するための手段、
   及び 該シーケンサー手段によって処理されているポートを決
   定するためのポートカウント手段を含み、該ポートカウ
   ント手段が フレーミング信号を使用して該ポートカウ ント手段をクリアするための手段、及び 該完了信号を使用して該カウント手段をクロックするた
   めの手段を含むことを特徴とするポート回路。 ９、特許請求の範囲第８項に記載のポート回路において
   、該シーケンサー手段がさらに 該完了信号の不在に応答してコンファレンスレジスタに
   アクセスするための該指定手段からの該コンファレンス
   レジスタアドレスをス イッチし、該完了信号の存在に応答して受信レジスタに
   アクセスするための該ポートカウント手段からのポート
   カウントアドレスをス イッチするための手段を含むことを特徴とするポート回
   路。 １０、特許請求の範囲第８項に記載のポート回路におい
   て、さらに 該ポート回路によって受信されたデジタル ポート信号を格納するための複数の受信レジスタを含む
   受信サンプルバッファが含まれ、該受信サンプルバッフ
   ァが複数のコンファレンスレジスタを含み、 該シーケンサー手段が該受信サンプルバッ ファに該完了信号を該アドレスの最上位ビットとして使
   用してアクセスし、そして該ポートカウントアドレスを
   使用して、該完了信号が第１の論理状態のとき該複数の
   受信レジスタにアクセスし、該完了信号が第２の論理状
   態のときは該複数のコンファレンスレジスタにアクセス
   することを特徴とするポート回路。