JPS63164328A - Manufacture of film carrier with bump - Google Patents

Manufacture of film carrier with bump

Info

Publication number
JPS63164328A
JPS63164328A JP30855186A JP30855186A JPS63164328A JP S63164328 A JPS63164328 A JP S63164328A JP 30855186 A JP30855186 A JP 30855186A JP 30855186 A JP30855186 A JP 30855186A JP S63164328 A JPS63164328 A JP S63164328A
Authority
JP
Japan
Prior art keywords
resist
layer
resist layer
metal layers
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30855186A
Other languages
Japanese (ja)
Other versions
JP2529228B2 (en
Inventor
Hiroshi Yamamoto
博司 山本
Hiroshi Shimazu
博士 嶋津
Kazuhiko Inoue
和彦 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Hitachi Maxell Ltd
Maxell Ltd
Original Assignee
Kyushu Hitachi Maxell Ltd
Hitachi Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Hitachi Maxell Ltd, Hitachi Maxell Ltd filed Critical Kyushu Hitachi Maxell Ltd
Priority to JP61308551A priority Critical patent/JP2529228B2/en
Publication of JPS63164328A publication Critical patent/JPS63164328A/en
Application granted granted Critical
Publication of JP2529228B2 publication Critical patent/JP2529228B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

PURPOSE:To make it possible to make bumps sufficiently thick even though in case where the number of pins is large by a method wherein, after a resist layer is etched to form recessed parts, metal layers are each formed in the recessed parts. CONSTITUTION:A bonding agent layer 11 of a prescribed width is applied on a high- heat resistant base film 10, a conductive sheet 12 is adhered and a substrate 13 is formed. A resist layer 14 is applied on the sheet 12, a pattern film is superposed and ultraviolet rays and an electron beam are irradiated to expose and cure a pattern 14b on the layer 14. This is developed, an electrolytic etching, in which there is little surface roughness, is performed and recessed parts 12a are formed in the sheet 12. An electroforming of gold is performed on non-resist parts 14a and metal layers 15 are grown in the depth direction while their growth in the horizontal direction is suppressed. After the layer 14 is removed with a solvent, a resist layer 16 is formed on the sheet 12. An electroforming of copper is performed on non-resist parts 16a. As metal layers 15 are each buried in the recessed parts 12a and the whole surface is flattened, electroforming metal layers 18 having an enough strength are formed. The metal layers 15 and 18 are transferred on an adhesion layer 21 of a carrier tape 19.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、Ic、LSI等の半導体チップと接続するリ
ードを多数個フィルム上に担持、配列したバンプ付きフ
ィルムキャリアの製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for manufacturing a film carrier with bumps, in which a large number of leads connected to semiconductor chips such as IC and LSI are supported and arranged on a film.

〔従来の技術〕[Conventional technology]

従来より半導体チップを樹脂モールドで一体化して多数
のビンを突設した半導体装置の組立には、金属製のリー
ドフレームが用いられている。そして従来のリードフレ
ームは、薄い金属板をプレスで打ち抜いたり、エツチン
グなどで形成していた。
2. Description of the Related Art Conventionally, metal lead frames have been used to assemble semiconductor devices in which semiconductor chips are integrated with a resin mold and have a large number of protruding vias. Conventional lead frames were formed by punching out thin metal plates with a press or by etching.

ところでリードフレームには極めて細いフィンガ(イン
ナーリード)が形成され、そのフィンガの先端が半導体
チップの電極に半田その他の手段を用いて接続されるの
であるが、該電極は一般に周囲より凹んだ位置にアルミ
ニウムパッド等により形成されている。そこでフィンガ
の先端部には電極との接続を容易にするためにバンプ(
金属突起)が形成されるのであるが、近年において多数
ピンの半導体装置が要求されてくると、フィンガの幅は
ますます細いものとならざるを得す、上記バンプの形成
が困難となってきている。
By the way, extremely thin fingers (inner leads) are formed on the lead frame, and the tips of the fingers are connected to the electrodes of the semiconductor chip using solder or other means, but the electrodes are generally recessed from their surroundings. It is formed of an aluminum pad or the like. Therefore, the tip of the finger has a bump (
However, as semiconductor devices with a large number of pins are required in recent years, the width of the fingers has to become narrower and narrower, making it difficult to form the bumps mentioned above. There is.

これらの欠点を解消し、製造が容易で、微細な部分が成
形できる方法として、最近、電鋳技術を用いたリードフ
レームの開発がなされている。
Recently, lead frames using electroforming technology have been developed as a method that eliminates these drawbacks, is easy to manufacture, and allows molding of minute parts.

第3図は、本出願人が先に提案した電鋳技術を用いたリ
ードフレームの製造方法を説明するための断面図で、特
開昭61−234060号公報に記載されたものである
FIG. 3 is a sectional view for explaining a method of manufacturing a lead frame using electroforming technology previously proposed by the present applicant, and is described in Japanese Patent Application Laid-Open No. 61-234060.

まず第3図(alに示すように、ステンレス等の導電性
金属からなる基板1の表面に所望のパターンを有するレ
ジスト層2を形成する。基板lは同図の紙面に向かって
垂直方向に長尺になったテープ状のもので、レジスト層
2が形成されていない非レジスト部2aは製造すべきリ
ードフレームの形状と同じパターンを有しており、図示
せぬが基板1の両端にはスプロケット孔形成用の非レジ
スト部が紙面に向かって垂直方向に所定間隔を存して多
数形成される。
First, as shown in FIG. 3 (al), a resist layer 2 having a desired pattern is formed on the surface of a substrate 1 made of a conductive metal such as stainless steel. The non-resist part 2a, which is a tape-like piece with no resist layer 2 formed thereon, has the same pattern as the shape of the lead frame to be manufactured.Although not shown, there are sprockets at both ends of the substrate 1. A large number of non-resist portions for forming holes are formed at predetermined intervals in a direction perpendicular to the paper surface.

次にこの基板1を剥離処理して、基板1の非レジスト部
2aに相当する表面を活性化した後、同図(b)に示す
ように、該非レジスト部2a上に金、すず、半田等の接
触材3を塗布もしくはメッキにより形成し、その後に電
鋳を施して、同図(C)に示すように、接触材3上に電
鋳金属N4を形成する。
Next, this substrate 1 is subjected to a peeling treatment to activate the surface corresponding to the non-resist portion 2a of the substrate 1, and then, as shown in FIG. The contact material 3 is formed by coating or plating, and then electroforming is performed to form an electroformed metal N4 on the contact material 3, as shown in FIG. 3(C).

このようにして一枚の板状に形成された基板2及び金属
層の積層体の一部にプレス加工を施し、同図(d)に示
すように、フィンガ5相当部分を折り曲げる。この折り
曲げ形状は、平坦なフィンガ基部5aと、フィンガ基部
5aから斜めに延びる起立部5b、及び起立部5bから
平行に延びる先端部5Cから構成されるものであるが、
先端部5cの下面には同時にバンプ5dをプレスにより
形成する。
A part of the laminated body of the substrate 2 and the metal layer thus formed into a single plate is pressed, and the portion corresponding to the finger 5 is bent as shown in FIG. 5(d). This bent shape is composed of a flat finger base 5a, a raised portion 5b extending obliquely from the finger base 5a, and a tip portion 5C extending parallel from the raised portion 5b.
At the same time, a bump 5d is formed on the lower surface of the tip portion 5c by pressing.

次いで第二次の電鋳を施し、同図(e)に示すように前
記電鋳金属層4上に新たな電鋳金属層6を形成する。こ
の際、フィンガ5の起立部5bは傾斜した位置にあるた
め電鋳金属層6の成長速度は遅く、また先端部5cは細
い頚部によって起立部5bに連結されているため、この
部分で電鋳金属層6はより成長し、よってフィンガ5は
先端部5c。
Next, second electroforming is performed to form a new electroformed metal layer 6 on the electroformed metal layer 4, as shown in FIG. 2(e). At this time, the growth rate of the electroformed metal layer 6 is slow because the upright part 5b of the finger 5 is in an inclined position, and the tip part 5c is connected to the upright part 5b by a thin neck, so this part is electroformed. The metal layer 6 grows further, so the finger 5 becomes the tip 5c.

フィンガ基部5a、起立部5bの順でその肉厚が大きく
形成される。
The thickness of the finger base portion 5a and the upright portion 5b are increased in this order.

最後に同図(f)に示すように、基板1を接触材3から
剥がすと、レジスト層2は基Fi1に残り、接触材3及
び両電鋳金属層4.6は基板1から離れ、図示の如き形
状のバンプ付きフィンガを有するリードフレームが得ら
れる。これは、前述のように予め非レジスト部2aの表
面にFA離処理が施されているためである。
Finally, when the substrate 1 is peeled off from the contact material 3, as shown in FIG. A lead frame having a bumped finger having a shape as shown in FIG. This is because the surface of the non-resist portion 2a has been subjected to FA release treatment in advance as described above.

なお、このようにして得られたリードフレームは、例え
ばロール状に巻き取られて半導体装置の製造ラインに搬
送・供給される。そして、リードフレームに形成した図
示せぬスプロケット孔を位置決め基準として、半導体チ
ップの各電極と前記フィンガ5のバンプ5dとを熱圧着
し、その後のモールド成形工程及びリードの切断工程を
経て半導体装置が得られる。
Note that the lead frame obtained in this manner is wound up into a roll, for example, and transported and supplied to a manufacturing line for semiconductor devices. Then, using sprocket holes (not shown) formed in the lead frame as a positioning reference, each electrode of the semiconductor chip and the bumps 5d of the fingers 5 are bonded by thermocompression, and the semiconductor device is assembled through the subsequent molding process and lead cutting process. can get.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

前述した本出願人の提案に係る製造方法にょれば、プレ
ス加工を用いて基板に凹部を形成した後、該凹部上に電
鋳を施してバンプ付きのフィンガを形成するものである
から、リードフレーム全体をプレスの打ち抜きにより成
形する方法に比べると、はるかに幅狭なフィンガを形成
することができ、多数ピンの半導体装置に有効な手法で
ある。
According to the manufacturing method proposed by the applicant mentioned above, after forming a recess in the substrate using press working, electroforming is performed on the recess to form fingers with bumps. Compared to the method of forming the entire frame by punching with a press, it is possible to form fingers that are much narrower, and this method is effective for semiconductor devices with a large number of pins.

しかしながら、半導体装置の多数ピン化がさらに進めら
れていくと、それに伴ってフィンガ自体の幅や隣接する
フィンガ間ピッチもますます狭くなっていくため、プレ
ス加工により基板上に多数の凹部を小ピツチで形成する
ことが困難となり、仮に形成できても充分な厚みを有す
るバンプを形成することは不可能となる。
However, as the number of pins in semiconductor devices continues to increase, the width of the fingers themselves and the pitch between adjacent fingers become narrower. Even if it were possible to form a bump, it would be impossible to form a bump with sufficient thickness.

本発明の目的は、上記従来技術の問題点を解消し、ピン
(リード)が多数本化してもバンプを充分に厚くするこ
とのできるバンプ付きフィルムキャリアの製造方法を提
供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a film carrier with bumps, which solves the problems of the prior art described above and allows the bumps to be sufficiently thick even when a large number of pins (leads) are used.

〔問題点を解決するための手段〕[Means for solving problems]

上記目的を達成するために、本発明は、表面を導電性に
した基板に所定パターンの第1のレジスト層を形成する
工程と、その非レジスト部をエツチングして前記基板に
凹部を形成する工程と、該凹部にバンプとなる第1の電
鋳金属石を形成する工程と、前記第1のレジスト層を除
去したのち少なくとも前記凹部を包囲して前記基板に所
定パターンの第2のレジスト層を形成する工程と、その
非レジスト部にリードとなる第2の電鋳金属層を形成す
る工程と、前記第1及び第2の電鋳金属層を前記基板か
ら剥離する工程とを備えたことを特徴とするものである
In order to achieve the above object, the present invention includes a step of forming a first resist layer in a predetermined pattern on a substrate whose surface is conductive, and a step of etching the non-resist portion to form a recess in the substrate. forming a first electroformed metal stone to serve as a bump in the recess, and after removing the first resist layer, forming a second resist layer in a predetermined pattern on the substrate surrounding at least the recess. a step of forming a second electroformed metal layer to serve as a lead in the non-resist portion; and a step of peeling off the first and second electroformed metal layers from the substrate. This is a characteristic feature.

〔作用〕[Effect]

上記手段によると、基板上の第1のレジス)IJをエツ
チングして凹部を形成したのち、該凹部にバンプとなる
第1の電鋳金属層を形成するものであるから、微細パタ
ーンでありながら充分なる厚みを有するバンプを成形で
きる。また、このようにバンプとなる第1の電鋳金属層
を形成したのち、基板上に第2のレジスト層を形成して
その非レジスト部にリードとなる第2の電鋳金属層を形
成するものであるから、このリードも微細パターンに成
形することができ、よってリードの数が多くなってもそ
の先端のバンプを充分な厚みに形成することの可能なバ
ンプ付きフィルムキャリアを製造することができる。
According to the above method, the first resist (IJ) on the substrate is etched to form a recess, and then the first electroformed metal layer that becomes a bump is formed in the recess. A bump with sufficient thickness can be molded. Further, after forming the first electroformed metal layer that will become the bump in this way, a second resist layer is formed on the substrate, and a second electroformed metal layer that will become the lead is formed in the non-resist part. Since the leads can be formed into fine patterns, it is therefore possible to manufacture a film carrier with bumps that can form bumps at the tips with sufficient thickness even when the number of leads increases. can.

〔実施例〕〔Example〕

以下、本発明の実施例を図面に基づいて詳細に説明する
Embodiments of the present invention will be described in detail below with reference to the drawings.

第1図(a)〜(f)は本発明の一実施例に係るバンプ
付きフィルムキャリアの製造工程を示す斜視図、第2図
(a)〜(f)は第1図の各工程に対応する要部断面図
である。
Figures 1 (a) to (f) are perspective views showing the manufacturing process of a film carrier with bumps according to an embodiment of the present invention, and Figures 2 (a) to (f) correspond to each process in Figure 1. FIG.

まず第1図(111)及び第2図(a)に示すように、
ポリイミド等の耐熱性の高いベースフィルム10上に所
定幅で接着剤層11を塗布した後、該接着剤層11上に
ステンレス薄板からなる導電シート12を接着し、これ
により表面に導電性を付与せしめた基板■3を形成する
。このベースフィルム10は、後述するキャリアテープ
と同一幅で、両側端に沿って一定間隔でスプロケット孔
10aが形成されている。また前記導電シート12とし
てステンレス以外の金属、例えばニッケルを用いること
も可能であるが、この場合はその表面に陽極酸化、亜セ
レン酸あるいはクロム酸等を用いて剥離処理を施す必要
がある。
First, as shown in Figure 1 (111) and Figure 2 (a),
After applying an adhesive layer 11 to a predetermined width on a highly heat-resistant base film 10 such as polyimide, a conductive sheet 12 made of a thin stainless steel plate is adhered onto the adhesive layer 11, thereby imparting conductivity to the surface. A stained substrate (3) is formed. This base film 10 has the same width as a carrier tape to be described later, and sprocket holes 10a are formed at regular intervals along both side edges. It is also possible to use a metal other than stainless steel, such as nickel, as the conductive sheet 12, but in this case, the surface must be subjected to a peeling treatment using anodizing, selenite, chromic acid, or the like.

次いで第1図(b)及び第2図(b)に示すように、前
記基板13の導電シート12上に怒光材料による第1の
レジスト層14を塗布し、その上にスプロケット孔10
aを利用してパターンフィルム(図示せず)を重ね合わ
せた後、該パターンフィルムを介して紫外線、電子線を
照射して第1のレジスト層14にパターン14b(非レ
ジスト部14aを除く)を露光硬化させる。この第1の
レジスト層14の膜厚は4μm程度の薄いものとする。
Next, as shown in FIGS. 1(b) and 2(b), a first resist layer 14 made of a photoresist material is applied onto the conductive sheet 12 of the substrate 13, and sprocket holes 10 are formed on the first resist layer 14.
After overlapping a pattern film (not shown) using a pattern film, ultraviolet rays and electron beams are irradiated through the pattern film to form a pattern 14b (excluding non-resist areas 14a) on the first resist layer 14. Exposure and harden. The thickness of this first resist layer 14 is approximately 4 μm.

さらにこれを現像し、化学エツチングあるいは電解研削
のような電解エツチング、好ましくは面荒れの少ない電
解エツチングを施すことにより、非レジスト部14aに
対応する導電シート12に凹部12aを形成する。なお
、この凹部12aはバンプを形成するためのもので、エ
ツチング条件をコントロールすることにより、微細パタ
ーンでありながら充分な深さく20〜40pm厚)を実
現できる。
This is further developed and subjected to chemical etching or electrolytic etching such as electrolytic grinding, preferably electrolytic etching with less surface roughening, to form recesses 12a in the conductive sheet 12 corresponding to the non-resist portions 14a. The recesses 12a are for forming bumps, and by controlling the etching conditions, a fine pattern with sufficient depth (20 to 40 pm thick) can be realized.

次に第1のレジスト層14を形成した上記基板10を図
示せぬ電解に送り、第1図(C)及び第2図(C)に示
すように、非レジスト部14aに金を用いて電鋳を施し
、非レジスト部14に第1の電鋳金属層15を第1のレ
ジスト層14より若干薄く形成する。この場合、前述し
たように第1のレジストJii14の膜厚は4μm程度
と薄いため、第1の電鋳金属[15を水平方向の成長を
抑えつつ深さ方向に成長させることができ、第1のレジ
スト層14の非レジスト部14a内に充分に厚いバンプ
形成用の第1の電鋳金属層15が形成される。
Next, the substrate 10 on which the first resist layer 14 has been formed is sent to electrolysis (not shown), and as shown in FIG. 1(C) and FIG. Casting is performed to form a first electroformed metal layer 15 slightly thinner than the first resist layer 14 in the non-resist portion 14 . In this case, as described above, since the film thickness of the first resist Jii 14 is as thin as about 4 μm, it is possible to grow the first electroformed metal [15 in the depth direction while suppressing the growth in the horizontal direction. A sufficiently thick first electroformed metal layer 15 for forming bumps is formed in the non-resist portion 14a of the resist layer 14.

次に第1図(dl及び第2図(d)に示すように、前記
第1のレジスト層14をアセトン、塩化メチレン等の溶
剤により除去した後、前記基板13の導電シート12上
に感熱材料による第2のレジスト層16を形成する。こ
の第2のレジスト層16の膜厚は15〜40μm程度、
好ましくは30μm程度と前記第1のレジスト層14に
比べて充分に厚膜となっており、上記膜厚を有するドラ
イフィルムあるいは複数回の塗布により形成される。そ
して、再びスプロケット孔10aを利用して別のパター
ンフィルム(図示せず)を第2のレジスト層上に重ね合
わせた後、該パターンフィルムに紫外線、電子線を照射
し、第2のレジスト層16に所定の非レジスト部16a
を形成する。この非レジスト部16aは製造すべきリー
ドフレームと同じパターンを有しており、第1図では説
明を簡略化するためにフィンガのみを示しであるが、実
際にはアウターリードや枠部等の形成用パターンも同時
に形成される(ただしリードフレームにはスプロケット
は形成されず、そのためのパターンは形成されない)。
Next, as shown in FIG. 1 (dl) and FIG. 2 (d), after removing the first resist layer 14 with a solvent such as acetone or methylene chloride, a heat-sensitive material is placed on the conductive sheet 12 of the substrate 13. A second resist layer 16 is formed using the following method.The film thickness of this second resist layer 16 is approximately 15 to 40 μm.
It is preferably about 30 μm, which is sufficiently thicker than the first resist layer 14, and is formed by a dry film having the above thickness or by multiple coatings. Then, another pattern film (not shown) is superimposed on the second resist layer using the sprocket hole 10a again, and then the pattern film is irradiated with ultraviolet rays and electron beams to form the second resist layer 16. A predetermined non-registration portion 16a
form. This non-resist portion 16a has the same pattern as the lead frame to be manufactured, and although only the fingers are shown in FIG. 1 to simplify the explanation, in reality, outer leads, frame portions, etc. are formed. (However, no sprocket is formed on the lead frame, and no pattern for that purpose is formed.)

・ 次に第1図(e)に示すように、第2のレジスト層
16を形成した基板13を電解槽17に送り、第2図(
e)に示すように、非レジスト部16aに銅を用いて電
鋳を施し、非レジスト部16aに第2の電鋳金属層18
を第2のレジスト層16より若干厚めに形成する。この
場合、非レジスト部16aの底面は凹部12a内に第1
の電鋳金属層15が埋設されて平坦化されているため、
第2の電鋳金属JilBは第2のレジスト層16のパタ
ーンに沿って均一厚で成長し、充分なる機械強度を有す
る第2の電鋳金属層18が形成される。このようにして
第2図(e)に示す非レジスト部では、先端にバンプ(
第2の電鋳金属層15)を有するフィンガ(第2の電鋳
金属N18)が形成され、全体では電鋳金属層からなる
所定形状のリードフレームが形成される。
- Next, as shown in FIG. 1(e), the substrate 13 with the second resist layer 16 formed thereon is sent to the electrolytic bath 17, and
As shown in e), the non-resist portion 16a is electroformed using copper, and the second electroformed metal layer 18 is formed on the non-resist portion 16a.
is formed to be slightly thicker than the second resist layer 16. In this case, the bottom surface of the non-resist portion 16a is located inside the recess 12a.
Since the electroformed metal layer 15 is buried and flattened,
The second electroformed metal JilB grows to a uniform thickness along the pattern of the second resist layer 16, and a second electroformed metal layer 18 having sufficient mechanical strength is formed. In this way, the non-resist portion shown in FIG. 2(e) has a bump (
A finger (second electroformed metal N18) having a second electroformed metal layer 15) is formed, and a lead frame having a predetermined shape made of the electroformed metal layer as a whole is formed.

最後に第1図(f)に示すように、前記ベースフィルム
10と同一幅で両端に沿って一定間隔でスプロケット孔
19aが形成されたポリイミド等のキャリアテープ19
と、第2図(e)に示す過程にある基板13とを一対の
圧接ローラ20.20間に重ね合わせて送り、第2図(
f)に示すように、前記第1及び第2の電鋳金属711
5.18をキャリアチー119の接着層21上に転写す
る。
Finally, as shown in FIG. 1(f), a carrier tape 19 made of polyimide or the like has the same width as the base film 10 and sprocket holes 19a are formed at regular intervals along both ends.
and the substrate 13, which is in the process shown in FIG.
f), the first and second electroformed metals 711
5.18 is transferred onto the adhesive layer 21 of the carrier chip 119.

具体的には、ヒータ(図示せず)によって加熱されてい
る圧接ローラ20,20間に、基板13とキャリアテー
プ19のそれぞれのスプロケット孔10a、19aを利
用して両者を重ね合わせて送る。両者は一定速度で搬送
され、圧接ローラ20.20間で圧接されることにより
剥離性の良い導電シート12上に形成されている第1及
び第2の電鋳金属115.18のみが一体となってキャ
リアテープ19上に接着し、第2のレジスト層16は基
板13側に残る。
Specifically, the sprocket holes 10a and 19a of the substrate 13 and the carrier tape 19 are used to stack the substrate 13 and the carrier tape 19 between pressure rollers 20 and 20 heated by a heater (not shown) and feed them. Both are conveyed at a constant speed and pressed between the pressure rollers 20.20, so that only the first and second electroformed metals 115.18 formed on the conductive sheet 12 with good releasability are integrated. The second resist layer 16 remains on the substrate 13 side.

以上の如き工程を経ることにより、キャリアテープ19
上に第1及び第2の電鋳金属?!15.18からなるリ
ードフレームが転写されてバンプ付きフィルムキャリア
が得られる。このフィルムキャリアは、例えばロール状
に巻き取られて半導体装置の製造ラインに搬送・供給さ
れ、キャリアテープ19の両端に形成されたスプロケッ
ト孔19aを位置決め基準としてフィンガ(第2の電鋳
金属層18)先端のバンプ(第1の電鋳金属層15)が
半導体チップの各電極に熱圧着され、その後のモールド
成形工程及びリードの切断工程を経て半導体装置となる
By going through the above steps, the carrier tape 19
First and second electroformed metals on top? ! A lead frame consisting of 15.18 is transferred to obtain a bumped film carrier. This film carrier is wound up into a roll, for example, and transported and supplied to a manufacturing line for semiconductor devices, and the fingers (second electroformed metal layer 18 ) The bump at the tip (first electroformed metal layer 15) is thermocompression bonded to each electrode of the semiconductor chip, and a semiconductor device is obtained through the subsequent molding process and lead cutting process.

上記一実施例にあっては、バンプ形成用の第1の電鋳金
属層15としてステンレス(導電シート12)との剥離
性が良い金を用い、フィンガ形成用の第2の電鋳金属層
18として金との密着性が良好でステンレスとは剥離し
易い銅を用いているため、基板13上のリードフレーム
をキャリアテープ19上に容易に転写することができる
。また、第1及び第2の電鋳金属層15.18からなる
リードフレームにはスプロケット孔を形成せず、該リー
ドフレームが転写される側のキャリアテープ19にスプ
ロケット孔19aを形成したものであるから、電鋳部分
を可及的に少なくしてコストの低減化を図ることができ
る。
In the above embodiment, the first electroformed metal layer 15 for forming bumps is made of gold, which has good peelability from stainless steel (conductive sheet 12), and the second electroformed metal layer 18 for forming fingers is made of gold. Since copper is used, which has good adhesion to gold and is easily peeled from stainless steel, the lead frame on the substrate 13 can be easily transferred onto the carrier tape 19. Furthermore, no sprocket holes are formed in the lead frame composed of the first and second electroformed metal layers 15.18, but sprocket holes 19a are formed in the carrier tape 19 on the side to which the lead frame is transferred. Therefore, it is possible to reduce costs by reducing the number of electroformed parts as much as possible.

〔発明の効果〕〔Effect of the invention〕

以上詳述したように、本発明によれば、エツチング技術
により基板に凹部を形成したのち、該凹部にバンプとな
る第1の電鋳金属層を形成するものであるから、微細パ
ターンでありながら充分なる厚みのバンプを実現できる
と共に、この第1の電鋳金属層によって平坦化した部分
にフィンガとなる第2の電鋳金属層を形成するものであ
るから、該フィンガを含むリードをも微細パターンであ
りながら充分なる厚みのものに成形でき、よってバンプ
の厚みを損なうことなくビン(リード)を多数本化する
ことの可能なバンプ付きフィルムキャリアを提供できる
As described in detail above, according to the present invention, after a recess is formed in a substrate by an etching technique, the first electroformed metal layer that becomes a bump is formed in the recess. Not only can bumps with sufficient thickness be realized, but also the second electroformed metal layer, which will become the fingers, is formed on the portion flattened by the first electroformed metal layer, so the leads including the fingers can also be made fine. It is possible to provide a film carrier with bumps that can be formed into a pattern with sufficient thickness, and can therefore be made into a large number of bottles (leads) without impairing the thickness of the bumps.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(a)、 (b)、 (cl、 (di、 (e
)、 (r)は本発明の一実施例に係るフィルムキャリ
アの製造工程を示す斜視図、第2図(a)、 (b)、
 (cl、 (di、 (e)、 (f)は第1図の各
工程に対応する要部断面図、第3図(a)、 (b)、
 (C1゜(d)、 (8)、 (f)は従来のリード
フレームの製造工程を示す要部断面図である。 10・・・ベースフィルム、10a・・・スプロケット
孔、11・・・接着剤層、12・・・導電シート、12
a・・・凹部、13・・・基板、14・・・第1のレジ
スト層、14a・・・非レジスト部、15・・・第1の
電鋳金属層、16・・・第2のレジスト層、16a・・
・非レジスト部、17・・・電解槽、18・・・第2の
電鋳金属層、19・・・キャリアテープ、19a・・・
スプロケット孔、20・・・圧接ローラ、21・・・接
着層。 第1図    lラ  12 第1図 第2図 第3図 υσ 5b
Figure 1 (a), (b), (cl, (di, (e)
), (r) is a perspective view showing the manufacturing process of a film carrier according to an embodiment of the present invention, FIGS. 2(a), (b),
(cl, (di, (e), (f) are sectional views of main parts corresponding to each process in Fig. 1, Fig. 3 (a), (b),
(C1゜(d), (8), and (f) are main part sectional views showing the conventional lead frame manufacturing process. 10...Base film, 10a...Sprocket hole, 11...Adhesion agent layer, 12... conductive sheet, 12
a... Concave portion, 13... Substrate, 14... First resist layer, 14a... Non-resist part, 15... First electroformed metal layer, 16... Second resist Layer, 16a...
- Non-resist part, 17... Electrolytic bath, 18... Second electroformed metal layer, 19... Carrier tape, 19a...
Sprocket hole, 20... Pressure roller, 21... Adhesive layer. Figure 1 l la 12 Figure 1 Figure 2 Figure 3 υσ 5b

Claims (2)

【特許請求の範囲】[Claims] (1)表面を導電性にした基板に所定パターンの第1の
レジスト層を形成する工程と、その非レジスト部をエッ
チングして前記基板に凹部を形成する工程と、該凹部に
バンプとなる第1の電鋳金属層を形成する工程と、前記
第1のレジスト層を除去したのち少なくとも前記凹部を
包囲して前記基板に所定パターンの第2のレジスト層を
形成する工程と、その非レジスト部にリードとなる第2
の電鋳金属層を形成する工程と、前記第1及び第2の電
鋳金属層を前記基板から剥離する工程とを備えてなるバ
ンプ付きフィルムキャリアの製造方法。
(1) A step of forming a first resist layer in a predetermined pattern on a substrate whose surface is made conductive, a step of etching the non-resist part to form a recess in the substrate, and a step of forming a first resist layer to become a bump in the recess. forming a second resist layer in a predetermined pattern on the substrate surrounding at least the recessed portion after removing the first resist layer; The second lead to
A method for producing a film carrier with bumps, comprising: forming an electroformed metal layer; and peeling off the first and second electroformed metal layers from the substrate.
(2)特許請求の範囲第(1)項記載において、前記第
2のレジスト層を前記第1のレジスト層より厚膜に形成
したことを特徴とするバンプ付きフィルムキャリアの製
造方法。
(2) A method for manufacturing a bumped film carrier according to claim (1), wherein the second resist layer is formed to be thicker than the first resist layer.
JP61308551A 1986-12-26 1986-12-26 Manufacturing method of film carrier with bump Expired - Fee Related JP2529228B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61308551A JP2529228B2 (en) 1986-12-26 1986-12-26 Manufacturing method of film carrier with bump

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61308551A JP2529228B2 (en) 1986-12-26 1986-12-26 Manufacturing method of film carrier with bump

Publications (2)

Publication Number Publication Date
JPS63164328A true JPS63164328A (en) 1988-07-07
JP2529228B2 JP2529228B2 (en) 1996-08-28

Family

ID=17982391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61308551A Expired - Fee Related JP2529228B2 (en) 1986-12-26 1986-12-26 Manufacturing method of film carrier with bump

Country Status (1)

Country Link
JP (1) JP2529228B2 (en)

Also Published As

Publication number Publication date
JP2529228B2 (en) 1996-08-28

Similar Documents

Publication Publication Date Title
US4786545A (en) Circuit substrate and method for forming bumps on the circuit substrate
JPS5826828B2 (en) Manufacturing method of tape carrier
JPS63289951A (en) Lead frame
JP2532075B2 (en) Manufacturing method of film carrier with bump
JP2002004077A (en) Electroforming product and method for manufacturing the same
JP3701807B2 (en) Substrate manufacturing method and substrate
JPS63164328A (en) Manufacture of film carrier with bump
JP2625662B2 (en) Electroformed metal body
JP4001973B2 (en) Manufacturing method of metal mask with mesh
JPS6258667A (en) Lead carrier film
JP2521417B2 (en) Electroforming method
JP2002100852A (en) Method of manufacturing fine pattern, printed wiring board using the same and manufacturing method of the board
JP3932689B2 (en) TAB film carrier tape
JPH0443418B2 (en)
US6540927B2 (en) Semiconductor packaging part and method producing the same
JPH0330298B2 (en)
JP3380975B2 (en) Method of manufacturing electroformed lead frame for semiconductor device
JP2509882B2 (en) Method for manufacturing semiconductor device
JP2023171155A (en) Mounting board, manufacturing method of mounting board, and mounting board intermediate
JP2000031612A (en) Wiring board
JPH01147848A (en) Manufacture of lead frame for ic
JP2005183512A (en) Method of transferring conductive portion and method of manufacturing wiring board
JPH0564855B2 (en)
JPS61234061A (en) Manufacture of lead frame of semiconductor device
JPS62183534A (en) Manufacture of lead carrier film

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees