JP2023171155A - Mounting board, manufacturing method of mounting board, and mounting board intermediate - Google Patents
Mounting board, manufacturing method of mounting board, and mounting board intermediate Download PDFInfo
- Publication number
- JP2023171155A JP2023171155A JP2022083429A JP2022083429A JP2023171155A JP 2023171155 A JP2023171155 A JP 2023171155A JP 2022083429 A JP2022083429 A JP 2022083429A JP 2022083429 A JP2022083429 A JP 2022083429A JP 2023171155 A JP2023171155 A JP 2023171155A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mounting board
- insulating layer
- region
- uneven structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 239000002184 metal Substances 0.000 claims abstract description 81
- 229910052751 metal Inorganic materials 0.000 claims abstract description 81
- 230000003746 surface roughness Effects 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims description 36
- 238000007788 roughening Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 329
- 239000011241 protective layer Substances 0.000 description 44
- 239000010949 copper Substances 0.000 description 32
- 238000007747 plating Methods 0.000 description 22
- 239000000463 material Substances 0.000 description 19
- 239000000758 substrate Substances 0.000 description 19
- 239000004020 conductor Substances 0.000 description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- 238000005530 etching Methods 0.000 description 12
- 229910052802 copper Inorganic materials 0.000 description 11
- 238000010586 diagram Methods 0.000 description 11
- 238000009713 electroplating Methods 0.000 description 11
- 238000007772 electroless plating Methods 0.000 description 8
- 239000011347 resin Substances 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- 238000002360 preparation method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000000470 constituent Substances 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910001111 Fine metal Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
本開示は、実装基板、実装基板の製造方法、及び、実装基板中間体に関する。 The present disclosure relates to a mounted board, a method for manufacturing a mounted board, and a mounted board intermediate.
実装基板において微細な配線層を形成する技術として、セミアディティブプロセス(SAP;Semi Additive Process)が知られている(例えば、特許文献1参照)。このSAPでは、まず、絶縁樹脂で形成された絶縁層の表面全体をデスミア処理により一様に(すなわち、均一な表面粗さで)粗化する。次いで、無電解めっき法により、銅からなるシード層を絶縁層の上に形成する。次いで、開口部を有するレジストをシード層の上に形成する。この開口部は、配線層に対応する領域に形成されている。 A semi-additive process (SAP) is known as a technique for forming fine wiring layers on a mounting board (for example, see Patent Document 1). In this SAP, first, the entire surface of an insulating layer formed of an insulating resin is uniformly roughened (that is, with a uniform surface roughness) by desmear treatment. Next, a seed layer made of copper is formed on the insulating layer by electroless plating. A resist having openings is then formed on the seed layer. This opening is formed in a region corresponding to the wiring layer.
次いで、電解めっき法により、銅からなる配線層パターンを、レジストの開口部内のシード層の上に形成する。次いで、レジストを除去してシード層を露出させる。最後に、配線層パターンをマスクにして、露出されたシード層をエッチングする。これにより、シード層及び配線層パターンで構成された微細な配線層が、絶縁層の上に形成される。 Next, a wiring layer pattern made of copper is formed on the seed layer in the opening of the resist by electrolytic plating. The resist is then removed to expose the seed layer. Finally, the exposed seed layer is etched using the wiring layer pattern as a mask. As a result, a fine wiring layer composed of a seed layer and a wiring layer pattern is formed on the insulating layer.
上述した従来のSAPでは、絶縁層の表面全体を一様に粗化するため、絶縁層の粗化された表面の形状が比較的滑らかな場合には、絶縁層とシード層との密着不良が生じるおそれがある。一方、絶縁層の粗化された表面の形状が比較的粗い場合には、微細な配線層を絶縁層の上に形成することが困難となる。 In the conventional SAP described above, the entire surface of the insulating layer is uniformly roughened, so if the roughened surface of the insulating layer is relatively smooth, poor adhesion between the insulating layer and the seed layer may occur. There is a risk that this may occur. On the other hand, if the roughened surface of the insulating layer is relatively rough, it becomes difficult to form a fine wiring layer on the insulating layer.
また、絶縁層の粗化された表面上にシード層を形成する際に、当該シード層を電解めっき法におけるめっき給電層として用いるためには、当該シード層の膜厚を、絶縁層の表面に形成された凹凸の高低差よりも大きくする必要がある。その結果、シード層を強力にエッチングする必要があるため、配線層の基部にあるシード層においてアンダーカットが進行し、配線不良が生じるおそれがある。 In addition, when forming a seed layer on the roughened surface of the insulating layer, in order to use the seed layer as a plating power supply layer in electrolytic plating, the film thickness of the seed layer must be adjusted to the surface of the insulating layer. It is necessary to make the height difference larger than the height difference between the formed unevenness. As a result, it is necessary to strongly etch the seed layer, which may lead to undercutting in the seed layer at the base of the wiring layer, resulting in wiring defects.
本開示は、このような課題を解決するためになされたものであり、金属層と絶縁層との密着性を向上させることができ、且つ、金属層のアンダーカットを低減することができる実装基板、実装基板の製造方法、及び、実装基板中間体を提供することを目的とする。 The present disclosure has been made to solve such problems, and provides a mounting board that can improve the adhesion between a metal layer and an insulating layer and reduce undercutting of the metal layer. , an object of the present invention is to provide a method for manufacturing a mounting board, and a mounting board intermediate.
上記目的を達成するために、本開示に係る実装基板の一態様は、絶縁層と、前記絶縁層の一方の面に接触するように配置された金属層と、を備え、前記絶縁層の前記一方の面は、前記金属層との界面を形成する第1の領域と、前記第1の領域以外の第2の領域と、を含み、前記第1の領域の表面粗さと前記第2の領域の表面粗さとは、互いに異なる。 In order to achieve the above object, one embodiment of a mounting board according to the present disclosure includes an insulating layer and a metal layer disposed so as to be in contact with one surface of the insulating layer, One surface includes a first region forming an interface with the metal layer and a second region other than the first region, and the surface roughness of the first region and the second region are different from each other in surface roughness.
また、本開示に係る実装基板の製造方法の一態様は、開口部を有する転写版を準備する工程と、前記転写版の前記開口部に金属本体層を形成する工程と、前記開口部から露出された前記金属本体層の端面を粗化する工程と、転写法を用いて、前記金属本体層の前記端面を絶縁層の一方の面に転写することにより、前記金属本体層を含む金属層を前記絶縁層の上に形成する工程と、を含む。 Further, one aspect of the method for manufacturing a mounting board according to the present disclosure includes the steps of preparing a transfer plate having an opening, forming a metal main body layer in the opening of the transfer plate, and exposing metal from the opening. The metal layer including the metal body layer is roughened by roughening the end face of the metal body layer, and by transferring the end face of the metal body layer to one side of the insulating layer using a transfer method. forming on the insulating layer.
また、本開示に係る実装基板中間体の一態様は、開口部を有する版部材を用いて実装基板を形成するための実装基板中間体であって、前記版部材の前記開口部に配置される第1の金属層であって、前記開口部から露出される端面に微細な凹凸構造が形成された第1の金属層と、前記開口部から露出される前記第1の金属層の前記端面の上、及び、前記版部材の前記開口部の領域以外の他の領域の上に亘って配置される第2の金属層と、を備え、前記第1の金属層の前記端面の上における前記第2の金属層の膜厚は、前記版部材の前記他の領域の上における前記第2の金属層の膜厚よりも小さい。 Further, one embodiment of the mounting board intermediate according to the present disclosure is a mounting board intermediate for forming a mounting board using a plate member having an opening, wherein the mounting board intermediate is disposed in the opening of the plate member. a first metal layer, the end surface of which is exposed from the opening, has a fine uneven structure; and the end surface of the first metal layer, which is exposed from the opening. and a second metal layer disposed over a region other than the opening region of the plate member, the second metal layer disposed over the end surface of the first metal layer. The thickness of the second metal layer is smaller than the thickness of the second metal layer on the other region of the plate member.
本開示における実装基板等によれば、金属層と絶縁層との密着性を向上させることができ、且つ、金属層のアンダーカットを低減することができる。 According to the mounting board and the like in the present disclosure, it is possible to improve the adhesion between the metal layer and the insulating layer, and to reduce undercutting of the metal layer.
以下、本開示の実施の形態について、図面を参照しながら説明する。なお、以下に説明する実施の形態は、いずれも本開示の一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態等は、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。 Embodiments of the present disclosure will be described below with reference to the drawings. Note that the embodiments described below each represent a specific example of the present disclosure. Therefore, the numerical values, shapes, materials, components, arrangement positions and connection forms of the components, etc. shown in the following embodiments are merely examples and do not limit the present disclosure. Therefore, among the constituent elements in the following embodiments, constituent elements that are not described in the independent claims representing the most important concept of the present disclosure will be described as arbitrary constituent elements.
なお、各図は、模式図であり、必ずしも厳密に図示されたものではない。したがって、各図において縮尺などは必ずしも一致していない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。 Note that each figure is a schematic diagram and is not necessarily strictly illustrated. Therefore, the scale etc. of each figure do not necessarily match. Further, in each figure, substantially the same configurations are denoted by the same reference numerals, and overlapping explanations will be omitted or simplified.
(実施の形態1)
[1-1.実装基板の構成]
まず、図1及び図2を参照しながら、実施の形態1に係る実装基板2の構成について説明する。図1は、実施の形態1に係る実装基板2の断面図である。図2は、図1の実装基板2の一部を拡大して示す断面図である。
(Embodiment 1)
[1-1. Configuration of mounting board]
First, the configuration of the
図1に示すように、実施の形態1に係る実装基板2は、例えば超高密度の半導体パッケージ基板である。実装基板2は、基板4と、絶縁層6と、複数の金属層8とを備えている。
As shown in FIG. 1, the
基板4は、導電体(図示せず)を有している。導電体は、例えば、金属層8とは別の配線層に形成された配線又は電極等である。一例として、基板4は、銅箔等で形成された配線を有する配線付き基板であって、例えば、ビルドアップ基板、多層実装基板、両面実装基板、又は、片面実装基板等である。したがって、基板4には、導電体として複数の配線等が単層又は複数層に亘って配置されている。
The
絶縁層6は、基板4の上に配置されている。具体的には、絶縁層6は、基板4の一方の面(図1において上側の面)の全体を覆うように配置されている。また、絶縁層6は、基板4と複数の金属層8との間に配置されている。すなわち、絶縁層6は、基板4の導電体が形成された配線層と、複数の金属層8が形成された配線層とを電気的に絶縁する層間絶縁層として機能する。絶縁層6は、絶縁材料で形成されている。本実施の形態では、絶縁層6を形成する絶縁材料は、例えばエポキシ系樹脂又はポリイミド系樹脂等の絶縁樹脂である。
絶縁層6の一方の面(基板4と反対側の面)は、金属層8との界面を形成する第1の領域10と、第1の領域10以外の他の領域である第2の領域12とを含んでいる。第1の領域10の表面粗さと第2の領域12の表面粗さとは、互いに異なっている。具体的には、第1の領域10の表面粗さは、第2の領域12の表面粗さよりも大きい。より具体的には、第1の領域10には、微細な第1の凹凸構造14が形成されている。また、第2の領域12は平坦状に形成されており、第2の領域12には微細な凹凸構造は形成されていない。第1の凹凸構造14(第1の領域10)の表面粗さは、例えば二乗平均平方根粗さRqで10nm~300nm、より好ましくは20nm~100nmである。なお、本明細書において、「微細な」とは、数百nm以下の大きさを有することを意味する。
One surface of the insulating layer 6 (the surface opposite to the substrate 4) includes a
なお、理解を容易にするために、図1及び図2では、第1の凹凸構造14の大きさを誇張して図示してある。また、図1及び図2では、第1の凹凸構造14の断面形状を模式的に鋸歯状で図示しているが、これに限定されず、第1の凹凸構造14の断面形状は任意の凹凸形状であってもよい。
Note that, in order to facilitate understanding, the size of the first
複数の金属層8は、絶縁層6の上に配置されている。具体的には、複数の金属層8は、絶縁層6の一方の面に接触するように配置されており、絶縁層6を介して基板4の上方に配置されている。なお、複数の金属層8は、後述する転写版を用いた転写法によって、絶縁層6の上に形成される。
A plurality of
図1及び図2に示すように、複数の金属層8の各々は、配線本体層8a(第1の金属層及び金属本体層の一例)と、保護層8b(第2の金属層の一例)とを有している。
As shown in FIGS. 1 and 2, each of the plurality of
配線本体層8aは、電解めっき法により形成された電解めっき膜である。具体的には、配線本体層8aは、銅(Cu)によって形成された電解Cuめっき膜である。配線本体層8aの端面(絶縁層6の第1の領域10に対向する側の面)には、微細な第2の凹凸構造16が形成されている。第2の凹凸構造16は、絶縁層6の第1の凹凸構造14に対応する形状を有しており、第1の凹凸構造14と嵌合している。第2の凹凸構造16(配線本体層8aの端面)の表面粗さは、例えば二乗平均平方根粗さRqで10nm~300nm、より好ましくは20nm~100nmである。
The wiring
なお、理解を容易にするために、図1及び図2では、第2の凹凸構造16の大きさを誇張して図示してある。また、図1及び図2では、第2の凹凸構造16の断面形状を模式的に鋸歯状で図示しているが、これに限定されず、第2の凹凸構造16の断面形状は任意の凹凸形状であってもよい。
Note that, in order to facilitate understanding, the size of the second concavo-
保護層8bは、後述する転写版を用いた転写法によって金属層8を絶縁層6の上に形成する際に、転写版と絶縁層6とが互いに密着するのを回避するための層である。保護層8bは、第1の凹凸構造14の表面に沿って凹凸状に形成されている。すなわち、保護層8bは、第1の凹凸構造14と第2の凹凸構造16との界面に介在されている。
The
保護層8bは、無電解めっき法により形成された無電解めっき膜である。具体的には、保護層8bは、銅によって形成された無電解Cuめっき膜である。図2に示すように、保護層8bの膜厚D1は、100nm以下である。具体的には、保護層8bの膜厚D1は、第1の凹凸構造14の基準位置(例えば、基板4と絶縁層6との界面)からの最大高さと最小高さとの差分Hよりも小さく、例えば50nmである。
The
[1-2.実装基板の製造方法]
次に、図3及び図4を参照しながら、実施の形態1に係る実装基板2の製造方法について説明する。図3は、実施の形態1に係る実装基板2の製造方法を説明するための図である。図4は、実施の形態1に係る実装基板2を作製するプロセスの途中で得られる実装基板中間体28の断面図である。
[1-2. Manufacturing method of mounting board]
Next, a method for manufacturing the mounting
まず、図3の(a)に示すように、転写版18(版部材の一例)を準備する。転写版18は、基材20と、シード層22と、絶縁層24とを有している。基材20は、例えばシリコン基板、ガラス基板又は金属基板で構成されている。シード層22は、配線本体層8aを電解めっき法により形成するための導電材料からなるシード電極であり、基材20の上に配置されている。絶縁層24は、シード層22の上に配置されている。絶縁層24は、例えば絶縁樹脂で形成されている。絶縁層24には、配線本体層8aを形成するための開口部26が複数形成されている。これらの複数の開口部26には、シード層22が露出されている。なお、絶縁層24の上面(シード層22と反対側の面)は、平坦状に形成されている。絶縁層24の上面の表面粗さは、例えば二乗平均平方根粗さRqで10nm以下である。
First, as shown in FIG. 3(a), a transfer plate 18 (an example of a plate member) is prepared. The
次いで、図3の(b)に示すように、電解めっき法により、転写版18の絶縁層24の開口部26内におけるシード層22の上に、銅からなる電解Cuめっき膜を形成する。これにより、転写版18の絶縁層24の開口部26内におけるシード層22の上には、電解Cuめっき膜である配線本体層8aが形成される。
Next, as shown in FIG. 3B, an electrolytic Cu plating film made of copper is formed on the
次いで、図3の(c)に示すように、例えばエッチング液を用いたウェットエッチング等により、転写版18の絶縁層24の開口部26から露出された配線本体層8aの端面を粗化する。これにより、配線本体層8aの端面には、第2の凹凸構造16が形成される。この時、配線本体層8aの端面のみが粗化され、転写版18の絶縁層24の上面は、粗化されずに平坦状に維持されている。なお、配線本体層8aの端面が絶縁層24の上面よりも粗い場合には、上述した配線本体層8aの端面を粗化する工程(図3の(c)に示す工程)を省略してもよい。
Next, as shown in FIG. 3C, the end surface of the
次いで、図3の(d)に示すように、無電解めっき法により、転写版18の絶縁層24の開口部26から露出された配線本体層8aの端面の上、及び、転写版18の絶縁層24の上(すなわち、絶縁層24の開口部26の領域以外の他の領域の上)に亘って、銅からなる無電解Cuめっき膜を形成する。これにより、配線本体層8aの端面の上、及び、転写版18の絶縁層24の上に亘って、無電解Cuめっき膜である保護層8bが形成される。この時、配線本体層8aの端面における保護層8bは、第2の凹凸構造16の表面に沿って凹凸状に形成される。また、転写版18の絶縁層24における保護層8bは、絶縁層24の表面に沿って平坦状に形成される。
Next, as shown in FIG. 3(d), electroless plating is applied to the end surface of the
図3の(d)に示す工程により、転写版18には、実装基板中間体28が形成される。実装基板中間体28は、実装基板2を作製するプロセスの途中で得られるものである。図4に示すように、実装基板中間体28は、転写版18の絶縁層24の開口部26に配置された配線本体層8aと、転写版18の絶縁層24の開口部26から露出された配線本体層8aの端面の上、及び、転写版18の絶縁層24の上に亘って配置された保護層8bとを有している。配線本体層8aの端面の上における保護層8bの膜厚D1は、転写版18の絶縁層24の上における保護層8bの膜厚D2よりも小さい。これは、図3の(d)に示す工程における無電解めっき法では、金属上と樹脂上とで、無電解Cuめっき膜が析出するメカニズムが異なるためであり、金属上よりも樹脂上の方が無電解Cuめっき膜を析出させる反応が進みやすいためである。
A mounting board
次いで、図3の(e)に示すように、予め基板4の上に絶縁層6を形成したものを準備しておき、転写版18に形成された実装基板中間体28を、基板4の上に形成された絶縁層6の一方の面に対向させる。そして、例えば熱プレス等を用いた転写法により、実装基板中間体28を転写版18から分離させ、実装基板中間体28を絶縁層6の一方の面に転写する。これにより、配線本体層8aの端面及び保護層8bが絶縁層6の一方の面に転写され、絶縁層6の上に配線本体層8a及び保護層8bが形成された状態となる。なお、転写する際に、保護層8bが転写版18と絶縁層6との間に介在することにより、転写版18と絶縁層6とが密着するのを回避することができ、実装基板中間体28を転写版18から容易に分離させることができる。
Next, as shown in FIG. 3E, a
この転写法により、絶縁層6の第1の領域10には、配線本体層8aの第2の凹凸構造16が転写されることによって、第2の凹凸構造16の形状に対応する形状を有する第1の凹凸構造14が形成される。また、保護層8bは、絶縁層6の一方の面の全体(第1の領域10及び第2の領域12)に亘って転写される。これにより、絶縁層6の第2の領域12には、保護層8bが露出されるようになる。
By this transfer method, the second
最後に、図3の(f)に示すように、配線本体層8aをマスクにして、絶縁層6の第2の領域12に露出された保護層8bをエッチング液によりエッチングする。これにより、絶縁層6の第2の領域12に露出された保護層8bが除去され、配線本体層8a及び保護層8bで構成された微細な金属層8が、絶縁層6の上に形成される。以上のようにして、実装基板2が作製される。
Finally, as shown in FIG. 3F, the
[1-3.効果]
ここで、図5を参照しながら、比較例に係る実装基板100の製造方法について説明する。図5は、比較例に係る実装基板100の製造方法を説明するための図である。
[1-3. effect]
Here, a method for manufacturing a mounting
図5の(a)に示すように、絶縁樹脂で形成された絶縁層102の表面全体をデスミア処理により一様に(すなわち、均一な表面粗さで)粗化する。次いで、図5の(b)に示すように、無電解めっき法により、無電解Cuめっき膜であるシード層104を絶縁層102の上に形成する。次いで、図5の(c)に示すように、開口部106を有するレジスト108をシード層104の上に形成する。次いで、電解めっき法により、電解Cuめっき膜である配線層パターン110を、レジスト108の開口部106内のシード層104の上に形成する。
As shown in FIG. 5A, the entire surface of the insulating
次いで、図5の(d)に示すように、レジスト108を除去してシード層104を露出させる。最後に、図5の(e)に示すように、配線層パターン110をマスクにして、露出されたシード層104をエッチングする。これにより、シード層104及び配線層パターン110で構成された微細な配線層112が、絶縁層102の上に形成される。
Next, as shown in FIG. 5(d), the resist 108 is removed to expose the
しかしながら、このような製造方法では、絶縁層102の表面全体を一様に粗化するため、絶縁層102の粗化された表面の形状が比較的滑らかな場合には、絶縁層102とシード層104との密着不良が生じるおそれがある。一方、絶縁層102の粗化された表面の形状が比較的粗い場合には、微細な配線層112を絶縁層102の上に形成することが困難となる。
However, in such a manufacturing method, the entire surface of the insulating
また、絶縁層102の粗化された表面上にシード層104を形成する際に、シード層104を電解めっき法におけるめっき給電層として用いるためには、シード層104の膜厚を、絶縁層102の表面に形成された凹凸の高低差よりも大きくする必要がある。その結果、シード層104を強力にエッチングする必要があるため、配線層112の基部にあるシード層104においてアンダーカットが進行し、配線不良が生じるおそれがある。
Further, when forming the
これに対して、本実施の形態では、実装基板2は、絶縁層6と、絶縁層6の一方の面に接触するように配置された金属層8とを備える。絶縁層6の一方の面は、金属層8との界面を形成する第1の領域10と、第1の領域10以外の第2の領域12とを含む。第1の領域10の表面粗さと第2の領域12の表面粗さとは、互いに異なる。
In contrast, in the present embodiment, the mounting
これによれば、第1の領域10の表面粗さと第2の領域12の表面粗さとは互いに異なるので、実装基板2を作製するプロセスにおいて、絶縁層6の第2の領域12に露出された保護層8bをエッチング液によりエッチングする際に、エッチング液が第1の領域10に侵入し難くなる。その結果、金属層8のアンダーカットを低減することができる。また、アンカー効果によって、金属層8と絶縁層6との密着性を向上させることができる。
According to this, since the surface roughness of the
また、本実施の形態では、第1の領域10の表面粗さは、第2の領域12の表面粗さよりも大きい。
Further, in this embodiment, the surface roughness of the
これによれば、金属層8と絶縁層6との密着性を向上させることができるとともに、高周波特性を高めることができる。
According to this, the adhesion between the
また、本実施の形態では、第1の領域10には、微細な第1の凹凸構造14が形成されている。また、第2の領域12は、平坦状に形成されている。
Furthermore, in the present embodiment, a fine first
これによれば、金属層8と絶縁層6との密着性を向上させることができるとともに、高周波特性を高めることができる。
According to this, the adhesion between the
また、本実施の形態では、金属層8は、第1の凹凸構造14に対応する形状を有する微細な第2の凹凸構造16であって、第1の凹凸構造14と嵌合する第2の凹凸構造16が形成された配線本体層8aと、第1の凹凸構造14と第2の凹凸構造16との間に介在された保護層8bとを含む。
Further, in the present embodiment, the
これによれば、転写版18を用いた転写法により実装基板2を作製するプロセスにおいて、転写版18と絶縁層6とが密着するのを回避することができる。
According to this, in the process of producing the mounting
また、本実施の形態では、保護層8bの膜厚D1は、第1の凹凸構造14の最大高さと最小高さとの差分Hよりも小さい。
Further, in this embodiment, the film thickness D1 of the
これによれば、実装基板2を作製するプロセスにおいて、絶縁層6の第2の領域12に露出された保護層8bをエッチング液によりエッチングする際に、エッチング液が第1の領域10に侵入し難くなる。その結果、金属層8のアンダーカットを低減することができる。
According to this, in the process of manufacturing the mounting
また、本実施の形態では、開口部26を有する転写版18を準備する工程と、転写版18の開口部26に配線本体層8aを形成する工程と、開口部26から露出された配線本体層8aの端面を粗化する工程と、転写法を用いて、配線本体層8aの端面を絶縁層6の一方の面に転写することにより、配線本体層8aを含む金属層8を絶縁層6の上に形成する工程とを含む。
Further, in this embodiment, the steps of preparing the
これによれば、絶縁層6と金属層8との界面の表面粗さと、絶縁層6の露出された(金属層8が形成されていない)部分の表面粗さとを容易に異ならせることができる。
According to this, the surface roughness of the interface between the insulating
また、本実施の形態では、実装基板中間体28は、開口部26を有する転写版18を用いて実装基板2を形成するための実装基板中間体である。実装基板中間体28は、転写版18の開口部26に配置される配線本体層8aであって、開口部26から露出される端面に微細な第1の凹凸構造14が形成された配線本体層8aと、開口部26から露出される配線本体層8aの端面の上、及び、転写版18の開口部26の領域以外の他の領域の上に亘って配置される保護層8bとを備える。配線本体層8aの端面の上における保護層8bの膜厚D1は、転写版18の他の領域の上における保護層8bの膜厚D2よりも小さい。
Further, in this embodiment, the mounting board
これによれば、実装基板2を作製するプロセスにおいて、絶縁層6に露出された保護層8bをエッチング液によりエッチングする際に、エッチング液が金属層8と絶縁層6との界面に侵入し難くなる。その結果、金属層8のアンダーカットを低減することができる。
According to this, in the process of manufacturing the mounting
(実施の形態2)
[2-1.実装基板の構成]
図6を参照しながら、実施の形態2に係る実装基板2Aの構成について説明する。図6は、実施の形態2に係る実装基板2Aの断面図である。なお、以下の各実施の形態において、上記実施の形態1と同一の構成要素には同一の符号を付して、その説明を省略する。
(Embodiment 2)
[2-1. Configuration of mounting board]
The configuration of the mounting
図6に示すように、実施の形態2に係る実装基板2Aは、例えば配線が形成された配線層を複数層備えた半導体パッケージ基板である。実装基板2Aは、支持基材30と、粘着部材32と、絶縁層6Aと、複数の金属層8と、ビア電極34と、導電体36とを備えている。
As shown in FIG. 6, a mounting
支持基材30は、実装基板2Aのベースとなる部材である。支持基材30は、例えば絶縁樹脂等の絶縁材料で形成されており、マザーボード(図示せず)に対向するように配置される。
The
粘着部材32は、支持基材30の上に配置されている。粘着部材32は、支持基材30と絶縁層6Aとを互いに貼り合わせるための部材である。
The
絶縁層6Aは、粘着部材32を介して支持基材30の上方に配置されている。絶縁層6Aには、ビアホール38が形成されている。ビアホール38内にはビア電極34が配置されている。ビアホール38は、内側面がテーパ面となった円錐台形状である。絶縁層6Aの一方の面(支持基材30と反対側の面)は、金属層8との界面を形成する第1の領域10と、第1の領域10以外の他の領域である第2の領域12とを含んでいる。上記実施の形態1と同様に、第1の領域10の表面粗さは、第2の領域12の表面粗さよりも大きい。具体的には、第1の領域10には、微細な第1の凹凸構造14が形成されている。また、第2の領域12は平坦状に形成されており、第2の領域12には微細な凹凸構造は形成されていない。
The insulating
複数の金属層8は、絶縁層6Aの上に配置されている。具体的には、複数の金属層8は、絶縁層6Aの一方の面に接触するように配置されており、絶縁層6A及び粘着部材32を介して支持基材30の上方に配置されている。上記実施の形態1と同様に、複数の金属層8の各々は、配線本体層8aと、保護層8bとを有している。配線本体層8aの端面(絶縁層6Aの第1の領域10に対向する側の面)には、微細な第2の凹凸構造16が形成されている。第2の凹凸構造16は、絶縁層6Aの第1の凹凸構造14に対応する形状を有しており、第1の凹凸構造14と嵌合している。なお、複数の金属層8は、例えばIC(Integrated Circuit)チップと実装基板2Aとを電気的に接続するための銅ピラーバンプとして機能する。
A plurality of
ビア電極34は、少なくとも一部が絶縁層6Aのビアホール38内に配置されている。具体的には、ビア電極34は、ビアホール38内に隙間無く埋め込まれている。また、ビア電極34は、ビアホール38の内部だけではなく、絶縁層6Aの他方の面(支持基材30側の面)から突出するように配置されている。ビア電極34は、複数の金属層8のうち1つの金属層8の配線本体層8aの端面に、保護層8bを介して電気的に接続されている。
At least a portion of the via
導電体36は、金属層8とは別の配線層に形成された配線又は電極等である。導電体36は、シード層40を介して絶縁層6Aの他方の面に接触するように配置されている。なお、シード層40は、導電体36を電解めっき法により形成するための導電材料からなるシード電極である。
The
[2-2.実装基板の製造方法]
図7A~図7Cを参照しながら、実施の形態2に係る実装基板2Aの製造方法について説明する。図7A~図7Cは、実施の形態2に係る実装基板2Aの製造方法を説明するための図である。
[2-2. Manufacturing method of mounting board]
A method for manufacturing the mounting
まず、図7Aを参照しながら、1層目の配線層を形成するプロセスについて説明する。図7Aの(a)に示すように、作製版42(版部材の一例)を準備する。作製版42は、基材44と、シード層46と、絶縁層48とを有している。基材44は、例えばガラス基板又は金属基板で構成されている。シード層46は、配線本体層8aを電解めっき法により形成するための導電材料からなるシード電極であり、基材44の上に配置されている。絶縁層48は、シード層46の上に配置されている。絶縁層48は、例えば絶縁樹脂で形成されている。絶縁層48には、配線本体層8aを形成するための開口部50が複数形成されている。これらの複数の開口部50には、シード層46が露出されている。
First, the process of forming the first wiring layer will be described with reference to FIG. 7A. As shown in FIG. 7A (a), a production plate 42 (an example of a plate member) is prepared. The
次いで、図7Aの(b)に示すように、電解めっき法により、作製版42の絶縁層48の開口部50内におけるシード層46の上に、銅からなる電解Cuめっき膜を形成する。これにより、作製版42の絶縁層48の開口部50内におけるシード層46の上には、電解Cuめっき膜である配線本体層8aが形成される。
Next, as shown in FIG. 7A (b), an electrolytic Cu plating film made of copper is formed on the
次いで、上記実施の形態1と同様に、例えばエッチング液を用いたウェットエッチング等により、作製版42の絶縁層48の開口部50から露出された配線本体層8aの端面を粗化する。これにより、配線本体層8aの端面には、第2の凹凸構造16が形成される。
Next, as in the first embodiment, the end surface of the wiring
最後に、無電解めっき法により、作製版42の絶縁層48の開口部50から露出された配線本体層8aの端面の上、及び、作製版42の絶縁層48の上(すなわち、絶縁層48の開口部50の領域以外の他の領域の上)に亘って、銅からなる無電解Cuめっき膜を形成する。これにより、配線本体層8aの端面の上、及び、作製版42の絶縁層48の上に亘って、無電解Cuめっき膜である保護層8bが形成される。この時、配線本体層8aの端面における保護層8bは、第2の凹凸構造16の表面に沿って凹凸状に形成される。また、作製版42の絶縁層48における保護層8bは、絶縁層48の表面に沿って平坦状に形成される。これにより、図7Aの(b)に示すように、作製版42には、実装基板中間体28が形成される。
Finally, electroless plating is applied to the end face of the
次に、図7Bを参照しながら、2層目の配線層を形成するプロセスについて説明する。図7Bの(a)及び(b)に示すように、上記実施の形態1と同様に例えば転写法を用いることにより、配線本体層8a及び保護層8bが絶縁層6Aの一方の面に転写され、絶縁層6Aの上に配線本体層8a及び保護層8bが形成された状態となる。この時、絶縁層6Aの一部を除去することにより、絶縁層6Aにビアホール38を形成する。例えば、配線本体層8aの上方からレーザを照射することで絶縁層6Aの一部を除去し、ビアホール38を形成することができる。このように絶縁層6Aにビアホール38を形成することにより、保護層8bの一部が露出される。
Next, a process for forming the second wiring layer will be described with reference to FIG. 7B. As shown in FIGS. 7B (a) and (b), the wiring
次いで、図7Bの(c)に示すように、無電解めっき法により、絶縁層6Aの上に、銅からなる無電解Cuめっき膜を形成する。これにより、絶縁層6Aの上に、無電解Cuめっき膜であるシード層40が形成される。なお、無電解めっき法に代えて、スパッタによりシード層40を形成してもよい。
Next, as shown in FIG. 7B(c), an electroless Cu plating film made of copper is formed on the insulating
次いで、図7Bの(d)に示すように、シード層40の上に選択的にレジスト52を形成する。レジスト52には、複数の開口部54が形成されている。複数の開口部54によって、シード層40の所定の領域及び絶縁層6Aのビアホール38が露出される。すなわち、絶縁層6Aのビアホール38は、開口部54と連通している。レジスト52としては、例えばドライフィルムレジスト(DFR)を用いることができる。
Next, as shown in FIG. 7B(d), a resist 52 is selectively formed on the
次いで、電解めっき法により、レジスト52の開口部54内のシード層40の上、及び、レジスト52の開口部54内及び絶縁層6Aのビアホール38内の保護層8bの上に、銅からなる電解Cuめっき膜を形成する。これにより、レジスト52の開口部54内のシード層40の上には、電解Cuめっき膜である導電体36が形成される。また、レジスト52の開口部54内及び絶縁層6Aのビアホール38内の保護層8bの上には、電解Cuめっき膜であるビア電極34が形成される。
Next, electrolytic plating made of copper is applied on the
次いで、図7Bの(e)に示すように、レジスト52を除去する。具体的には、ドライフィルムレジストであるレジスト52をシード層40から剥離する。これにより、レジスト52で覆われていた部分のシード層40が露出する。
Next, as shown in FIG. 7B(e), the resist 52 is removed. Specifically, the resist 52, which is a dry film resist, is peeled off from the
最後に、図7Bの(f)に示すように、導電体36をマスクにして、絶縁層6Aに露出されたシード層40をエッチング液によりエッチングする。これにより、絶縁層6Aに露出されたシード層40が除去される。
Finally, as shown in FIG. 7B(f), the
次に、図7Cを参照しながら、実装基板2Aの裏面(マザーボード側の面)を処理するプロセスについて説明する。まず、図7Cの(a)に示すように、粘着部材32を介して、支持基材30と絶縁層6Aとを互いに貼り合わせる。次いで、図7Cの(b)に示すように、作製版42を絶縁層6Aから剥離する。最後に、図7Cの(c)に示すように、複数の配線本体層8aをマスクにして、絶縁層6Aに露出された保護層8bをエッチング液によりエッチングする。これにより、絶縁層6Aに露出された保護層8bが除去され、配線本体層8a及び保護層8bで構成された微細な金属層8が、絶縁層6Aの上に形成される。以上のようにして、実装基板2Aが作製される。
Next, with reference to FIG. 7C, a process for processing the back surface (motherboard side surface) of the mounting
[2-3.効果]
本実施の形態においても、上記実施の形態1と同様の効果を得ることができる。
[2-3. effect]
Also in this embodiment, the same effects as in the first embodiment can be obtained.
(実施の形態3)
[3-1.実装基板の構成]
図8を参照しながら、実施の形態3に係る実装基板2Bの構成について説明する。図8は、実施の形態3に係る実装基板2Bの断面図である。
(Embodiment 3)
[3-1. Configuration of mounting board]
The configuration of the mounting
図8に示すように、実施の形態3に係る実装基板2Bでは、絶縁層6Bの第1の領域10の表面粗さと第2の領域12の表面粗さとは、互いに異なっている。具体的には、第1の領域10の表面粗さは、第2の領域12の表面粗さよりも小さい。より具体的には、第1の領域10には、微細な第1の凹凸構造14が形成され、第2の領域12にも、微細な第1の凹凸構造56が形成されている。第1の凹凸構造14(第1の領域10)の表面粗さは、例えば二乗平均平方根粗さRqで10nm~300nm、より好ましくは20nm~100nmである。一方、第1の凹凸構造56(第2の領域12)の表面粗さは、例えば二乗平均平方根粗さRqで300nmよりも大きい。
As shown in FIG. 8, in the mounting
[3-2.実装基板の製造方法]
図9を参照しながら、実施の形態3に係る実装基板2Bの製造方法について説明する。図9は、実施の形態3に係る実装基板2Bの製造方法を説明するための図である。
[3-2. Manufacturing method of mounting board]
A method for manufacturing the mounting
まず、上記実施の形態1と同様に、図9の(a)~(f)の各工程が実行される。すなわち、図9の(a)~(f)の各工程はそれぞれ、図3の(a)~(f)の各工程と同一である。 First, as in the first embodiment, the steps (a) to (f) in FIG. 9 are executed. That is, the steps (a) to (f) in FIG. 9 are the same as the steps (a) to (f) in FIG. 3, respectively.
図9の(f)の工程の後、図9の(g)に示すように、デスミア処理により、絶縁層6Bの一方の面のうち露出された領域(第2の領域12)を粗化する。以上のようにして、実装基板2Bが作製される。
After the step of FIG. 9(f), as shown in FIG. 9(g), the exposed region (second region 12) of one surface of the insulating
[3-3.効果]
本実施の形態では、第1の領域10には微細な第1の凹凸構造14が形成され、第2の領域12には微細な第1の凹凸構造56が形成されている。第1の領域10の表面粗さは、第2の領域12の表面粗さよりも小さい。
[3-3. effect]
In this embodiment, a fine first
これによれば、上記実施の形態1と同様に、金属層8と絶縁層6Bとの密着性を向上させることができるとともに、高周波特性を高めることができる。また、第2の領域12にも第1の凹凸構造56が形成されているので、アンカー効果により、絶縁層6Bと当該絶縁層6Bの上に形成された他の層(例えば、層間絶縁層等)との密着性を高めることができる。
According to this, as in the first embodiment, it is possible to improve the adhesion between the
(変形例)
以上、本開示に係る実装基板等について、上記各実施の形態に基づいて説明したが、本開示は、上記各実施の形態に限定されるものではない。上記各実施の形態に対して当業者が思い付く各種変形を施して得られる形態や、本開示の趣旨を逸脱しない範囲で各実施の形態における構成要素及び機能を任意に組み合わせることで実現される形態も本開示に含まれる。
(Modified example)
Although the mounting board and the like according to the present disclosure have been described based on the above embodiments, the present disclosure is not limited to the above embodiments. A form obtained by making various modifications to each of the above embodiments that a person skilled in the art would think of, and a form realized by arbitrarily combining the constituent elements and functions of each embodiment without departing from the spirit of the present disclosure. are also included in this disclosure.
本開示に係る実装基板は、例えば半導体パッケージ基板等として適用可能である。 The mounting board according to the present disclosure can be applied, for example, as a semiconductor package board.
2,2A,2B,100 実装基板
4 基板
6,6A,6B,24,48,102 絶縁層
8 金属層
8a 配線本体層
8b 保護層
10 第1の領域
12 第2の領域
14,56 第1の凹凸構造
16 第2の凹凸構造
18 転写版
20,44 基材
22,46,104 シード層
26,50,54,106 開口部
28 実装基板中間体
30 支持基材
32 粘着部材
34 ビア電極
36 導電体
38 ビアホール
40 シード層
42 作製版
52,108 レジスト
110 配線層パターン
112 配線層
2, 2A, 2B, 100 Mounting
Claims (8)
前記絶縁層の一方の面に接触するように配置された金属層と、を備え、
前記絶縁層の前記一方の面は、
前記金属層との界面を形成する第1の領域と、
前記第1の領域以外の第2の領域と、を含み、
前記第1の領域の表面粗さと前記第2の領域の表面粗さとは、互いに異なる
実装基板。 an insulating layer;
a metal layer disposed so as to be in contact with one surface of the insulating layer,
The one surface of the insulating layer is
a first region forming an interface with the metal layer;
a second area other than the first area,
The surface roughness of the first region and the surface roughness of the second region are different from each other. Mounting board.
請求項1に記載の実装基板。 The mounting board according to claim 1, wherein surface roughness of the first region is greater than surface roughness of the second region.
前記第2の領域は、平坦状に形成されている
請求項2に記載の実装基板。 A fine first uneven structure is formed in the first region,
The mounting board according to claim 2, wherein the second region is formed in a flat shape.
前記第1の領域の表面粗さは、前記第2の領域の表面粗さよりも小さい
請求項1に記載の実装基板。 A fine first uneven structure is formed in each of the first region and the second region,
The mounting board according to claim 1, wherein surface roughness of the first region is smaller than surface roughness of the second region.
前記第1の凹凸構造に対応する形状を有する微細な第2の凹凸構造であって、前記第1の凹凸構造と嵌合する第2の凹凸構造が形成された第1の金属層と、
前記第1の凹凸構造と前記第2の凹凸構造との間に介在された第2の金属層と、を含む
請求項3又は4に記載の実装基板。 The metal layer is
a first metal layer formed with a second fine uneven structure having a shape corresponding to the first uneven structure, the second uneven structure fitting with the first uneven structure;
The mounting board according to claim 3 or 4, further comprising: a second metal layer interposed between the first uneven structure and the second uneven structure.
請求項5に記載の実装基板。 The mounting board according to claim 5, wherein the second metal layer has a thickness smaller than a difference between a maximum height and a minimum height of the first uneven structure.
前記転写版の前記開口部に金属本体層を形成する工程と、
前記開口部から露出された前記金属本体層の端面を粗化する工程と、
転写法を用いて、前記金属本体層の前記端面を絶縁層の一方の面に転写することにより、前記金属本体層を含む金属層を前記絶縁層の上に形成する工程と、を含む
実装基板の製造方法。 preparing a transfer plate having an opening;
forming a metal body layer in the opening of the transfer plate;
Roughening the end surface of the metal body layer exposed from the opening;
A step of forming a metal layer including the metal body layer on the insulating layer by transferring the end surface of the metal body layer to one surface of the insulating layer using a transfer method. manufacturing method.
前記版部材の前記開口部に配置される第1の金属層であって、前記開口部から露出される端面に微細な凹凸構造が形成された第1の金属層と、
前記開口部から露出される前記第1の金属層の前記端面の上、及び、前記版部材の前記開口部の領域以外の他の領域の上に亘って配置される第2の金属層と、を備え、
前記第1の金属層の前記端面の上における前記第2の金属層の膜厚は、前記版部材の前記他の領域の上における前記第2の金属層の膜厚よりも小さい
実装基板中間体。 A mounting board intermediate for forming a mounting board using a plate member having an opening,
a first metal layer disposed in the opening of the plate member, the first metal layer having a fine uneven structure formed on an end surface exposed from the opening;
a second metal layer disposed over the end surface of the first metal layer exposed from the opening and over an area other than the area of the opening of the plate member; Equipped with
The thickness of the second metal layer on the end surface of the first metal layer is smaller than the thickness of the second metal layer on the other region of the plate member. Mounting board intermediate .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022083429A JP2023171155A (en) | 2022-05-20 | 2022-05-20 | Mounting board, manufacturing method of mounting board, and mounting board intermediate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022083429A JP2023171155A (en) | 2022-05-20 | 2022-05-20 | Mounting board, manufacturing method of mounting board, and mounting board intermediate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023171155A true JP2023171155A (en) | 2023-12-01 |
Family
ID=88927901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022083429A Pending JP2023171155A (en) | 2022-05-20 | 2022-05-20 | Mounting board, manufacturing method of mounting board, and mounting board intermediate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023171155A (en) |
-
2022
- 2022-05-20 JP JP2022083429A patent/JP2023171155A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI462237B (en) | Wiring board manufacturing method, semiconductor device manufacturing method and wiring board | |
KR100271838B1 (en) | Planar redistribution structure and printed wiring device | |
US6190493B1 (en) | Thin-film multilayer wiring board and production thereof | |
KR100688864B1 (en) | Printed circuit board, flip chip ball grid array board and method for manufacturing the same | |
JP2009123863A (en) | Method of forming bump structure and the bump structure | |
KR101382811B1 (en) | The printed circuit board and the method for manufacturing the same | |
JP2019192730A (en) | Wiring board and manufacturing method thereof | |
JP2023171155A (en) | Mounting board, manufacturing method of mounting board, and mounting board intermediate | |
JP7464352B2 (en) | Wiring board and manufacturing method thereof | |
TWI268130B (en) | Method for fabricating a multi-layer packaging substrate | |
JP4445778B2 (en) | Wiring board manufacturing method | |
JP2002527906A (en) | Electronic module, especially multi-chip module having multilayer metal wiring layer and method of manufacturing the same | |
WO2023223641A1 (en) | Mounting substrate and mounting substrate manufacturing method | |
JP2017011251A (en) | Wiring board and manufacturing method for the same | |
US20160381793A1 (en) | Wiring board and method for manufacturing the same | |
JP4742409B2 (en) | Method for manufacturing printed wiring board | |
JP3948105B2 (en) | Method for manufacturing multilayer printed circuit board | |
TWI691244B (en) | Circuit board | |
TWI691245B (en) | Manufacturing method of circuit board | |
US20230397342A1 (en) | Wiring board, semiconductor device, and wiring board manufacturing method | |
US20230135774A1 (en) | Interconnect substrate, method of manufacturing the same, and semiconductor apparatus | |
JP7129476B2 (en) | Laminate and its manufacturing method | |
JP2010199530A (en) | Printed circuit board, and manufacturing method thereof | |
KR20080100111A (en) | Method of manufacturing high-density package substrate | |
TWI626871B (en) | Circuit board manufacturing method |