JPS63163888A - メモリの読み書き制御回路 - Google Patents
メモリの読み書き制御回路Info
- Publication number
- JPS63163888A JPS63163888A JP61314267A JP31426786A JPS63163888A JP S63163888 A JPS63163888 A JP S63163888A JP 61314267 A JP61314267 A JP 61314267A JP 31426786 A JP31426786 A JP 31426786A JP S63163888 A JPS63163888 A JP S63163888A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- image
- bitmap
- inverting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims description 64
- 230000000903 blocking effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 3
- 102100029075 Exonuclease 1 Human genes 0.000 description 2
- 101100333986 Homo sapiens EXO1 gene Proteins 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005119 centrifugation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
- G06K15/12—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers
- G06K15/128—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers generating or processing printable items, e.g. characters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はメモリの読み書き制御回路に関し、特にビット
マツプ方式の画像メモリへのアクセスを容易にしたもの
である。
マツプ方式の画像メモリへのアクセスを容易にしたもの
である。
（従来の技術）
レーザー光学系と電子写真系とを用いたレーザープリン
タなどにおいては、ビットマツプ方式の文字画像発生回
路が用いられる。ビットマツプ方式では、通常／ページ
分の画像データに対応する容量をもつ画像メモリが備え
られる。ホス１−コンピユータ等から送られる画像デー
タは、一旦この画像メモリに描画される。画像データが
文字コードである場合は、フォントメモリを参照して描
画される。ビットマツプ方式では、高価な大容量の画像
メモリが必要であるけれども、印字位置、印字方向など
のきめ細かな制御が可能であり、文字以外の任怠の画像
情報を描画できる。
タなどにおいては、ビットマツプ方式の文字画像発生回
路が用いられる。ビットマツプ方式では、通常／ページ
分の画像データに対応する容量をもつ画像メモリが備え
られる。ホス１−コンピユータ等から送られる画像デー
タは、一旦この画像メモリに描画される。画像データが
文字コードである場合は、フォントメモリを参照して描
画される。ビットマツプ方式では、高価な大容量の画像
メモリが必要であるけれども、印字位置、印字方向など
のきめ細かな制御が可能であり、文字以外の任怠の画像
情報を描画できる。
このようなビットマツプ方式の画像メモリに’＜１して
は、次のような種々のモードによるアクセスが行われる
。すなわち、既に画像メモリにｉ１■画されている画（
象へ新しいデータによる画像を重ねて書き込む画像の徂
ね害き、既に画像メモリに描画されている画像を消去し
°ζ新しいデータによる画像を害き込む画像の置換、こ
れらそれぞれについて新しいデータを反転して行う反転
重ね書きおよび反転置換、画像メモリに描画されている
画像を読み出してその直後に消去する画像の消去読み出
し、消去をともなわない画像の読み出し、既に画像メモ
リに描画されている画像を反転させる画像の反転、また
これらの組合せなどがあり、これらは画像メモリの全部
または一部の領域に対して行われる。例えば、画像メモ
リの内容をページプリントするようにしたプリンタにお
いて、マルチプリントのＫｋ ｌ＆の７枚をプリントす
る際に次のページのＷ２に備えるため画像の消去読み出
しが行われ、マルチプリントの最後の７枚以外は通常の
画像の読出しが行われ、また、画像メモリに描画された
文意の中で強調したい（（６分について画像の反転が行
われる。
は、次のような種々のモードによるアクセスが行われる
。すなわち、既に画像メモリにｉ１■画されている画（
象へ新しいデータによる画像を重ねて書き込む画像の徂
ね害き、既に画像メモリに描画されている画像を消去し
°ζ新しいデータによる画像を害き込む画像の置換、こ
れらそれぞれについて新しいデータを反転して行う反転
重ね書きおよび反転置換、画像メモリに描画されている
画像を読み出してその直後に消去する画像の消去読み出
し、消去をともなわない画像の読み出し、既に画像メモ
リに描画されている画像を反転させる画像の反転、また
これらの組合せなどがあり、これらは画像メモリの全部
または一部の領域に対して行われる。例えば、画像メモ
リの内容をページプリントするようにしたプリンタにお
いて、マルチプリントのＫｋ ｌ＆の７枚をプリントす
る際に次のページのＷ２に備えるため画像の消去読み出
しが行われ、マルチプリントの最後の７枚以外は通常の
画像の読出しが行われ、また、画像メモリに描画された
文意の中で強調したい（（６分について画像の反転が行
われる。
従来においては、上述のような各種のモードによる画像
メモリへのアクセスをＣＰＵ （中央処理装置）が行っ
ていたため、非常に複雑な処理と時間とをぷ・要として
いた。すなわち、画像メモリの内容を読み出し、新たに
書き込むデータとの間で演算を行い、その後再び害き込
むといった動作をＣＰＬＩによりソフト的に行っていた
ので、それぞれの動作に相当な時間を要し全体の処理速
度が遅くなっていた。画像メーｅりはまずまず大容量化
されるＭ向にあるため、これにアクセスするのに要する
時間の大小は、システム全体の処理能力に及ぼす影響が
甚大である。
メモリへのアクセスをＣＰＵ （中央処理装置）が行っ
ていたため、非常に複雑な処理と時間とをぷ・要として
いた。すなわち、画像メモリの内容を読み出し、新たに
書き込むデータとの間で演算を行い、その後再び害き込
むといった動作をＣＰＬＩによりソフト的に行っていた
ので、それぞれの動作に相当な時間を要し全体の処理速
度が遅くなっていた。画像メーｅりはまずまず大容量化
されるＭ向にあるため、これにアクセスするのに要する
時間の大小は、システム全体の処理能力に及ぼす影響が
甚大である。
（問題点を解決するための手段）
本発明は、上述の問題に鑑み、文字画像発生回路などに
おけろメモリへの種々のモードによるアクセスを容易に
するとともに、その処理速度を早くすることを目的とす
るもので、そのための技術的手段は、メモリ托に新たに
害き込むデータＮを反転させるための第１反転手段１と
、メモリ１６から８充み出したデータを通ｊ品または遮
断するゲート手段３と、該ゲート手陵３からのデータを
反転させるための第２反転手段４と、第１反転手段１お
よび第２反転手段４からのデータの論理和または一理桔
を求めるための合成手段５と、合成手段５からのデータ
を反転させるための第３反転手段６とを有してなる。
おけろメモリへの種々のモードによるアクセスを容易に
するとともに、その処理速度を早くすることを目的とす
るもので、そのための技術的手段は、メモリ托に新たに
害き込むデータＮを反転させるための第１反転手段１と
、メモリ１６から８充み出したデータを通ｊ品または遮
断するゲート手段３と、該ゲート手陵３からのデータを
反転させるための第２反転手段４と、第１反転手段１お
よび第２反転手段４からのデータの論理和または一理桔
を求めるための合成手段５と、合成手段５からのデータ
を反転させるための第３反転手段６とを有してなる。
（実施例）
以下、本発明の実施例を図面に基づい°ζ説明する。
第２図は文字画像発生回路の一例を示すブロック図であ
る。
る。
ポストコンビエータ１２から受信される文字コードｆ１
１ ＜’ｔＪは、ホストインクフェース１３内のハソフ
ァに格納される。文字画像発生回路１１を制御するＣＰ
Ｕ１４は、ホストインクフェース１３からデータを読み
出し、フォントメモリ１７を参照してビットイメージに
変換し、ビットマツプメモリ托に描画する。このとき、
ＣＰＵ１４がビットマツプメモリ１６に１・き込むため
のアドレスや参ｐ４ずべきフォントメモリ１７のアドレ
スをビットマツプコントローラ１５に指示すると、その
後は、ビットマツプコントローラ１５内のハードウェア
が描画を行うようになっている。プリントの際は、ＣＰ
Ｕ１４の指示によりビットマツプコントローラ１５が
ビットマツプメモリ１６からデータを読み出し、そのデ
ータをプリンタインタフェース１８を介してプリンタ１
９に送る。
１ ＜’ｔＪは、ホストインクフェース１３内のハソフ
ァに格納される。文字画像発生回路１１を制御するＣＰ
Ｕ１４は、ホストインクフェース１３からデータを読み
出し、フォントメモリ１７を参照してビットイメージに
変換し、ビットマツプメモリ托に描画する。このとき、
ＣＰＵ１４がビットマツプメモリ１６に１・き込むため
のアドレスや参ｐ４ずべきフォントメモリ１７のアドレ
スをビットマツプコントローラ１５に指示すると、その
後は、ビットマツプコントローラ１５内のハードウェア
が描画を行うようになっている。プリントの際は、ＣＰ
Ｕ１４の指示によりビットマツプコントローラ１５が
ビットマツプメモリ１６からデータを読み出し、そのデ
ータをプリンタインタフェース１８を介してプリンタ１
９に送る。
第３図はビットマツプコントローラ１５の構成の一例を
示すブロック図である。
示すブロック図である。
ビットマツプコントローラ１５は、１６ドソト虫位のア
ドレス指定を行うためのビットマツプアドレス発生回路
２２、フォントメモリ七から読み出したビットイメージ
の拡大、回転、１ドツト単位の位置指定を行うためのピ
ントマツプ書き込み制御部２３、と７トマツプメモリ１
６から読み出したデータをプリンタ１９に転送するため
のビノトマンブ読み出しｉｌｉ！Ｉ御部２５、フォント
メモリ１７のアドレス信号を発生させまたはフォントデ
ータをピントマツプ書き込み制御部２３に転送するフォ
ントインタフェース２６、ホストコンピュータ１２から
送られてくる文字コードでない画像データをビットマツ
プメモリ托に書き込むグラフインクコントロール部２１
、ビットマツプコントローラ１５の動作の哉準となるタ
イミング信号を発生させるタイミング発生回路２７、お
よび後で詳細に説明するビットマツプメモリインタフェ
ース部２４とを有している。
ドレス指定を行うためのビットマツプアドレス発生回路
２２、フォントメモリ七から読み出したビットイメージ
の拡大、回転、１ドツト単位の位置指定を行うためのピ
ントマツプ書き込み制御部２３、と７トマツプメモリ１
６から読み出したデータをプリンタ１９に転送するため
のビノトマンブ読み出しｉｌｉ！Ｉ御部２５、フォント
メモリ１７のアドレス信号を発生させまたはフォントデ
ータをピントマツプ書き込み制御部２３に転送するフォ
ントインタフェース２６、ホストコンピュータ１２から
送られてくる文字コードでない画像データをビットマツ
プメモリ托に書き込むグラフインクコントロール部２１
、ビットマツプコントローラ１５の動作の哉準となるタ
イミング信号を発生させるタイミング発生回路２７、お
よび後で詳細に説明するビットマツプメモリインタフェ
ース部２４とを有している。
第４図はピントマツプ書き込み制御部２３の一例を示す
ブロック図である。ここでは、フォントメモ１月７から
８ビット単位で読み出したフォントデータを、ラッチ部
３２．３３でラッチし、変換部３４で１６ビツトに変換
し、ビットマツプメモリインタフェース部２４へ送る。
ブロック図である。ここでは、フォントメモ１月７から
８ビット単位で読み出したフォントデータを、ラッチ部
３２．３３でラッチし、変換部３４で１６ビツトに変換
し、ビットマツプメモリインタフェース部２４へ送る。
バレルシフタ一部３５は、フォントデータを主走査方向
にシフトし、ｌドツト屯位での書き込み位置の制御を行
う。また、ビ・７トマノプメモＩ月６の構成の一例が第
５図に示されている。
にシフトし、ｌドツト屯位での書き込み位置の制御を行
う。また、ビ・７トマノプメモＩ月６の構成の一例が第
５図に示されている。
さて、第１図はビットマツプメモリインタフェース部２
４の構成の一例を示す回路図である。この図にはｌピッ
（・分のみが示されているが、実際には８ビツトまたは
１６ビノト構成として用いられる。
４の構成の一例を示す回路図である。この図にはｌピッ
（・分のみが示されているが、実際には８ビツトまたは
１６ビノト構成として用いられる。
同図において、ビットマツプメモリインタフェース部２
４は、新たに書き込むデータを反転させるためのＥＸＯ
Ｒｌ、ビットマツプメモリ１６から読み出したデータを
ランチするためのランチ部２、ラッチ部２でランチされ
たデータを反転させるためのＥＸＯＩ’ｉ１４、ラッチ
部２からＦ、 Ｘ ＯＲ４へのデータをｉｆｆ過または
遮断するためのＡＮＤ３、ＥＸＯＩ’；！ １およびＥ
Ｘ ＯＲ４からのデータの論理和を求めるためのＯＲ
５、および、ＯＲ５から出力されるデータを反転させる
ためのＥＸＯＲ６によっ一’Ｃ構成されティる。ｒ’：
Ｘ０Ｒ１、ＥＸ ＯＲ４、ＥＸＯＲ６は、それぞれ制御
信号ａ、ｂ、ｃがアクティブのときに入力データを反転
させ、ＡＮＤ３は、制御信号ｄがアクティブのときにラ
ッチ部２からのデータを通過さゼるのである。
４は、新たに書き込むデータを反転させるためのＥＸＯ
Ｒｌ、ビットマツプメモリ１６から読み出したデータを
ランチするためのランチ部２、ラッチ部２でランチされ
たデータを反転させるためのＥＸＯＩ’ｉ１４、ラッチ
部２からＦ、 Ｘ ＯＲ４へのデータをｉｆｆ過または
遮断するためのＡＮＤ３、ＥＸＯＩ’；！ １およびＥ
Ｘ ＯＲ４からのデータの論理和を求めるためのＯＲ
５、および、ＯＲ５から出力されるデータを反転させる
ためのＥＸＯＲ６によっ一’Ｃ構成されティる。ｒ’：
Ｘ０Ｒ１、ＥＸ ＯＲ４、ＥＸＯＲ６は、それぞれ制御
信号ａ、ｂ、ｃがアクティブのときに入力データを反転
させ、ＡＮＤ３は、制御信号ｄがアクティブのときにラ
ッチ部２からのデータを通過さゼるのである。
以上の例では、ビットマツプメモリ托として、入出力端
子ＤＩＮ、ＤＯＵＴが別に設けられているものを示した
。従って、ランチ部２は特に必要でない。ビットマツプ
メモリとして、入出力端子が共通であるものにおいては
、制御信号に応して端子の入出力が切換えられるので、
ラッチ２を設け、その入力端子とＥＸＯＲ６の出力端子
とをそれぞれメモリの共通端子に接続すればよい。
子ＤＩＮ、ＤＯＵＴが別に設けられているものを示した
。従って、ランチ部２は特に必要でない。ビットマツプ
メモリとして、入出力端子が共通であるものにおいては
、制御信号に応して端子の入出力が切換えられるので、
ラッチ２を設け、その入力端子とＥＸＯＲ６の出力端子
とをそれぞれメモリの共通端子に接続すればよい。
次に、ビットマツプメモリインタフェース部２４の動作
について説明する。
について説明する。
ビットマツプメモリ１６に既に描画されている画像へ新
しいデータによる画像を重ね書きするとき（第７図ａ）
には、制御信号ａ、ｂ、ｃを“Ｏ゛とし、制御信号ｄを
“１”とする。ビットマツプメモリ１６のＤＯＵＴから
読み出されたデータはラッチ部２にラッチされ、そのデ
ータは状態を保持したままでＡＮＤ３を経てＦ、 Ｘ
ＯＲ４に入力される。ＥＸＯＲ４では、制御信号すが“
０”であるから、入力データは反転されずにそのまま出
力し、反転されずにそのままの状態でＥＸＯＲＩを通過
した新しいデータと共にＯＲ５に入力される。ＯＲ５に
よって論理和が求められたデータはＥＸＯＲ６をそのま
まの状態で通過し、ビットマツプメモ１月６のＤＩＮか
ら人力されて上述のデータを読み出したアドレスと同し
アドレスに書き込まれる。
しいデータによる画像を重ね書きするとき（第７図ａ）
には、制御信号ａ、ｂ、ｃを“Ｏ゛とし、制御信号ｄを
“１”とする。ビットマツプメモリ１６のＤＯＵＴから
読み出されたデータはラッチ部２にラッチされ、そのデ
ータは状態を保持したままでＡＮＤ３を経てＦ、 Ｘ
ＯＲ４に入力される。ＥＸＯＲ４では、制御信号すが“
０”であるから、入力データは反転されずにそのまま出
力し、反転されずにそのままの状態でＥＸＯＲＩを通過
した新しいデータと共にＯＲ５に入力される。ＯＲ５に
よって論理和が求められたデータはＥＸＯＲ６をそのま
まの状態で通過し、ビットマツプメモ１月６のＤＩＮか
ら人力されて上述のデータを読み出したアドレスと同し
アドレスに書き込まれる。
これによって、ビットマツプメモリ６内のデータと新し
いデータとの論理和とされたデータが、再びビットマツ
プメモリ６に書き込まれることとなり、画像の重ね書き
が実現される。
いデータとの論理和とされたデータが、再びビットマツ
プメモリ６に書き込まれることとなり、画像の重ね書き
が実現される。
上述と同様にして、画像の置換を行うときく第７図ｂ）
は制御信号ａ、 ｂ、 ｃ、 ｄを１０”とし、
画像の反転重ね書きを行うとき（第７図Ｃ）は制御信号
ａ、ｄを“１”とし制御信号す、ｃを“０”とする。ま
た、既にビットマツプメモリ６に描画され°Ｃいる画像
を消去して新しいデータによる画像を反転して害き込む
画像の反転置換を行うときは、制御信号ａを“１”とし
制御信号す、ｃ、ｄを“Ｏ”とする。画像の消去読み出
しを行うときは、制御信号ａ、ｂ、ｃ、ｄを“０”とし
、新しいデータを入力しない状態でビットマツプメモリ
６の読み書きを行う。画（象の消去をともなわない読み
出しを行うときは、制御信’；２１ａ、ｂ、ｃを“０”
とし制御信号ｄを“１”として、新しいデータを入力し
ない状態でビットマツプメモリ６の読み書きを行う。ビ
ットマツプメモリ６に既に描画されζいる画像を反転さ
せる画像の反転を行うときは、制御信号すまたは制御信
号Ｃのいずれかを“１“とし他の制御（３号を“０”と
する。
は制御信号ａ、 ｂ、 ｃ、 ｄを１０”とし、
画像の反転重ね書きを行うとき（第７図Ｃ）は制御信号
ａ、ｄを“１”とし制御信号す、ｃを“０”とする。ま
た、既にビットマツプメモリ６に描画され°Ｃいる画像
を消去して新しいデータによる画像を反転して害き込む
画像の反転置換を行うときは、制御信号ａを“１”とし
制御信号す、ｃ、ｄを“Ｏ”とする。画像の消去読み出
しを行うときは、制御信号ａ、ｂ、ｃ、ｄを“０”とし
、新しいデータを入力しない状態でビットマツプメモリ
６の読み書きを行う。画（象の消去をともなわない読み
出しを行うときは、制御信’；２１ａ、ｂ、ｃを“０”
とし制御信号ｄを“１”として、新しいデータを入力し
ない状態でビットマツプメモリ６の読み書きを行う。ビ
ットマツプメモリ６に既に描画されζいる画像を反転さ
せる画像の反転を行うときは、制御信号すまたは制御信
号Ｃのいずれかを“１“とし他の制御（３号を“０”と
する。
第６図は、制御信号ａ、ｂ、ｃを“０”とし制御信号ｄ
を“１”として、ビットマツプメモリ１６に既に描画さ
れた画像のデータ０に新しいデータＮを、ビットマツプ
メモリ６に市ね害きにより害き込むときのタイミングチ
ャートである。他のモ−ドによるアクセスの場合におい
ては、ビットマツプメモリ６に害き込まれるデータは相
違するが、基本的なタイミングは第６図と同様である。
を“１”として、ビットマツプメモリ１６に既に描画さ
れた画像のデータ０に新しいデータＮを、ビットマツプ
メモリ６に市ね害きにより害き込むときのタイミングチ
ャートである。他のモ−ドによるアクセスの場合におい
ては、ビットマツプメモリ６に害き込まれるデータは相
違するが、基本的なタイミングは第６図と同様である。
上述のように、制御信号ａ、ｂ、ｃ、ｄの状態をＯ”ま
たは“１”にセットし、新しいデータを出力しまたは出
力せずに、ビットマツプメモリ６の読み書きを行うこと
により、種々のモードによるビットマツプメモリ６への
アクセスを容易に行うことができ、しかも、各種のモー
ドによるアクセスが一回の読み書きにより行えるから、
処理速度が早い。各種のモードの設定が制御信号ａ。
たは“１”にセットし、新しいデータを出力しまたは出
力せずに、ビットマツプメモリ６の読み書きを行うこと
により、種々のモードによるビットマツプメモリ６への
アクセスを容易に行うことができ、しかも、各種のモー
ドによるアクセスが一回の読み書きにより行えるから、
処理速度が早い。各種のモードの設定が制御信号ａ。
ｂ、ｃ、ｄの状態をセントすることにより行われ、各モ
ードでのデータ間の演算がハードウェアにより行われる
から、処理速度が早いとともに、ＣＰＵ１４の負担が軽
減される。
ードでのデータ間の演算がハードウェアにより行われる
から、処理速度が早いとともに、ＣＰＵ１４の負担が軽
減される。
上述の各種モードの応用として、あみかけ印字のための
画像を形成することができる。あみかけ印字は、第８図
ａに示すように、あみかけパターンと文字パターンとを
重ねたものであるが、これをこのまま印字すると非常に
見にくいので、文字パターンの周辺部分を白くする必要
がある。そのためには、まず、第１図に示したビットマ
ツプメモリインタフェース部２４の制御信号ａを“Ｏ”
とし制御信号す、ｃ、ｄを“１゛として、第８図すに示
すように、文字パターンの“Ａ”を実際に印字する位置
よりも左上方に数ドツト分ずらせて苦き込む。次に、第
８図Ｃに示すように、第８図すの場合と同し条件で右下
方に数ドツト分ずらせて害き込む。その後、第８図ｄに
示すように、制１３１１信号ａ、ｂ、ｃを“０”とし制
御信号ｄを°ｌ”として、文字パターン”Ａ”を正規の
位置に市ね害きをすることにより、文字パターン“Ａ″
の周辺部分が白く抜き取られた状態のあみかけ印字のた
めの画像が形成される。この場合において、印字すべき
文字パターン“Ａ”と同じ大きさで且つ太い字体の文字
パターン“Ａ”を用いることが可能であれば、上述の第
８図すおよびＣに示ず処理は一回で行うことが可能であ
る。なお、あみかけ印字に関する上述の例は、ビットマ
ツプメモリ６上に既にあみかけパターンが形成されてい
るものとして説明したが、ビットマツプ６上にあみかけ
パターンを形成するには、あみかけパターンをフォノ）
・とじて内蔵したフォントメモリなどを用い°ζ容易に
形成することが可能である。
画像を形成することができる。あみかけ印字は、第８図
ａに示すように、あみかけパターンと文字パターンとを
重ねたものであるが、これをこのまま印字すると非常に
見にくいので、文字パターンの周辺部分を白くする必要
がある。そのためには、まず、第１図に示したビットマ
ツプメモリインタフェース部２４の制御信号ａを“Ｏ”
とし制御信号す、ｃ、ｄを“１゛として、第８図すに示
すように、文字パターンの“Ａ”を実際に印字する位置
よりも左上方に数ドツト分ずらせて苦き込む。次に、第
８図Ｃに示すように、第８図すの場合と同し条件で右下
方に数ドツト分ずらせて害き込む。その後、第８図ｄに
示すように、制１３１１信号ａ、ｂ、ｃを“０”とし制
御信号ｄを°ｌ”として、文字パターン”Ａ”を正規の
位置に市ね害きをすることにより、文字パターン“Ａ″
の周辺部分が白く抜き取られた状態のあみかけ印字のた
めの画像が形成される。この場合において、印字すべき
文字パターン“Ａ”と同じ大きさで且つ太い字体の文字
パターン“Ａ”を用いることが可能であれば、上述の第
８図すおよびＣに示ず処理は一回で行うことが可能であ
る。なお、あみかけ印字に関する上述の例は、ビットマ
ツプメモリ６上に既にあみかけパターンが形成されてい
るものとして説明したが、ビットマツプ６上にあみかけ
パターンを形成するには、あみかけパターンをフォノ）
・とじて内蔵したフォントメモリなどを用い°ζ容易に
形成することが可能である。
上述の実施例においては、データを反転させるための手
段としてＥＸＯＲＬ ４．６を用いたが、これ以外のゲ
ート素子を組合せてもよい。ＯＲ５によって、ＥＸＯＲ
］及びＥＸＯＲ４からの出力データの論理和を求めてい
るが、ＯＲ５以外の素子、例えばＮＯＲ素子やＮＡＮＤ
ＡＮＤ素子て演算してもよく、また、ＡＮＤ素子を用い
て論理和を求め、データを合成して種々の画像を形成す
ることが可能である。制御信号ａ、ｂ、ｃ、ｄのセント
状懸を種々変更することにより、上述した以外のモード
によるビットマツプメモリ６のアクセスを行うことがで
きる。さらに、第１図に示した回路は、使用する素子の
種類や付加的な機能などに応じて種々変更することが可
能である。
段としてＥＸＯＲＬ ４．６を用いたが、これ以外のゲ
ート素子を組合せてもよい。ＯＲ５によって、ＥＸＯＲ
］及びＥＸＯＲ４からの出力データの論理和を求めてい
るが、ＯＲ５以外の素子、例えばＮＯＲ素子やＮＡＮＤ
ＡＮＤ素子て演算してもよく、また、ＡＮＤ素子を用い
て論理和を求め、データを合成して種々の画像を形成す
ることが可能である。制御信号ａ、ｂ、ｃ、ｄのセント
状懸を種々変更することにより、上述した以外のモード
によるビットマツプメモリ６のアクセスを行うことがで
きる。さらに、第１図に示した回路は、使用する素子の
種類や付加的な機能などに応じて種々変更することが可
能である。
（発明の効果）
本発明によると、文字画像発生回路などにおけるメモリ
への種々のモードによるアクセスを容易に行・うことが
できるとともに、その処理速度を向上させることができ
る。
への種々のモードによるアクセスを容易に行・うことが
できるとともに、その処理速度を向上させることができ
る。
図面は本発明の実施例であって、第１図はピッド７フプ
メそりインタフェース部の回路図、第２図は文字画像発
生ｌ路のブロック図、第３図はビットマツプコントロー
ラのブロック図、第４図はビットマツプ書き込み；ｈす
師部のブロック図、第５図はビットマツプメモリの構成
を示す図、第６図はビットマツプメモリの読み書きを行
うときのタイミングチャート、第７図ａ、ｂ、ｃは種々
のモードにおけるビットマツプメモリの画像の状態を示
す図、第８図ａ、 ｂ、 ｃ、 ｄはあみかり印
字のための画像を形成する際の状態を説明するための図
である。 ｌ・・・［’：Ｘ０Ｒ（第１反転手段）、２・・ラッチ
部、３・・・ＡＮＤ （ゲート手段）、４・・・Ｆ、Ｘ
０Ｒ（第２反転手段）、５・・・ＯＲ（合成手段）、６
・・・ＥＸＯＲ（第３反転手段）、１６・・・ビットマ
ツプメモリ （メモリ）、２４・・・ビソトマ、ツブメ
モリインタフェース部（読み書き制御回路）。 出願人 ミノルタカメラ株式会社 「 ７−ビａ 業 ７ 区す 毘 ７ ΣＣ 薪 ８ テａ 第 ８ ＩＺｂ 窮 ８ 面Ｃ 第 ８ 図ｄ
メそりインタフェース部の回路図、第２図は文字画像発
生ｌ路のブロック図、第３図はビットマツプコントロー
ラのブロック図、第４図はビットマツプ書き込み；ｈす
師部のブロック図、第５図はビットマツプメモリの構成
を示す図、第６図はビットマツプメモリの読み書きを行
うときのタイミングチャート、第７図ａ、ｂ、ｃは種々
のモードにおけるビットマツプメモリの画像の状態を示
す図、第８図ａ、 ｂ、 ｃ、 ｄはあみかり印
字のための画像を形成する際の状態を説明するための図
である。 ｌ・・・［’：Ｘ０Ｒ（第１反転手段）、２・・ラッチ
部、３・・・ＡＮＤ （ゲート手段）、４・・・Ｆ、Ｘ
０Ｒ（第２反転手段）、５・・・ＯＲ（合成手段）、６
・・・ＥＸＯＲ（第３反転手段）、１６・・・ビットマ
ツプメモリ （メモリ）、２４・・・ビソトマ、ツブメ
モリインタフェース部（読み書き制御回路）。 出願人 ミノルタカメラ株式会社 「 ７−ビａ 業 ７ 区す 毘 ７ ΣＣ 薪 ８ テａ 第 ８ ＩＺｂ 窮 ８ 面Ｃ 第 ８ 図ｄ
Claims (1)
- メモリに新たに書き込むデータを反転させるための第１
反転手段と、メモリから読み出したデータを通過または
遮断するゲート手段と、該ゲート手段からのデータを反
転させるための第２反転手段と、第１反転手段および第
２反転手段からのデータの論理和または論理積を求める
ための合成手段と、合成手段からのデータを反転させる
ための第３反転手段とを有してなるメモリの読み書き制
御回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61314267A JPS63163888A (ja) | 1986-12-26 | 1986-12-26 | メモリの読み書き制御回路 |
| DE19873743923 DE3743923A1 (de) | 1986-12-26 | 1987-12-23 | Bildspeicher-steuerschaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61314267A JPS63163888A (ja) | 1986-12-26 | 1986-12-26 | メモリの読み書き制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63163888A true JPS63163888A (ja) | 1988-07-07 |
Family
ID=18051297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61314267A Pending JPS63163888A (ja) | 1986-12-26 | 1986-12-26 | メモリの読み書き制御回路 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS63163888A (ja) |
| DE (1) | DE3743923A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5029109A (en) * | 1989-02-23 | 1991-07-02 | Minolta Camera Kabushiki Kaisha | Image forming device with a small sized memory device employing a bit map assignment system |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4665551A (en) * | 1983-12-08 | 1987-05-12 | Machine Vision International Corporation | Apparatus and method for implementing transformations in digital image processing |
| EP0189524B1 (en) * | 1984-05-20 | 1994-07-13 | Hitachi, Ltd. | Memory unit having arithmetic and logic functions, in particular for graphic processing |
-
1986
- 1986-12-26 JP JP61314267A patent/JPS63163888A/ja active Pending
-
1987
- 1987-12-23 DE DE19873743923 patent/DE3743923A1/de not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| DE3743923A1 (de) | 1988-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0827604B2 (ja) | 画像表示システム | |
| JPH0773920B2 (ja) | ｎ×ｎビットドットマトリックス９０゜回転回路 | |
| US4368461A (en) | Digital data processing device | |
| JPS62173509A (ja) | 画像表示装置 | |
| US5276781A (en) | Laser printer controller flexible frame buffer architecture which allows hardware assisted memory erase | |
| JPS63163888A (ja) | メモリの読み書き制御回路 | |
| US5276800A (en) | Image writing control unit having memory area for image | |
| US6079623A (en) | Apparatus for mapping memory PCMCIA cards into I/O window address space to select an internal register and perform read and write operations using an index mechanism | |
| JPS62239193A (ja) | 文字パタ−ン発生器 | |
| JPS617769A (ja) | イメ−ジメモリ書き込み制御方式 | |
| US6577313B1 (en) | Image data control apparatus | |
| JPH0120514B2 (ja) | ||
| JPH02105264A (ja) | 図形データ処理用メモリー装置 | |
| JPS5945567A (ja) | メモリ書き込み制御回路 | |
| JPS5925226B2 (ja) | 文字図形表示装置 | |
| JP2839768B2 (ja) | 画像回転回路 | |
| KR950011061B1 (ko) | 메모리공유를 위한 입출력데이터 제어회로 | |
| KR920001619B1 (ko) | 화상처리장치 | |
| KR950000124Y1 (ko) | 프린터의 이미지버퍼 확장장치 | |
| JPH04205678A (ja) | 画像情報処理装置 | |
| JP2626894B2 (ja) | ビットマップ型表示装置の直線描画回路 | |
| JPH0550013B2 (ja) | ||
| JPS6214194A (ja) | ビツトマツプム−バ− | |
| JPS61226790A (ja) | 文字発生装置 | |
| JPS61264384A (ja) | 画像処理回路 |