JPS63161495A - Liquid crystal driver - Google Patents

Liquid crystal driver

Info

Publication number
JPS63161495A
JPS63161495A JP31052286A JP31052286A JPS63161495A JP S63161495 A JPS63161495 A JP S63161495A JP 31052286 A JP31052286 A JP 31052286A JP 31052286 A JP31052286 A JP 31052286A JP S63161495 A JPS63161495 A JP S63161495A
Authority
JP
Japan
Prior art keywords
signal
liquid crystal
voltage
terminal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31052286A
Other languages
Japanese (ja)
Inventor
勝 安居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hosiden Electronics Co Ltd
Original Assignee
Hosiden Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hosiden Electronics Co Ltd filed Critical Hosiden Electronics Co Ltd
Priority to JP31052286A priority Critical patent/JPS63161495A/en
Publication of JPS63161495A publication Critical patent/JPS63161495A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 「産業上の利用分野」 ごの発明は液晶素子内に画素電極がマトリクス状に配列
され、その各画素電極に対応して薄膜トランジスタなど
のスイッチング素子を設け、そのスイッチング素子を選
択駆動することによって画素電極を駆動して選択的に表
示を行うアクティブ液晶における液晶を駆動して、多階
調あるいはフルカラー表示の画像表示のための液晶駆動
装置に関する。
[Detailed Description of the Invention] "Industrial Application Field" The invention is based on a liquid crystal device in which pixel electrodes are arranged in a matrix, and a switching element such as a thin film transistor is provided corresponding to each pixel electrode. The present invention relates to a liquid crystal driving device for displaying multi-gradation or full-color images by selectively driving a pixel electrode to drive a liquid crystal in an active liquid crystal for selective display.

「従来の技術71 従来のこの種のアクティブ液晶駆動装置においては、一
般にその入力映像信号はアナログ信号であって、第18
図に示すように主走査の開始を示す信号、即ち水平起動
信号STHが端子11よりシフトレジスタ12のデータ
入力端に与えられる。
"Prior Art 71 In a conventional active liquid crystal drive device of this type, the input video signal is generally an analog signal, and the 18th
As shown in the figure, a signal indicating the start of main scanning, ie, a horizontal start signal STH, is applied from a terminal 11 to a data input terminal of a shift register 12.

シフトレジスタ12は端子13よりのドントクロック(
画素クロック)により駆動され、シフトレジスタ12の
各段の出力によりアナログスイッチS+n I+ Sw
 KI 5113.を制御し、端子13* 、 13a
The shift register 12 receives a don't clock (
The analog switch S+n I+ Sw is driven by the output of each stage of the shift register 12 (pixel clock).
KI 5113. and terminals 13*, 13a
.

131に入力された赤色信号v1、緑色信号v6゜青色
信号V、がそれぞれコンデンサ14つ、 14G 。
The red signal v1, green signal v6, and blue signal V input to 131 each have 14 capacitors and 14G.

14mに標本化保持され、バッファ増幅器15m 。Sampled and held at 14m, buffer amplifier 15m.

15゜、15゜に供給される。このような各画素ごとの
駆動回路が映像信号の1ライン分、即ち1主走査信号線
分だけ配列されており、これらに対する各画素に対する
その色信号の標本化保持が行われると、バッファ増幅器
の各出力で液晶表示素子(図示せず)の各駆動線、例え
ばソースパスを駆動するように構成されている0次の主
走査線開始信号STHが到来すると同様に動作して次の
ラインの駆動が行われる。
15°, 15°. Such drive circuits for each pixel are arranged for one line of the video signal, that is, one main scanning signal line, and when the color signal for each pixel is sampled and held, the buffer amplifier When a 0th-order main scanning line start signal STH, which is configured to drive each drive line, for example, a source path, of a liquid crystal display element (not shown) at each output arrives, it operates in the same way to drive the next line. will be held.

このように従来のものはアナログ入力映像信号を入力と
し、その信号の電圧値を、液晶駆動電圧として伝播させ
、表示パネルに印加する、アナログ的駆動回路であり、
ディジタル入力映像信号を入力とした駆動回路として特
に全ディジタル的に処理するようなものは提案されてい
なかった。たとえば、ディジタル入力映像信号を、この
ようなアナログ的駆動回路に入力するためには、第19
図のように、入力ディジタル映像信号をかならずD/A
変換回路81を通じて第18図に示した駆動回路82へ
供給しなければならなかった。また、これらのアナログ
駆動回路と、D/A変換回路81とは、アナログ増幅器
が内蔵されるため、その増幅器のためのバイアス電流と
して、多大な電力損失が発生ずる。このため、たとえば
第18図中にV、なる端子83を設け、負荷となる液晶
の容量の程度に応して、充分少ない電力損失となるよう
に、パネル毎での、供給電流の制限値の調整を実施する
必要があった。
In this way, the conventional type is an analog drive circuit that receives an analog input video signal, propagates the voltage value of that signal as a liquid crystal drive voltage, and applies it to the display panel.
As a drive circuit that inputs a digital input video signal, no one that processes it entirely digitally has been proposed. For example, in order to input a digital input video signal to such an analog drive circuit, the 19th
As shown in the figure, be sure to convert the input digital video signal to D/A.
It had to be supplied to the drive circuit 82 shown in FIG. 18 through the conversion circuit 81. Further, since these analog drive circuits and the D/A conversion circuit 81 have built-in analog amplifiers, a large amount of power loss occurs as a bias current for the amplifiers. For this reason, for example, a terminal 83 designated by V in FIG. 18 is provided, and the limit value of the supply current for each panel is set so that the power loss is sufficiently small according to the capacity of the liquid crystal serving as the load. Adjustments had to be made.

「問題点を解決するための手段」 この発明によれば入力映像信号の画素クロックでシフト
動作するシフトレジスタが設けられ、そのシフトレジス
タの各シフト段の出力によって、入力映像信号の各画素
データ、つまりその画素の階調を示すディジタル値が第
1ラッチ回路に順次画素ごとにラッチされる。1主走査
線分、つまり1947分の信号に対するラッチが終了す
ると、第1ラッチ回路にラッチされた全データは第2ラ
ッチ回路に同時にラッチされる。その第2ラッチ回路に
ラッチされたデータは、必要に応じて電圧変換されてデ
コーダへ供給され、デコーダでは各画素ごとにそのデー
タ(値)と対応した1つの出力端子に信号が出力される
。そのデコーダの出力によって選択回路により各階調と
対応した電圧の一つが選択されて、それが駆動信号とし
て液晶表示素子の駆動端子に与えられる。
"Means for Solving the Problems" According to the present invention, a shift register is provided that performs a shift operation using a pixel clock of an input video signal, and each pixel data of the input video signal is changed by the output of each shift stage of the shift register. That is, a digital value indicating the gradation of that pixel is sequentially latched by the first latch circuit for each pixel. When latching for one main scanning line, that is, 1947 minutes of signals, is completed, all data latched in the first latch circuit are simultaneously latched in the second latch circuit. The data latched by the second latch circuit is converted into voltage as necessary and supplied to the decoder, and the decoder outputs a signal to one output terminal corresponding to the data (value) for each pixel. Based on the output of the decoder, a selection circuit selects one of the voltages corresponding to each gray level, and this voltage is applied as a drive signal to the drive terminal of the liquid crystal display element.

このようにこの発明によれば多階調ディジタル映像信号
を入力して、これをディジタル的に処理することができ
る。
As described above, according to the present invention, a multi-gradation digital video signal can be input and digitally processed.

「実施例」 亘星腹l儂号 第1図はこの発明による駆動装置の実施例を示し、シフ
トレジスタ12の初段データ端子に端子11より水平起
動信号STHが人力される。またこのシフトレジスタ1
2は端子13よりの映像信号の画素クロック、つまりド
ントクロックCPHによってシフトされる。シフトレジ
スタ12はそれぞれシフト段12.乃至12.lを有し
、各シフト段121〜12.と対応して第1ラツチ回路
211乃至211.が設けられている。これら第1ラッ
チ回路21+乃至217には端子22から多階調ディジ
タル映像信号か入力されており、そのディジタル映像信
号の階調情報はmビットである。
Embodiment FIG. 1 shows an embodiment of the drive device according to the present invention, in which a horizontal activation signal STH is manually input from the terminal 11 to the first stage data terminal of the shift register 12. Also, this shift register 1
2 is shifted by the pixel clock of the video signal from the terminal 13, that is, the don't clock CPH. Each shift register 12 has a shift stage 12. to 12. 1, and each shift stage 121-12. Corresponding to the first latch circuits 211 to 211. is provided. A multi-gradation digital video signal is inputted to these first latch circuits 21+ to 217 from the terminal 22, and the gradation information of the digital video signal is m bits.

この端子22よりのディジタル映像信号は第1ラッチ回
路21.乃至21.のデータ端子にそれぞれ印加されて
おり、各クロック端子にはシフトレジスタの各段121
乃至12.の出力が対応して与えられている。従って水
ギ起動信号(パルス)STHの初めから順番に各画素デ
ータが第1う゛ツチ回路211乃至217に順次ラッチ
される。即ち各画素クロックごとにシフトレジスタ12
内の信号STHはシフト段12.乃至12.、を順次シ
フトし、その出力によって各画素データが第1ラツチ回
路211乃至21.lに順次ラッチされる。
The digital video signal from this terminal 22 is transferred to the first latch circuit 21. to 21. is applied to each data terminal of the shift register, and each stage 121 of the shift register is applied to each clock terminal.
to 12. The output of is given correspondingly. Therefore, each pixel data is sequentially latched in the first bridge circuits 211 to 217 from the beginning of the water trigger signal (pulse) STH. That is, for each pixel clock, the shift register 12
The signal STH in shift stage 12. to 12. , are sequentially shifted, and each pixel data is transferred to the first latch circuits 211 to 21 . l are sequentially latched.

この1ライン(1主走査vA)分の画素データのラッチ
が終了すると、水平起動信号STHによって第2ラツチ
回路231乃至23.、に第1ラツチ回路211乃至2
1.、の各画素データがそれぞれ一斉にラッチされる。
When this latching of pixel data for one line (one main scanning vA) is completed, the horizontal activation signal STH causes the second latch circuits 231 to 23. , the first latch circuits 211 to 2
1. , are latched all at once.

この第2ラッチ回路231乃至237の出力は必要に応
じてレベルシフタ24+乃至24゜によって電圧レベル
が変換されてデコーダ25.乃至25.1に供給されて
、各mビットの画素データはデコードされ、その2@の
値の何れかに応じた一つの端子に出力される。
The voltage levels of the outputs of the second latch circuits 231 to 237 are converted by level shifters 24+ to 24° as required, and the voltage levels are converted to the decoders 25. 25.1, each m-bit pixel data is decoded, and outputted to one terminal according to one of its 2@ values.

デコーダ251乃至25.1のそのデコード出力は選択
回路26+乃至267に供給され、選択回路261乃至
26.には共通に電圧値vo乃至■3が与えられている
。■、乃至■3は入力映像信号のとり得る階調と対応し
て2@の種類の値をとるものである。従って各選択回路
261乃至26.。
The decoded outputs of the decoders 251 to 25.1 are supplied to the selection circuits 26+ to 267, and the selection circuits 261 to 26. are commonly given voltage values vo to 3. (2) to (3) take values of 2@ types corresponding to the possible gradations of the input video signal. Therefore, each selection circuit 261 to 26. .

においては、デコーダ25.乃至25.1においてデコ
ードされた出力に応じて電圧Vo乃至V、の何れか一つ
が選択されて出力端子271乃至27゜に出力され、こ
の出力端子27.乃至27、は図に示してないが液晶セ
ルの駆動端子、例えばソースパスに印加される。
In the decoder 25. One of the voltages Vo to V is selected according to the output decoded at output terminals 27. to 25.1 and output to output terminals 271 to 27°. Although not shown in the figure, the signals 27 to 27 are applied to drive terminals of the liquid crystal cell, for example, a source path.

1主走査線分のデータが第1ラツチ回路211乃至21
.、にラッチされると、これらデータは同時に第2ラツ
チ回路23.乃至23.1にラッチされ、また次の主走
査線信号の画素データが第1ラツチ回路211乃至21
.に順次ラッチされる。
Data for one main scanning line is stored in the first latch circuits 211 to 21.
.. , these data are simultaneously latched by the second latch circuit 23 . The pixel data of the next main scanning line signal is latched in the first latch circuits 211 to 23.1.
.. are latched sequentially.

以上のことが繰返されることになる。なおレベルシフタ
24.乃至24.1はその前段側はディジタル処理系で
あって、電源としてはいわゆるV D 11 rVSS
系が用いられているが、液晶セル側においてはこれと異
ったその液晶セルに対応した適切な値がとるようになさ
れており、このためにその電圧を変換する作用をするも
のである。各画素データはmビットであるから2−個の
輝度レベルをとるものであり、これに応じてその電圧v
o乃至V。
The above will be repeated. Note that the level shifter 24. The front stage of 24.1 is a digital processing system, and the power supply is so-called V D 11 rVSS.
However, on the liquid crystal cell side, a different value appropriate for the liquid crystal cell is taken, and for this purpose, the voltage is converted. Since each pixel data is m bits, it takes 2- brightness levels, and the voltage v
o to V.

の何れかが選択されて出力されるが、時によるとVo乃
至v3のどの電圧をも選ばないことができると便利な場
合があり、このためにはいわゆるインヒビット機能をデ
コーダ25.〜257に持たせればよい。
However, sometimes it is convenient to not be able to select any voltage from Vo to v3, and for this purpose, a so-called inhibit function is used in the decoder 25. 〜257.

互i二茨圭望号 第2図は入力ディジタル映像信号がカラー映像画像の場
合の実施例を示す、映像信号の入力端子2L、28e、
2Lにはそのディジタル化された赤色映像信号v1、緑
色映像信号v、、青色映像信号Vlがそれぞれ印加され
ている。この例セは各色信号の画素データが3ビツト、
即ちm=3の場合を示している。また第2図において第
1図と対応する部分に同一符号を付けているが、特に各
色信号、赤色信号VR%緑色信号V、、青色信号vlの
処理と対応して第1ラッチ回路、第2ラッチ回路、レベ
ルシフタ、デコーダ選択回路などのサフィクス1〜nに
更にサフィクスR,G。
Figure 2 shows an embodiment in which the input digital video signal is a color video image, and the video signal input terminals 2L, 28e,
The digitized red video signal v1, green video signal v, and blue video signal Vl are applied to 2L, respectively. In this example, the pixel data of each color signal is 3 bits,
That is, the case where m=3 is shown. In addition, in FIG. 2, the same reference numerals are given to the parts corresponding to those in FIG. In addition to suffixes 1 to n for latch circuits, level shifters, decoder selection circuits, etc., suffixes R and G are added.

Bを付けて示している。このような構成になっているた
め、シフトレジスタ12の第1シフト段121に信号S
THがシフトされてくると、第1ラッチ回路211え、
21+G、211mに対してそれぞれ端子281.z8
e、2Lの色信号の画素データがラッチされる。このよ
うにして各色信号は同時に各画素ごとに順次第1ラッチ
回路にラッチされ、1ライン分の画素データのラッチが
終ると、第1ラッチ回路の各データは同時に第2ラッチ
回路に移される。以下の動作は第1図の場合と同様であ
るので特に説明をしない。
It is indicated with a B. With this configuration, the signal S is sent to the first shift stage 121 of the shift register 12.
When TH is shifted, the first latch circuit 211,
21+G and 211m, respectively, to terminals 281. z8
Pixel data of color signals e and 2L are latched. In this way, each color signal is simultaneously latched into one latch circuit in sequence for each pixel, and when one line of pixel data has been latched, each data in the first latch circuit is simultaneously transferred to the second latch circuit. The following operations are the same as in the case of FIG. 1, so no particular explanation will be given.

負1豆に死■入笠 液晶セル内における色フィルタの配列は、第3図A、B
、Cに示すように各種のタイプがある。
The arrangement of the color filters in the Nirikasa liquid crystal cell is shown in Figure 3 A and B.
There are various types as shown in ,C.

第3図Aは斜めのダイヤゴナルタイプであって、同じ色
フィルタが斜めに同一直線上に配列されている。−力筒
3図Bは縦方向のストライプタイプでありで、縦方向に
おいては同一色フィルタが配列されている。第3図Cは
デルタ配列タイプであって、2行ごとに同一配列となり
、しかもその2行の間においてはその一方の色フィルタ
に対し、そのピッチの半ピッチ分だけ他方の色フィルタ
は行方向にずらされている。その他の配列の形式のもの
もある。
FIG. 3A shows a diagonal diagonal type filter in which filters of the same color are arranged diagonally on the same straight line. - The power cylinder 3B is of a vertical stripe type, and filters of the same color are arranged in the vertical direction. Figure 3C shows a delta array type, in which every two rows have the same array, and between the two rows, one color filter is moved in the row direction by half the pitch of the other color filter. It has been shifted to Other array formats are also available.

例えば第3図Aのダイヤゴナルタイプの配列において、
第1行目の画素信号について各色信号配列が正しく配列
されるように画素に対する駆動が行われたとしても11
次の行に入力される映像信号をそのまま同様に分配して
駆動すると色の対応関係がずれたものになってしまう、
即ち例えば第3図への第1行目においては、赤信号、緑
信号、青信号、赤信号、緑信号、・・・の配列順で駆動
するが、第2行目については最初は赤信号ではなく青信
号で駆動し、その次は緑信号ではなく赤信号で駆動し、
また次は青信号の替りに緑信号で駆動しないと正しい表
示を行うことができなくなる。更に3行目については同
様に駆動する色信号を変更する必要があり、4行目につ
いては第1行目と同じような駆動信号をすればよい。こ
のように各行ごとに駆動する色信号の配列を変化させる
場合には、例えば第4図に示すようにすればよい。
For example, in the diagonal type arrangement shown in Figure 3A,
Even if the pixels are driven so that each color signal array is correctly arranged for the pixel signals in the first row, the
If the video signal input to the next row is distributed and driven in the same way, the color correspondence will be shifted.
That is, for example, in the first line in FIG. 3, the red light, green signal, green signal, red light, green signal, etc. are driven in the order of arrangement, but in the second line, the red light is initially driven. Then drive on a green light instead of a green light, then drive on a red light instead of a green light,
Next, correct display will not be possible unless the green signal is used instead of the green signal. Further, for the third row, it is necessary to change the driving color signal in the same way, and for the fourth row, the same driving signal as for the first row may be used. In this way, when changing the arrangement of color signals to be driven for each row, the arrangement shown in FIG. 4 may be used, for example.

第4図においてディジタル色映像信号入力端子28++
 、28e 、28mと、出力端子29 a、29b。
In FIG. 4, the digital color video signal input terminal 28++
, 28e, 28m and output terminals 29a, 29b.

29Cとの間にはスイッチ群31.32.33がそれぞ
れ接続されており、スイッチ31がオンとされる時は端
子28+、28c、28□の信号はそのまま端子29a
、29b、29cへ供給される。スイッチ群32がオン
にされた時は、端子28mの信号は端子29bに出力さ
れ、端子28.。
Switch groups 31, 32, and 33 are connected between the switch 29C and the switch 31, and when the switch 31 is turned on, the signals at the terminals 28+, 28c, and 28□ are directly transferred to the terminal 29a.
, 29b, 29c. When the switch group 32 is turned on, the signal at the terminal 28m is output to the terminal 29b, and the signal at the terminal 28. .

281の各信号はそれぞれ端子29c、29aにそれぞ
れ出力される。同様にスイッチ群33がオンとされると
、端子2 L 、  28s 、  28iの信号はそ
れぞれ端子29c、29a、29bにそれ・ぞれ出力さ
れる。
The respective signals of 281 are output to terminals 29c and 29a, respectively. Similarly, when the switch group 33 is turned on, the signals at the terminals 2L, 28s, and 28i are output to the terminals 29c, 29a, and 29b, respectively.

各種表示パネルの色フィルタの配置状態に応じてスイッ
チ31,32.33の何れかのスイッチ群を選択するが
、その選択は次のようにすればよい、即ち端子11より
水平起動信号STHが2進カウンタ34に人力されて計
数され、このカウンタ34は端子35よりの垂直開始信
号STVによってオアゲート36を通じてリセットされ
る。2進カウンタ34の計数状態が0.0の状態はアン
ド回路37の出力によってスイッチ群31がオンとされ
る。2ビツトカウンタ34が1.0の状態はアンド回路
38で検出され、2ビフトカウンタ34が0.1の状態
はアンド回路39で検出され、1.1の状態はアンド回
路41で検出され、その出力はスイッチ42、オアゲー
ト36を通じてカウンタ34をリセットするように構成
されている。
Depending on the arrangement of color filters on various display panels, one of the switches 31, 32, and 33 is selected, and the selection can be made as follows. The counter 34 is manually counted, and this counter 34 is reset via an OR gate 36 in response to a vertical start signal STV from a terminal 35. When the count state of the binary counter 34 is 0.0, the switch group 31 is turned on by the output of the AND circuit 37. The state in which the 2-bit counter 34 is 1.0 is detected by the AND circuit 38, the state in which the 2-bit counter 34 is 0.1 is detected in the AND circuit 39, and the state in which the 2-bit counter 34 is 0.1 is detected in the AND circuit 41, and the output thereof is is configured to reset the counter 34 through the switch 42 and the OR gate 36.

端子43には3行ごとに繰返すか2行ごとに繰返すかの
指令信号H2/3が入力され、この信号が高レベルの時
はスイッチ42がオンとされ、低レベルの場合はスイッ
チ44がオンとされて2ビツトカウンタ34は2を計数
ごとにリセットされて、つまり2行繰返しを行うことに
なる。端子47に印加される信号R/Lは色信号の順序
の入れ替えを選定するもので、この信号が高レベルの場
合はスイッチ48.49をオンとし、従って端子43の
信号H2/3が高レベルの場合は、第5図に示すように
最初のライン(1行目)ではスイッチ群31がオンにな
って端子281.28G、28mは端子29 a、  
29 b、  29 cとそれぞれ接続されるが、次の
行になるとスイッチ群32がオンにされて端子28m 
、  28++ 、  28eが端子29a。
A command signal H2/3 indicating whether to repeat every three lines or every two lines is input to the terminal 43. When this signal is high level, the switch 42 is turned on, and when it is low level, the switch 44 is turned on. Therefore, the 2-bit counter 34 is reset every time it counts 2, that is, two rows are repeated. The signal R/L applied to the terminal 47 selects the permutation of the order of the color signals, and when this signal is at a high level, switches 48 and 49 are turned on, so that the signal H2/3 at the terminal 43 is at a high level. In this case, as shown in FIG. 5, the switch group 31 is turned on in the first line (first line), and the terminals 281.28G, 28m are connected to the terminals 29a,
29b and 29c, but in the next row, the switch group 32 is turned on and the terminal 28m is connected.
, 28++ and 28e are terminals 29a.

29b、29cにそれぞれ接続される0次の行ではスイ
ッチ群33がオンとなって、端子28G。
In the 0th order row connected to 29b and 29c, the switch group 33 is turned on and the terminal 28G is connected.

28m、28mが端子29 a、  29 b、  2
9 cにそれぞれ接続される。
28m, 28m are terminals 29a, 29b, 2
9c, respectively.

一方端子47の信号R/Lが低レベルの場合はスイッチ
51.52がオンとされ、第1行目は同様にスイッチ群
31がオンとされるが、第2行口においてはスイッチ群
33がオンとされ、第3行目においてスイッチ群32が
オンとされる。このような制御において先に述べた端子
43の信号H2/3が低レベルの場合は、それぞれ端子
43の信号が、高レベルの場合はスイッチ群31と32
がオンになるのが交互に繰返され、逆に低しヘルの場合
はスイッチ31と33がオンになることが繰返される。
On the other hand, when the signal R/L at the terminal 47 is at a low level, the switches 51 and 52 are turned on, and the switch group 31 is similarly turned on in the first row, but the switch group 33 is turned on at the entrance of the second row. The switch group 32 is turned on in the third row. In such control, when the signal H2/3 of the terminal 43 mentioned above is at a low level, the signal at the terminal 43 is at a high level, and when the signal H2/3 at the terminal 43 is at a high level, the switch groups 31 and 32 are
is alternately turned on, and conversely, in the case of low and healthy conditions, switches 31 and 33 are repeatedly turned on.

このようにして第3図A、B、Cなどに対応した液晶に
対して、これに適した信号を供給することができる。
In this way, signals suitable for liquid crystals corresponding to those shown in FIGS. 3A, B, and C can be supplied.

又抜上 液晶に対する電圧印加は直流よりも交流の方が長寿命と
なる。これを多階調画像信号について行うには例えば次
のようにする。第6図に示すように、1画素信号がmビ
ットの信号A0〜A、−1の場合、その各ビットごとに
端子61の反転信号FRとの排他的論理和を回路62゜
〜62..でそれぞれとればよい。画素信号がAo”A
xの3ビツトの場合、これが2進数で順次変化した時の
第2図における選択回路26での選択すべき電圧v0〜
V、は第7図に示すようになる。点線63は反転信号F
Rが“0”のままの場合であり、実&1164が反転信
号FRを“1”とした時の出力である。
Also, when applying voltage to the liquid crystal, alternating current has a longer lifespan than direct current. To perform this for a multi-tone image signal, for example, do as follows. As shown in FIG. 6, when one pixel signal is an m-bit signal A0 to A, -1, the circuits 62 to 62. .. You can take each of them. Pixel signal is Ao”A
In the case of 3 bits of x, the voltage v0 to be selected by the selection circuit 26 in FIG. 2 when this sequentially changes in binary numbers is
V, becomes as shown in FIG. Dotted line 63 is the inverted signal F
This is the case when R remains "0", and the actual &1164 is the output when the inverted signal FR is set to "1".

反転信号FRは入力画像信号のフレームごとに“1”と
“O“をとる。
The inverted signal FR takes "1" and "O" for each frame of the input image signal.

このように信号が反転信号FRの制御により簡単に画像
信号のWt調を反転させることができる。
In this manner, the Wt tone of the image signal can be easily inverted by controlling the signal inversion signal FR.

これを液晶に印加する電圧を同一階調で反転させるには
、第8図に示すように共通電極(各画素電極と対応する
液晶内の電極)に対する印加電圧を曲線65で反転させ
ればよい、この場合の共通電極に対する印加電圧65と
しては+■、と−V。
In order to invert the voltage applied to the liquid crystal at the same gradation, the voltage applied to the common electrode (the electrode in the liquid crystal corresponding to each pixel electrode) can be inverted along a curve 65 as shown in FIG. In this case, the applied voltage 65 to the common electrode is +■, and -V.

とを、交流化用の反転信号FRと同期して画像信号フレ
ームごとに交互に取るものである。また、通常、アクテ
ィブ液晶表示素子の場合において、その素子に加える電
圧に対して、液晶の画素電極に加わる電圧が、いくらか
の電位の変化をともなう場合には、その電極においてバ
ランスよく交流化されるように、印加電圧65も同量の
電位変化をもたせることは言うまでもない、また、後述
する対向電極電圧のすべてについてこのことはあてはま
る。
are taken alternately for each image signal frame in synchronization with the inversion signal FR for alternating current. Additionally, in the case of an active liquid crystal display element, if the voltage applied to the pixel electrode of the liquid crystal is accompanied by some change in potential with respect to the voltage applied to the element, the voltage applied to the element is changed to alternating current in a well-balanced manner. It goes without saying that the applied voltage 65 also causes the same amount of potential change, and this also applies to all of the counter electrode voltages described below.

第6図において画素データの各ビットを反転させる代り
に第9図に示すように、第2図中の電圧選択回路26に
印加する電圧V、。〜■、とスイッチS8゜〜5ill
?を用い、これらスイッチS。。
Instead of inverting each bit of pixel data in FIG. 6, the voltage V is applied to the voltage selection circuit 26 in FIG. 2, as shown in FIG. ~■, and switch S8゜~5ill
? These switches S. .

〜Sw?を反転信号FRでフレームごとに切替え、V(
1”V?  、  ■+  ”Vb  、  Vz  
4−eV、、  V、MV、。
~Sw? is switched for each frame using the inverted signal FR, and V(
1”V?, ■+”Vb, Vz
4-eV,, V, MV,.

間に交換を行ってもよい。Exchanges may be made in between.

共通電極をゼロボルトとしておき、駆動信号゛、つまり
第2図中の電圧選択回路26に印加する電圧を第10図
に示すように正電圧■。〜Vvと負電圧V−0〜V−,
とを設け、第11図に示すようにスイッチ S。。〜S
il?を反転信号FRでフレームごとに切替え、vOM
v−@ + vl ’= V −1+ V !”−x、
 Vs ”V−3,V4”V−4,Vs ”−s・V6
→v−&、v、−4−?間の切替えを行うようにしても
よい、これまでの、第7図、第8図、第9図、第10図
、第11図のどれについても、VoとV、を、V、とV
h、V、とVs 、VsとV4 、V−eとVl、V 
−+とV−いV−1とV−いV−3とV−4を各々すぺ
でとりかえた場合を考え、このように、切り替えたとき
と、切り替える以前とによりノーマリホワイト(電圧が
印加されない時は光透過)とノーマリブラック(電圧が
印加されない時は光不透過)の切替に利用することもで
きる。
The common electrode is set at zero volts, and the drive signal ``, that is, the voltage applied to the voltage selection circuit 26 in FIG. 2 is a positive voltage ``as shown in FIG. 10. ~Vv and negative voltage V-0 ~V-,
and a switch S as shown in FIG. . ~S
Il? is switched for each frame using the inverted signal FR, and vOM
v-@+vl'=V-1+V! ”-x,
Vs ”V-3,V4”V-4,Vs ”-s・V6
→v-&,v,-4-? In any of the previous Figures 7, 8, 9, 10, and 11, switching between Vo and V, V, and V
h, V, and Vs, Vs and V4, Ve and Vl, V
-+, V-, V-1, V-, V-3, and V-4, respectively. It can also be used to switch between (light transmission when no voltage is applied) and normally black (light non-transmission when no voltage is applied).

さらに、供給する直流電圧v0〜V、 、V−0〜V−
’lや、共通電極電圧を切り替えることもせずに、交流
化を行うと共にノーマリホワイト及びノーマリブラック
の切替を行うようにするには第12図に示すように第6
図に示した回路に対し、排他的論理和回路66を設け、
これに端子61の反転信号FRと端子67のノーマリホ
ワイト及びノーマリブラック切替信号NB/NWを供給
し、その回路66の出力を排他的論理和回路62゜〜6
2.へ供給すればよい。
Furthermore, the supplied DC voltages v0 to V, , V-0 to V-
In order to perform alternating current and switch between normally white and normally black without changing the common electrode voltage, the
An exclusive OR circuit 66 is provided for the circuit shown in the figure,
The inverted signal FR of the terminal 61 and the normally white/normally black switching signal NB/NW of the terminal 67 are supplied to this, and the output of the circuit 66 is sent to the exclusive OR circuits 62° to 6.
2. All you have to do is supply it to

第12図の回路において第13図に示すように、データ
入力端の最上位ビットA、を高レベル′H”に固定し、
端子67を接地し、交流化の中央レベV、+V4 ルを□とすると選択回路26より第14図に示すように
直流電圧V0〜V、とv4〜V7を交流化の正、負レベ
ルに振り分けることができる。この場合は階調数が半分
になるが、共通電極い。第13図はノーマリブラックモ
ードであるが、第15図に示すように端子67を高レベ
ル“H”とし、データ入力端の最高位ピッ)Axを接地
すると、ノーマリホワイトモードで、かつ共通電極を制
御することなく、第16図に示すように交流化した出力
を選択回路26から得ることができる。
In the circuit of FIG. 12, as shown in FIG. 13, the most significant bit A at the data input terminal is fixed at a high level 'H',
When the terminal 67 is grounded and the AC central level V, +V4 is set to □, the selection circuit 26 distributes the DC voltages V0 to V and v4 to V7 to the positive and negative levels of the AC converter as shown in FIG. be able to. In this case, the number of gradations is halved, but the common electrode is not used. Fig. 13 shows the normally black mode, but as shown in Fig. 15, if the terminal 67 is set to a high level "H" and the highest level pin (Ax) of the data input terminal is grounded, the normally white mode and common An alternating current output can be obtained from the selection circuit 26 as shown in FIG. 16 without controlling the electrodes.

つまり第13図と第15図との切替えで第14図と第1
6図との関係の何れかとされ、例えば液晶に対する印加
電圧が最大であった部分がこの切替えで液晶に対する印
加電圧が最小となり、反転画像が得られることになり、
従ってノーマリブラックとノーマリホワイトとの切替え
が可能となる。
In other words, by switching between Fig. 13 and Fig. 15, Fig. 14 and Fig. 1
For example, in the part where the voltage applied to the liquid crystal was the highest, the voltage applied to the liquid crystal becomes the minimum due to this switching, and an inverted image is obtained.
Therefore, switching between normally black and normally white is possible.

第2図、第4図、第12図を綜合した図を第17図に示
す。
FIG. 17 is a combination of FIGS. 2, 4, and 12.

「発明の効果」 以上述べたようにこの発明によればディジタル多階調画
像入力を純デイジタル処理により階調表示することがで
きる。
"Effects of the Invention" As described above, according to the present invention, digital multi-gradation image input can be displayed in gradation through pure digital processing.

また前記例では液晶セル内、色フィルタ配列に応じてそ
の入力カラーディジタル画像データの各フレーム又はフ
ィールドごとの配列の交換をもディジタル処理で行うこ
とができる。
Further, in the above example, the arrangement within the liquid crystal cell and for each frame or field of the input color digital image data can also be replaced by digital processing according to the color filter arrangement.

更に前記例ではディジタル多階調画像データを排他的論
理和回路を用いて論理処理で簡単に、液晶を交流駆動さ
せることができる。更に、表示パネルが、入力電圧に対
して出力となる輝度又は選別率等が直線的な関係になく
、たとえばγ補正と呼ばれる如く、直線性補正を施す必
要がある場合、外部から与える駆動電圧を、直流電圧の
設定値をあらかじめ設定することによって達成できるた
め広帯域高周波特性を有し、微妙な曲線特性を発揮する
増幅器を設置する必要がない、さらに、このように、ド
ライブ電圧が直流電圧で与えられ、構成素子はすべてス
イッチング素子によるため、きわめて低消費電力にて達
成できる。
Further, in the above example, the liquid crystal can be easily driven with AC by logical processing of digital multi-gradation image data using an exclusive OR circuit. Furthermore, if the display panel does not have a linear relationship between the input voltage and the output brightness or sorting rate, and it is necessary to perform linearity correction, such as γ correction, the drive voltage applied from the outside may be This can be achieved by setting the set value of the DC voltage in advance, so it has broadband high frequency characteristics and there is no need to install an amplifier that exhibits delicate curve characteristics. Since all the constituent elements are switching elements, extremely low power consumption can be achieved.

【図面の簡単な説明】 第1図はこの発明による液晶表示駆動装置の一例を示す
ブロック図、第2@はこの発明をカラー画素入力に対し
て適用した例を示すブロック図、第3図はカラ一液晶セ
ル9色フィルタの各種配列例を示す図、第4図は色フィ
ルタの各種配列に応じてカラー画素データの配列の入れ
換えを行うための配列制御回路の例を示す図、第5図は
その動作の説明に供するための図、第6図は多階調画像
データを処理して液晶電圧印加を交流化するための回路
例を示す図、第7図は第6図の動作を説明するための図
、第8図は液晶に印加される電圧例を示す図、第9図は
選択回路の入力電圧を切替えることによる液晶駆動交流
化の例を示す図、第10図は液晶駆動交流電圧の他の例
を示す図、第11図は第10図に示した駆動電圧を選択
回路の入力電圧の切替えで発生する例を示す図、第12
図はディジタル多階調画像データを処理して液晶交流駆
動を行い、かつノーマリブラックとノーマリホワイトと
の切替えを行う回路例を示す図、第13図は第12図の
回路をノーマリブラックとした状態を示す図、第14図
はその液晶駆動電圧を示す図、第15図は第12図の回
路をノーマリホワイトとした状態を示す図、第16図は
その液晶駆動電圧を示す図、第17図は第2図、第4図
及び第12図を綜合した図、第18図は従来の液晶駆動
装置を示すブロック図、第19図は従来の液晶駆動装置
の前段部分を示す図である。
[Brief Description of the Drawings] Fig. 1 is a block diagram showing an example of a liquid crystal display driving device according to the present invention, Fig. 2 is a block diagram showing an example in which the invention is applied to color pixel input, and Fig. 3 is a block diagram showing an example of a liquid crystal display driving device according to the present invention. Figure 4 is a diagram showing examples of various arrangements of nine-color filters in one color liquid crystal cell; Figure 4 is a diagram showing an example of an array control circuit for changing the arrangement of color pixel data according to various arrangements of color filters; Figure 5 6 is a diagram for explaining the operation, FIG. 6 is a diagram showing an example of a circuit for processing multi-gradation image data and converting liquid crystal voltage application to AC, and FIG. 7 is for explaining the operation of FIG. 6. Figure 8 is a diagram showing an example of the voltage applied to the liquid crystal, Figure 9 is a diagram showing an example of changing the input voltage of the selection circuit to AC drive the liquid crystal, and Figure 10 is a diagram showing an example of AC drive the liquid crystal. FIG. 11 is a diagram showing another example of the voltage, and FIG. 11 is a diagram showing an example in which the drive voltage shown in FIG. 10 is generated by switching the input voltage of the selection circuit.
The figure shows an example of a circuit that processes digital multi-gradation image data to drive an AC liquid crystal, and also switches between normally black and normally white. FIG. 14 is a diagram showing the liquid crystal driving voltage. FIG. 15 is a diagram showing the circuit in FIG. 12 in a normally white state. FIG. 16 is a diagram showing the liquid crystal driving voltage. , FIG. 17 is a combination of FIG. 2, FIG. 4, and FIG. 12, FIG. 18 is a block diagram showing a conventional liquid crystal driving device, and FIG. 19 is a diagram showing the front part of a conventional liquid crystal driving device. It is.

Claims (1)

【特許請求の範囲】[Claims] (1)入力された多階調デジタル映像信号の画像クロッ
クでシフト動作されるシフトレジスタと、そのシフトレ
ジスタの各シフト段よりの出力によって上記映像信号が
ラッチされる第1ラッチ回路と、 その第1ラッチ回路にラッチされた映像信号のうち1主
走査線分のデータを同時にラッチされる第2ラッチ回路
と、 その第2ラッチ回路の各画素データをそれぞれデコード
するデコーダと、 そのデコーダからの出力によって制御されて対応した駆
動電圧の一つを選択して液晶セルの駆動端子に出力する
選択回路とを具備する液晶駆動装置。
(1) A shift register that is shifted by the image clock of the input multi-gradation digital video signal; a first latch circuit that latches the video signal by the output from each shift stage of the shift register; A second latch circuit that simultaneously latches data for one main scanning line of the video signal latched in the first latch circuit, a decoder that decodes each pixel data of the second latch circuit, and an output from the decoder. a selection circuit that is controlled by a selection circuit that selects one of the corresponding drive voltages and outputs it to a drive terminal of a liquid crystal cell.
JP31052286A 1986-12-24 1986-12-24 Liquid crystal driver Pending JPS63161495A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31052286A JPS63161495A (en) 1986-12-24 1986-12-24 Liquid crystal driver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31052286A JPS63161495A (en) 1986-12-24 1986-12-24 Liquid crystal driver

Publications (1)

Publication Number Publication Date
JPS63161495A true JPS63161495A (en) 1988-07-05

Family

ID=18006240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31052286A Pending JPS63161495A (en) 1986-12-24 1986-12-24 Liquid crystal driver

Country Status (1)

Country Link
JP (1) JPS63161495A (en)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0273396A (en) * 1988-09-09 1990-03-13 Fujitsu Ltd Display driving circuit for plasma display panel
JPH02245793A (en) * 1989-03-20 1990-10-01 Hitachi Ltd Matrix display device
JPH0389393A (en) * 1989-09-01 1991-04-15 Sharp Corp Driving circuit of display device
JPH0389392A (en) * 1989-09-01 1991-04-15 Sharp Corp Driving method for display device
JPH0527712A (en) * 1991-07-25 1993-02-05 Casio Comput Co Ltd Display driving device and display device
JPH0553534A (en) * 1991-08-22 1993-03-05 Sharp Corp Driving circuit of display device
JPH05257434A (en) * 1992-03-11 1993-10-08 Nec Kansai Ltd Output circuit of lcd driver
JPH06348235A (en) * 1993-06-07 1994-12-22 Nec Corp Liquid crystal display device
JPH0720821A (en) * 1993-06-24 1995-01-24 Internatl Business Mach Corp <Ibm> Multigradation thin-film transistor liquid-crystal display
WO1996024123A1 (en) * 1995-02-01 1996-08-08 Seiko Epson Corporation Liquid crystal display device, method of its driving and methods of its inspection
JPH09251283A (en) * 1989-03-20 1997-09-22 Hitachi Ltd Information processing system having matrix display device
JPH09251284A (en) * 1989-03-20 1997-09-22 Hitachi Ltd Matrix display device
US5986648A (en) * 1993-10-28 1999-11-16 Sharp Kabushiki Kaisha Method for transferring image data to display drive in a time series format to reduce the number of required input terminals to the driver
US6587088B2 (en) 1992-02-26 2003-07-01 Hitachi, Ltd. Multiple-tone display system
US7212181B1 (en) 1989-03-20 2007-05-01 Hitachi, Ltd. Multi-tone display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61103199A (en) * 1984-10-26 1986-05-21 旭硝子株式会社 Image display unit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61103199A (en) * 1984-10-26 1986-05-21 旭硝子株式会社 Image display unit

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0273396A (en) * 1988-09-09 1990-03-13 Fujitsu Ltd Display driving circuit for plasma display panel
JPH09251284A (en) * 1989-03-20 1997-09-22 Hitachi Ltd Matrix display device
JPH02245793A (en) * 1989-03-20 1990-10-01 Hitachi Ltd Matrix display device
US7262755B2 (en) 1989-03-20 2007-08-28 Hitachi, Ltd. Multi-tone display device
US7212181B1 (en) 1989-03-20 2007-05-01 Hitachi, Ltd. Multi-tone display device
JPH09251283A (en) * 1989-03-20 1997-09-22 Hitachi Ltd Information processing system having matrix display device
JPH0389393A (en) * 1989-09-01 1991-04-15 Sharp Corp Driving circuit of display device
JPH0389392A (en) * 1989-09-01 1991-04-15 Sharp Corp Driving method for display device
JPH0527712A (en) * 1991-07-25 1993-02-05 Casio Comput Co Ltd Display driving device and display device
JP2776073B2 (en) * 1991-07-25 1998-07-16 カシオ計算機株式会社 Display drive device and display device
JPH0553534A (en) * 1991-08-22 1993-03-05 Sharp Corp Driving circuit of display device
US7106289B2 (en) 1992-02-26 2006-09-12 Hitachi, Ltd. Multiple-tone display system
US6587088B2 (en) 1992-02-26 2003-07-01 Hitachi, Ltd. Multiple-tone display system
US6888525B2 (en) 1992-02-26 2005-05-03 Hitachi, Ltd. Multiple-tone display system
JPH05257434A (en) * 1992-03-11 1993-10-08 Nec Kansai Ltd Output circuit of lcd driver
JPH06348235A (en) * 1993-06-07 1994-12-22 Nec Corp Liquid crystal display device
JPH0720821A (en) * 1993-06-24 1995-01-24 Internatl Business Mach Corp <Ibm> Multigradation thin-film transistor liquid-crystal display
US5986648A (en) * 1993-10-28 1999-11-16 Sharp Kabushiki Kaisha Method for transferring image data to display drive in a time series format to reduce the number of required input terminals to the driver
US6337677B1 (en) 1995-02-01 2002-01-08 Seiko Epson Corporation Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices
WO1996024123A1 (en) * 1995-02-01 1996-08-08 Seiko Epson Corporation Liquid crystal display device, method of its driving and methods of its inspection
US6023260A (en) * 1995-02-01 2000-02-08 Seiko Epson Corporation Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices
US7271793B2 (en) 1995-02-01 2007-09-18 Seiko Epson Corporation Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices
US7782311B2 (en) 1995-02-01 2010-08-24 Seiko Epson Corporation Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices
US7932886B2 (en) 1995-02-01 2011-04-26 Seiko Epson Corporation Liquid crystal display device, driving method for liquid crystal display devices, and inspection for liquid crystal display devices
US7940244B2 (en) 1995-02-01 2011-05-10 Seiko Epson Corporation Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices
US8704747B2 (en) 1995-02-01 2014-04-22 Seiko Epson Corporation Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices
US9275588B2 (en) 1995-02-01 2016-03-01 Seiko Epson Corporation Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices

Similar Documents

Publication Publication Date Title
JP3519355B2 (en) Driving device and driving method for liquid crystal display device
US5414443A (en) Drive device for driving a matrix-type LCD apparatus
USRE40916E1 (en) Liquid crystal driver and liquid crystal display device using the same
KR960016729B1 (en) Lcd driving circuit
KR100614471B1 (en) Lcd panel driving circuit
KR100463817B1 (en) Data signal line driving circuit and image display device including the same
US6384817B1 (en) Apparatus for applying voltages to individual columns of pixels in a color electro-optic display device
US6700560B2 (en) Liquid crystal display device
JPH10153986A (en) Display device
JPS63161495A (en) Liquid crystal driver
US20090184909A1 (en) Liquid Crystal Display Device
JP2646523B2 (en) Image display device
JP2005141169A (en) Liquid crystal display device and its driving method
JPH07104662B2 (en) Liquid crystal display
KR19990007004A (en) Active matrix type image display apparatus and driving method thereof
JPH09218671A (en) Liquid crystal image signal control method and control circuit
JP4553281B2 (en) Driving method and driving apparatus for liquid crystal display device
US5990979A (en) Gamma correction circuit and video display apparatus using the same
JP3887114B2 (en) LCD display driver circuit
US10621937B2 (en) Liquid crystal display device and method of driving the same
JP2001337657A (en) Liquid crystal display device
JP2854620B2 (en) Driving method of display device
JPH02141725A (en) Active matrix type liquid crystal display device
JPH02127618A (en) Liquid crystal display circuit
JPH11352933A (en) Liquid crystal display device