JPS63160393A - Manufacture of circuit board - Google Patents

Manufacture of circuit board

Info

Publication number
JPS63160393A
JPS63160393A JP31046086A JP31046086A JPS63160393A JP S63160393 A JPS63160393 A JP S63160393A JP 31046086 A JP31046086 A JP 31046086A JP 31046086 A JP31046086 A JP 31046086A JP S63160393 A JPS63160393 A JP S63160393A
Authority
JP
Japan
Prior art keywords
circuit board
adhesive layer
film
metal foil
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31046086A
Other languages
Japanese (ja)
Inventor
平井 稔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP31046086A priority Critical patent/JPS63160393A/en
Publication of JPS63160393A publication Critical patent/JPS63160393A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (a)産業上の利用分野 この発明は、基板上に接着された金属箔をエツチングし
て、導体配線パターンを形成した回路基板の製造方法に
関する。
DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application This invention relates to a method of manufacturing a circuit board in which a conductor wiring pattern is formed by etching a metal foil adhered to the board.

(b1発明の背景 基板上にCu箔を接着し、このCu箔をエツチングする
ことによって配線パターンを形成することは従来より行
われている。特に、基板としてテープ状のフィルムを用
い、配線パターンを形成したフィルム回路基板は、LS
Iチップなどの電子部品をインナーリードボンディング
する、いわゆるフィルムキャリアあるいはテープキャリ
アと称されるボンディング用基板に用いられている。
(b1 Background of the invention) It has been conventional practice to form a wiring pattern by bonding a Cu foil onto a substrate and etching the Cu foil. The formed film circuit board is LS
It is used in bonding substrates called film carriers or tape carriers for inner lead bonding of electronic components such as I-chips.

第2図は、この種のフィルム回路基板の一部を表してい
る。図において、1はポリイミドなどのフィルム基板で
あり、2はこのフィルム基板を搬送するためのスブロケ
・−トホールを示している。
FIG. 2 shows a portion of this type of film circuit board. In the figure, 1 is a film substrate made of polyimide or the like, and 2 is a through hole for transporting this film substrate.

このようなフィルム回路基板を製造する場合、まずフィ
ルム基板1の所定箇所にLSIチップをボンディングす
るための開口部3と、その周囲に、後にLSIの周囲を
切断した際、リード端子を露出させるための4つの開口
部4をパンチングにより形成する。このようなフィルム
基板に対してC後、前記開口部3に突出している各リー
ド端子の先端に対してLSIチップをインナーボンディ
ングし、一点鎖線9で示す箇所を打ち抜くことによって
、リード端子付のLSIを製造している。
When manufacturing such a film circuit board, first, an opening 3 is created at a predetermined location on the film board 1 for bonding the LSI chip, and around that opening 3 is created to expose lead terminals when the area around the LSI is later cut. The four openings 4 are formed by punching. After performing C on such a film substrate, an LSI chip with lead terminals is formed by inner bonding an LSI chip to the tip of each lead terminal protruding into the opening 3, and punching out the part indicated by the dashed line 9. is manufactured.

第3図は、前述のようにして打ち抜かれたLSIの平面
図、第4図はその拡大断面図である。図において6はL
SIチップを示し、複数のリード端子5は、フィルム基
板1の残留物である、サポートリング7や連結材8によ
って保持されている第5図は、他のタイプのフィルム回
路基板を表す図である。第2図に示した例と異なり、こ
の場合は、LSIチップをボンディングする箇所に大き
な開口部3を形成し、複数のリード端子の先端部にLS
Iチップをボンディングした後、開口部3の内側を一点
鎖線9で示すように切断することにより、リード付LS
Iを製造している。第6国手 は、このようにして切断されたLSIの憂面、第7図は
その拡大断面をそれぞれ表している。第3図と比べて明
らかなように、この場合は、サポートリングなどのフィ
ルム基材による保持を行っていない。
FIG. 3 is a plan view of the LSI punched out as described above, and FIG. 4 is an enlarged sectional view thereof. In the figure, 6 is L
FIG. 5, which shows an SI chip and a plurality of lead terminals 5 are held by support rings 7 and connecting members 8, which are the remains of the film substrate 1, is a diagram representing another type of film circuit board. . Unlike the example shown in FIG. 2, in this case, a large opening 3 is formed at the location where the LSI chip is bonded, and the LSI chip is formed at the tip of the multiple lead terminals.
After bonding the I-chip, the inside of the opening 3 is cut as shown by the dashed line 9 to form a leaded LS.
We are manufacturing I. Figure 6 shows the face of the LSI cut in this way, and Figure 7 shows its enlarged cross section. As is clear from a comparison with FIG. 3, in this case no support is provided by a film base material such as a support ring.

(C1発明が解決しようとする問題点 第2図に示したフィルム回路基板は、金属箔からなる複
数の配線パターンのうちLSIチップがボンディングさ
れる部分はサポートリング7によって保持されているた
め、リードが曲がりにくく、容易にLSIチップをボン
ディングすることができるが、LSIチップにリード端
子が接続された後も、サポートリングが残留したままで
あり、このサポートリングの表面に残留している接着剤
層が問題となる。すなわち、この接着剤層はわずかなが
ら絶縁性に問題があり、配線パターン間ピッチが細かい
箇所でリーク電流が流れる場合がある。特に、高信頼性
が要求される装置の部品として用いられる場合、この配
線パターン間のリークは重大な問題となる。
(C1 Problem to be solved by the invention) In the film circuit board shown in FIG. However, even after the lead terminals are connected to the LSI chip, the support ring remains, and the adhesive layer remaining on the surface of the support ring This poses a problem.In other words, this adhesive layer has a slight problem with its insulation properties, and leakage current may flow in areas where the pitch between wiring patterns is small.Especially as a component of a device that requires high reliability. When used, this leakage between wiring patterns becomes a serious problem.

第5図に示したフィルム回路基板の場合、前述の問題は
発生しないが、複数のリード端子がサポートリングによ
って保持されることなく、広い開口部のみによって保持
されているため、リード端子が変形しやすく、LSIチ
ップのボンディングに際して歩留りの低下の原因となっ
ている。
In the case of the film circuit board shown in Figure 5, the above-mentioned problem does not occur, but since the multiple lead terminals are not held by the support ring but only by the wide opening, the lead terminals may be deformed. This is a cause of a decrease in yield when bonding LSI chips.

その他に、接着剤層を用いないで、基板上に直接Cuパ
ターンを形成する2層構造の回路基板もあるが、プロセ
スが複雑でありコスト高であったこの発明は、接着剤層
を備えた3層構造の回路基板において回路基板上の配線
パターン間のリークによる問題を解消した回路基板の製
造方法を提供することを目的としている。
There is also a two-layer structure circuit board in which a Cu pattern is formed directly on the substrate without using an adhesive layer, but this invention, which has a complicated process and high cost, It is an object of the present invention to provide a method for manufacturing a circuit board that eliminates problems caused by leakage between wiring patterns on the circuit board in a circuit board having a three-layer structure.

(d1問題点を解決するための手段 この発明の回路基板の製造方法は、絶縁性基板上に接着
剤層を介して金属箔を接着し、この金属箔をエツチング
して所定の配線パターンを形成した後、この金属箔によ
る配線パターンをマスクとして、前記基板上に露出して
いる接着剤層をプラズマエツチングして除去することを
特徴としている。
(Means for Solving Problem d1) The method for manufacturing a circuit board of the present invention involves bonding a metal foil onto an insulating substrate via an adhesive layer, and etching this metal foil to form a predetermined wiring pattern. After that, using this metal foil wiring pattern as a mask, the adhesive layer exposed on the substrate is removed by plasma etching.

(e)作用 この発明の回路基板の製造方法においては、絶縁性基板
上に金属箔による配線パターンが形成される際、エツチ
ングによってパターン化される。
(e) Function In the method for manufacturing a circuit board of the present invention, when a wiring pattern of metal foil is formed on an insulating substrate, it is patterned by etching.

その際、絶縁性基板と金属箔を接着していた接着剤層は
エツチングされずそのまま残留している。
At this time, the adhesive layer that adhered the insulating substrate and the metal foil was not etched and remained as it was.

その後、前記配線パターンをマスクとして、絶縁性基板
上に露出している接着剤層をプラズマエツチングするこ
とにより、露出している接着剤層が選択的に除去される
。その結果、接着剤層は配線パターンと絶縁性基板間に
のみ残留し、配線パターン間には存在せず、前述の接着
剤層によるリークの問題は解消される。
Thereafter, the exposed adhesive layer on the insulating substrate is selectively removed by plasma etching the exposed adhesive layer on the insulating substrate using the wiring pattern as a mask. As a result, the adhesive layer remains only between the wiring pattern and the insulating substrate, and does not exist between the wiring patterns, thus solving the problem of leakage caused by the adhesive layer described above.

(f)実施例 第1図(A)・〜(C)は、この発明の実施例である回
路基板の製造方法の手順を表す図であり、各々回路基板
の断面を表している。同図(A)において、1は厚さ7
5または125μmのポリイミドのフィルム基板を表し
、このフィルム基板の表面に厚さ35μmのCuの金属
箔が厚さ20μmの接着剤JWIOを介してラミネート
されている。このようなCu箔ラミネート基板のCu箔
表面に対して、フォトレジスト膜を塗布し、フォトマス
クを介して露光し、フォトレジスト膜をエツチングした
後、Cu膜をケミカルエツチングすることにより、同図
(B)に示すように導体配線パターンを形成する。その
後、このフィルム回路基板全体を02プラズマエツチン
グ槽に通し、プラズマエツチングを行う。このことによ
り、同図(C)に示すようにCu膜からなる配線パター
ン5がマスクとして作用し、露出していた部分の接着剤
層10がプラズマエツチングされ、除去される。
(f) Embodiment FIGS. 1A to 1C are diagrams showing the steps of a method for manufacturing a circuit board according to an embodiment of the present invention, each of which shows a cross section of the circuit board. In the same figure (A), 1 is the thickness 7
5 or 125 μm polyimide film substrate, and a 35 μm thick Cu metal foil is laminated on the surface of this film substrate via a 20 μm thick adhesive JWIO. A photoresist film is applied to the Cu foil surface of such a Cu foil laminate substrate, exposed through a photomask, etched, and then the Cu film is chemically etched. A conductive wiring pattern is formed as shown in B). Thereafter, the entire film circuit board is passed through an 02 plasma etching tank to perform plasma etching. As a result, the wiring pattern 5 made of the Cu film acts as a mask, and the exposed portions of the adhesive layer 10 are plasma etched and removed, as shown in FIG. 2C.

このように02プラズマエツチングを行うことによって
、有機材料からなる接着剤層が選択的に除去される。
By performing the 02 plasma etching in this manner, the adhesive layer made of organic material is selectively removed.

なお、02プラズマエツチング工程にて、接着剤層だけ
ではなくポリイミドのフィルム基板も多少エツチングさ
れるが、酸素分圧、エツチング時間、温度9周波数、出
力等を管理して、接着剤層のみ完全に除去する。
In addition, in the 02 plasma etching process, not only the adhesive layer but also the polyimide film substrate is etched to some extent, but by controlling the oxygen partial pressure, etching time, temperature, frequency, output, etc., only the adhesive layer can be completely etched. Remove.

その後、防錆、半田付は性を良好にするため、Cu箔か
らなる配線パターン上に、Su、Au。
Thereafter, in order to improve rust prevention and soldering properties, Su and Au were coated on the wiring pattern made of Cu foil.

半田メッキ等を施して、回路基板として完成させる。Apply solder plating, etc. to complete the circuit board.

(g1発明の効果 以上のようにこの発明によれば、絶縁性基板上に形成さ
れた金属箔を接着するための接着剤層は、配線パターン
部分以外には残留しないため、接着剤層による配線パタ
ーン間のリークが生じることなく、わずかなリークが問
題となる高信頬性の要求される装置に適用することが可
能となる。特に、フィルムキャリアタイプのLSIを製
造する際、サポートリングを形成することができるため
、リードの変形がなく、LSIチップをインナーボンデ
ィングする際、歩留まりの低下を招かないという効果が
ある。
(g1 Effect of the invention As described above, according to this invention, the adhesive layer for adhering the metal foil formed on the insulating substrate does not remain in areas other than the wiring pattern part, so the wiring using the adhesive layer No leakage occurs between patterns, and it can be applied to devices that require high reliability, where a slight leakage is a problem.In particular, when manufacturing a film carrier type LSI, it is possible to form a support ring. Therefore, there is no deformation of the leads, and there is an effect that the yield does not decrease when inner bonding the LSI chip.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(A)〜(C)はこの発明の実施例である回路基
板の製造方法の手順を表す図、第2図。 第3図、第4図はサポートリングを形成する形式のフィ
ルムキャリアタイプの基板と切断されたリード付LSI
を表す図、第5図、第6図、第7図はサポートリングを
形成しない形式のフィルムキャリアタイプの基板と切断
されたリード付LSIを表す図である。 1−絶縁性基板、 5−金属箔、 1〇−接着剤層。
1A to 1C are diagrams showing the steps of a method for manufacturing a circuit board according to an embodiment of the present invention, and FIG. Figures 3 and 4 show a film carrier type substrate that forms a support ring and a cut LSI with leads.
Figures 5, 6, and 7 are diagrams showing a film carrier type substrate that does not form a support ring and a cut LSI with leads. 1-Insulating substrate, 5-Metal foil, 10-Adhesive layer.

Claims (1)

【特許請求の範囲】[Claims] (1)絶縁性基板上に接着剤層を介して金属箔を接着し
、この金属箔をエッチングして所定の配線パターンを形
成した後、この金属箔による配線パターンをマスクとし
て、前記基板上に露出している接着剤層をプラズマエッ
チングして除去することを特徴とする回路基板の製造方
法。
(1) After bonding a metal foil onto an insulating substrate via an adhesive layer and etching the metal foil to form a predetermined wiring pattern, use the wiring pattern of the metal foil as a mask to attach the metal foil to the substrate. A method of manufacturing a circuit board, characterized in that an exposed adhesive layer is removed by plasma etching.
JP31046086A 1986-12-24 1986-12-24 Manufacture of circuit board Pending JPS63160393A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31046086A JPS63160393A (en) 1986-12-24 1986-12-24 Manufacture of circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31046086A JPS63160393A (en) 1986-12-24 1986-12-24 Manufacture of circuit board

Publications (1)

Publication Number Publication Date
JPS63160393A true JPS63160393A (en) 1988-07-04

Family

ID=18005517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31046086A Pending JPS63160393A (en) 1986-12-24 1986-12-24 Manufacture of circuit board

Country Status (1)

Country Link
JP (1) JPS63160393A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02144987A (en) * 1988-11-26 1990-06-04 Sumitomo Metal Mining Co Ltd Manufacture of printed wiring board
WO1991016805A1 (en) * 1990-04-16 1991-10-31 Denki Kagaku Kogyo Kabushiki Kaisha Ceramic circuit board
WO2004038799A1 (en) * 2002-10-23 2004-05-06 Tomoegawa Paper Co., Ltd. Electronic member, method for making the same, and semiconductor device
JP2006196761A (en) * 2005-01-14 2006-07-27 Nitto Denko Corp Method for manufacturing wiring circuit board
JP2010171414A (en) * 2008-12-26 2010-08-05 Ngk Spark Plug Co Ltd Method of manufacturing wiring board with built-in component
JP2014151617A (en) * 2013-02-13 2014-08-25 Fujikura Ltd Elastic wiring board and method for manufacturing the same

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02144987A (en) * 1988-11-26 1990-06-04 Sumitomo Metal Mining Co Ltd Manufacture of printed wiring board
WO1991016805A1 (en) * 1990-04-16 1991-10-31 Denki Kagaku Kogyo Kabushiki Kaisha Ceramic circuit board
US5354415A (en) * 1990-04-16 1994-10-11 Denki Kagaku Kogyo Kabushiki Kaisha Method for forming a ceramic circuit board
WO2004038799A1 (en) * 2002-10-23 2004-05-06 Tomoegawa Paper Co., Ltd. Electronic member, method for making the same, and semiconductor device
KR100741030B1 (en) 2002-10-23 2007-07-19 가부시키가이샤 도모에가와 세이시쇼 Electronic member and method for making the same
CN100339987C (en) * 2002-10-23 2007-09-26 株式会社巴川制纸所 Electronic member, method for making the same, and semiconductor device
US7312145B2 (en) 2002-10-23 2007-12-25 Tomoegawa Paper Co., Ltd. Electronic member, method for making the same, and semiconductor device
JP2006196761A (en) * 2005-01-14 2006-07-27 Nitto Denko Corp Method for manufacturing wiring circuit board
JP4583939B2 (en) * 2005-01-14 2010-11-17 日東電工株式会社 Method for manufacturing printed circuit board
JP2010171414A (en) * 2008-12-26 2010-08-05 Ngk Spark Plug Co Ltd Method of manufacturing wiring board with built-in component
JP2014151617A (en) * 2013-02-13 2014-08-25 Fujikura Ltd Elastic wiring board and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US5448020A (en) System and method for forming a controlled impedance flex circuit
US6372620B1 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
US5109601A (en) Method of marking a thin film package
US5679194A (en) Fabrication of leads on semiconductor connection components
JPS63160393A (en) Manufacture of circuit board
JPH02162746A (en) Supporter of high density
US4965700A (en) Thin film package for mixed bonding of chips
JP3060020B2 (en) Manufacturing method of electronic component mounting device
JP2000252411A (en) Stacked semiconductor device and its manufacture
JPH06177315A (en) Multi-layered lead frame
KR100495932B1 (en) Film Carrier Tape and Method of fabricating the same
JPH01173694A (en) Manufacture of double-faced through-hole film carrier
JP2003249743A (en) Wiring substrate and method of manufacturing the same, semiconductor device and electronic device
US6305074B1 (en) Support for integrated circuit and process for mounting an integrated circuit on a support
JPH05283888A (en) Printed wiring board and its manufacture
JP3050253B2 (en) Method of manufacturing multilayer electronic component mounting substrate
JP2661280B2 (en) Tape carrier structure
JP2555878B2 (en) Method of manufacturing film carrier tape
Small Tape Automated Bonding and its Impact on the PWB
KR100501879B1 (en) Substrate for semiconductor and its manufacturing method
JPH0795556B2 (en) Tape carrier manufacturing method
JPH036036A (en) Manufacture of printed wiring board; flexible printed wiring board used for manufacture thereof
JPH06326215A (en) Manufacture of semiconductor device
JPH0541412A (en) Tape carrier and manufacture thereof, and packaging method of electronic parts using same
JPH03125446A (en) Manufacture of tape carrier