JPH06326215A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH06326215A
JPH06326215A JP11011193A JP11011193A JPH06326215A JP H06326215 A JPH06326215 A JP H06326215A JP 11011193 A JP11011193 A JP 11011193A JP 11011193 A JP11011193 A JP 11011193A JP H06326215 A JPH06326215 A JP H06326215A
Authority
JP
Japan
Prior art keywords
adhesive layer
semiconductor device
conductor pattern
conductor
conductor patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11011193A
Other languages
Japanese (ja)
Inventor
Takafumi Iwamoto
尚文 岩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP11011193A priority Critical patent/JPH06326215A/en
Publication of JPH06326215A publication Critical patent/JPH06326215A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

PURPOSE:To provide a manufacturing method of a high reliability and high bonding strength semiconductor device that eliminates at least a part of a bonding agent layer between conductor patterns. CONSTITUTION:A manufacturing method of a semiconductor device includes a process which forms a bonding agent layer 22 on a base film 21, a process which forms a conductor pattern 23 on the bonding agent layer 22 and a process which eliminates at least a part of the bonding agent layer 22 between the conductor patterns 23 and performs these processes, thereby eliminating the movement of a conductor metal in which the ions of the conductor patterns move by means of impurity ions contained in the bonding agent layer and moisture and voltage.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法
に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device.

【0002】[0002]

【従来の技術】従来、このような分野の技術としては、
以下に示すようなものがあった。図3は従来の3層テー
プを使用したTCP(テープキャリアパッケージ)の平
面図、図4は図3のA−A線断面図である。これらの図
において、ベースフィルム1に搬送用のスプロケットホ
ール5、ICチップ4を搭載するデバイスホール6等を
加工し、導体箔を接着剤層2を介して、貼り付けた後、
エッチング等により、導体パターン3を形成してICチ
ップ4を搭載するようにしたものである。
2. Description of the Related Art Conventionally, as a technique in such a field,
There was something like the following. 3 is a plan view of a TCP (tape carrier package) using a conventional three-layer tape, and FIG. 4 is a sectional view taken along the line AA of FIG. In these figures, the sprocket hole 5 for transportation, the device hole 6 for mounting the IC chip 4 and the like are processed in the base film 1, and after the conductor foil is attached through the adhesive layer 2,
The conductor pattern 3 is formed by etching or the like so that the IC chip 4 is mounted.

【0003】また、図5は接着剤を使用しない2層テー
プを使用したTCP(テープ・キャリア・パッケージ)
の断面図である。図5において、ベースフィルム11上
に薄いCu膜12を形成し、その上に導体パターン14
を積層するようにしている。図6はその2層テープを使
用したTCPの製造方法の一例を示す断面図である。
FIG. 5 shows a TCP (tape carrier package) using a two-layer tape that does not use an adhesive.
FIG. In FIG. 5, a thin Cu film 12 is formed on a base film 11, and a conductor pattern 14 is formed on the thin Cu film 12.
Are stacked. FIG. 6 is a sectional view showing an example of a TCP manufacturing method using the two-layer tape.

【0004】まず、図6(a)に示すように、ベースフ
ィルム11上に薄いCu膜12を形成し、次に、レジス
トを塗布して、図6(b)に示すように、レジストパタ
ーン13を形成する。次に、図6(c)に示すように、
ベースフィルム11上の薄いCu膜12上に導体パター
ン14を積層する。
First, as shown in FIG. 6 (a), a thin Cu film 12 is formed on a base film 11, and then a resist is applied to form a resist pattern 13 as shown in FIG. 6 (b). To form. Next, as shown in FIG.
The conductor pattern 14 is laminated on the thin Cu film 12 on the base film 11.

【0005】最後に、図6(d)に示すように、レジス
トパターン13を除去して、ベースフィルム11上に導
体パターン14を形成する。
Finally, as shown in FIG. 6D, the resist pattern 13 is removed to form a conductor pattern 14 on the base film 11.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上記し
た従来例に示した3層テープ構造では、ICチップを動
作させるために、導体(一方を+極、他方を−極)に通
電させることにより、接着剤層内部の不純物イオンと導
体金属とのイオン交換にて、導体金属が接着剤層内部を
移動する。つまり、デンドライト、マイグレーション等
と呼ばれる現象(接着剤層の中に含まれている不純物イ
オンと水分と電圧によって、導体パターンのイオンが移
動する)が生じ、絶縁抵抗が劣化し動作不良を起こすと
いう問題があった。
However, in the three-layer tape structure shown in the above-mentioned conventional example, in order to operate the IC chip, the conductors (one is the + pole and the other is the − pole) are energized, The conductive metal moves inside the adhesive layer by ion exchange between the impurity ions inside the adhesive layer and the conductive metal. In other words, a phenomenon called dendrite, migration, etc. (ions of the conductor pattern move due to the impurity ions contained in the adhesive layer, water and voltage) occurs, and the insulation resistance deteriorates, causing a malfunction. was there.

【0007】また、図5及び図6に示すような2層テー
プ構造の場合、接着剤層を使用しないため、絶縁抵抗の
劣化は起こらないが、接着強度が小さく、構造上のベー
スフィルムをエッチングによって形成しなければならな
いため、エッチング可能な材料を選択しなければならな
い等の問題があった。本発明は、以上述べた問題点を解
決するために、導体パターン間の接着剤層の少なくとも
一部を除去し、デンドライト現象を防止し得る高信頼
性、高接着強度の半導体装置の製造方法を提供すること
を目的とする。
Also, in the case of the two-layer tape structure as shown in FIGS. 5 and 6, since no adhesive layer is used, the insulation resistance is not deteriorated, but the adhesive strength is low and the structural base film is etched. Since it has to be formed by the above method, there is a problem that an etchable material has to be selected. In order to solve the above-mentioned problems, the present invention provides a method for manufacturing a semiconductor device having high reliability and high adhesive strength, which is capable of removing at least a part of an adhesive layer between conductor patterns and preventing a dendrite phenomenon. The purpose is to provide.

【0008】[0008]

【課題を解決するための手段】本発明は、上記目的を達
成するために、半導体装置の製造方法において、基板上
に接着剤層を形成する工程と、該接着剤層上に導体パタ
ーンを形成する工程と、該導体パターン間の接着剤層の
少なくとも一部を除去する工程を施すようにしたもので
ある。
In order to achieve the above object, the present invention provides a method of manufacturing a semiconductor device, which comprises a step of forming an adhesive layer on a substrate and a conductor pattern formed on the adhesive layer. And a step of removing at least a part of the adhesive layer between the conductor patterns.

【0009】また、上記基板として、ベースフィルムや
フレキシブルプリント基板やプリント配線基板を用いる
ことができる。
As the substrate, a base film, a flexible printed circuit board or a printed wiring board can be used.

【0010】[0010]

【作用】本発明によれば、半導体装置の製造方法におい
て、基板上に接着剤層を形成する工程と、該接着剤層上
に導体パターンを形成する工程と、該導体パターン間の
接着剤層の少なくとも一部を除去する工程を施す。した
がって、接着剤層の中に含まれている不純物イオンと水
分と電圧によって、導体パターンのイオンが移動する導
体金属の移動がなくなり、高い信頼性を有する半導体装
置を得ることができる。
According to the present invention, in a method of manufacturing a semiconductor device, a step of forming an adhesive layer on a substrate, a step of forming a conductor pattern on the adhesive layer, and an adhesive layer between the conductor patterns. Is removed. Therefore, due to the impurity ions contained in the adhesive layer, the moisture, and the voltage, the conductive metal to which the ions of the conductor pattern move does not move, and a highly reliable semiconductor device can be obtained.

【0011】[0011]

【実施例】以下、本発明の実施例について図を参照しな
がら詳細に説明する。図1は本発明の第1実施例を示す
半導体装置の製造工程断面図である。ここでは、3層構
造のTCPについて説明する。まず、図1(a)に示す
ように、従来のように、ベースフィルム(ベースとなる
基板)21上に、接着剤層22を形成し、その上に導体
パターン23からなる三層構造のテープを作成する。こ
こで、接着剤層とはベースフィルムと導体パータンを接
着させるもので、一般に、エポキシ系の材料からなる。
Embodiments of the present invention will be described in detail below with reference to the drawings. 1A to 1D are sectional views of a semiconductor device in a manufacturing process showing a first embodiment of the present invention. Here, TCP having a three-layer structure will be described. First, as shown in FIG. 1A, a tape having a three-layer structure including an adhesive layer 22 formed on a base film (base substrate) 21 and a conductor pattern 23 formed on the adhesive layer 22 as in the prior art. To create. Here, the adhesive layer bonds the base film and the conductor pattern, and is generally made of an epoxy material.

【0012】次に、図1(b)のように、導体パターン
23間の接着剤層22のエッチングを行う。この時、既
にパターニングが行われているため、導体パターン(C
u,Ag,Fe,Ni等)23をマスクとして、有機溶
剤にてエッチングを行うことが可能である。すると、図
1(c)に示すように、導体パターン23間の接着剤層
22が除去され、溝24が形成された導体パターン23
を得ることができる。
Next, as shown in FIG. 1B, the adhesive layer 22 between the conductor patterns 23 is etched. At this time, since the patterning has already been performed, the conductor pattern (C
Etching can be performed with an organic solvent using (u, Ag, Fe, Ni, etc.) 23 as a mask. Then, as shown in FIG. 1C, the adhesive layer 22 between the conductor patterns 23 is removed, and the conductor patterns 23 in which the grooves 24 are formed are formed.
Can be obtained.

【0013】その後、従来と同様にICチップを搭載し
て完成となる。図2は上記した第1実施例の変形例を示
す半導体装置の断面図である。この例では、ベースフィ
ルム21上に、接着剤層22を形成し、その上に導体パ
ターン23からなる三層構造のテープが作成される点
は、前記実施例と同様であるが、導体パターン23をマ
スクとして、導体パターン23間の接着剤層22を選択
的に除去するのではなく、導体パターン23間の接着剤
層22を除去し、溝25を形成し、導体パターン23間
を電気的に絶縁する。
After that, the IC chip is mounted in the same manner as in the conventional case, and the process is completed. FIG. 2 is a sectional view of a semiconductor device showing a modification of the first embodiment described above. In this example, the adhesive layer 22 is formed on the base film 21, and a tape having a three-layer structure composed of the conductor pattern 23 is formed on the adhesive layer 22, which is the same as the above-described embodiment, but the conductor pattern 23 is formed. With the mask as a mask, the adhesive layer 22 between the conductor patterns 23 is not selectively removed, but the adhesive layer 22 between the conductor patterns 23 is removed and grooves 25 are formed to electrically connect the conductor patterns 23. Insulate.

【0014】このように構成することにより、導体パタ
ーン23は接着剤層22により、確実に固着され、しか
もに、導体パターン23間は電気的に完全に絶縁するこ
とができる。図7は本発明の第2実施例を示す半導体装
置の製造工程断面図である。ここでは、フレキシブルプ
リント基板について説明する。
With this structure, the conductor patterns 23 are securely fixed by the adhesive layer 22, and the conductor patterns 23 can be electrically completely insulated from each other. FIG. 7 is a sectional view of a semiconductor device manufacturing process showing the second embodiment of the present invention. Here, the flexible printed circuit board will be described.

【0015】まず、図7(a)に示すように、フレキシ
ブルプリント基板31上に、接着剤層32を形成し、そ
の上に導体パターン33からなる三層構造のフレキシブ
ルプリント配線を作成する。次いで、図7(b)のよう
に、導体パターン33間の接着剤層32のエッチングを
行う。この時、既にパターニングが行われているため、
導体パターン(Cu,Ag,Fe,Ni等)33をマス
クとして有機溶剤にてエッチングを行うことが可能であ
る。
First, as shown in FIG. 7A, an adhesive layer 32 is formed on a flexible printed board 31, and a flexible printed wiring having a three-layer structure composed of a conductor pattern 33 is formed on the adhesive layer 32. Next, as shown in FIG. 7B, the adhesive layer 32 between the conductor patterns 33 is etched. At this time, since patterning has already been performed,
It is possible to perform etching with an organic solvent using the conductor pattern (Cu, Ag, Fe, Ni, etc.) 33 as a mask.

【0016】すると、図7(c)に示すように、導体パ
ターン33間の接着剤層32が除去され、溝34が形成
された導体パターン33を得ることができる。また、こ
の実施例においても、図2と同様に、導体パターン33
間の接着剤層32の一部(図示なし)を除去し、導体パ
ターン33間を電気的に絶縁することができる。
Then, as shown in FIG. 7C, the adhesive layer 32 between the conductor patterns 33 is removed, and the conductor pattern 33 in which the grooves 34 are formed can be obtained. Also in this embodiment, as in FIG. 2, the conductor pattern 33 is formed.
A part (not shown) of the adhesive layer 32 in between can be removed to electrically insulate between the conductor patterns 33.

【0017】図8は本発明の第3実施例を示す半導体装
置の製造工程断面図である。ここでは、プリント配線基
板(ガラスエボキシ基板)について説明する。まず、図
8(a)に示すように、プリント配線基板(例えば、ガ
ラスエボキシ基板)41上に、接着剤層42を形成し、
その上に導体パターン43からなる三層構造のプリント
配線を作成する。
FIG. 8 is a sectional view of a semiconductor device manufacturing process showing the third embodiment of the present invention. Here, a printed wiring board (glass epoxy board) will be described. First, as shown in FIG. 8A, an adhesive layer 42 is formed on a printed wiring board (for example, glass epoxy board) 41,
A printed wiring having a three-layer structure composed of the conductor pattern 43 is formed thereon.

【0018】次に、図8(b)に示すように、導体パタ
ーン43間の接着剤層42のエッチングを行う。この
時、既にパターニングが行われているため、導体パター
ン(Cu,Ag,Fe,Ni等)43をマスクとして有
機溶剤にてエッチングを行うことが可能である。する
と、図8(c)に示すように、導体パターン43間の接
着剤層42が除去され、溝44が形成された導体パター
ン43を得ることができる。
Next, as shown in FIG. 8B, the adhesive layer 42 between the conductor patterns 43 is etched. At this time, since patterning has already been performed, it is possible to perform etching with an organic solvent using the conductor pattern (Cu, Ag, Fe, Ni, etc.) 43 as a mask. Then, as shown in FIG. 8C, the adhesive layer 42 between the conductor patterns 43 is removed, and the conductor pattern 43 in which the groove 44 is formed can be obtained.

【0019】この実施例においても、図2と同様に、導
体パターン43間の接着剤層42の一部(図示なし)を
除去し、導体パターン43間を電気的に絶縁することが
できる。なお、本発明は上記実施例に限定されるもので
はなく、本発明の趣旨に基づいて種々の変形が可能であ
り、これらを本発明の範囲から排除するものではない。
Also in this embodiment, as in FIG. 2, a part (not shown) of the adhesive layer 42 between the conductor patterns 43 can be removed to electrically insulate the conductor patterns 43. The present invention is not limited to the above-mentioned embodiments, and various modifications can be made based on the spirit of the present invention, and these modifications are not excluded from the scope of the present invention.

【0020】[0020]

【発明の効果】以上、詳細に説明したように、本発明に
よれば、半導体装置の製造方法において、基板上に接着
剤層を形成する工程と、該接着剤層上に導体パターンを
形成する工程と、該導体パターン間の接着剤層の少なく
とも一部を除去する工程を施すようにしたので、接着剤
層の中に含まれている不純物イオンと水分と電圧によっ
て、導体パターンのイオンが移動する導体金属の移動が
なくなり、高い信頼性を有する半導体装置を得ることが
できる。特に、ベースフィルム上に接着剤層を介して微
細ピッチで配線される導体パターンを有するTCP(テ
ープキャリアパッケージ)において、有効である。
As described above in detail, according to the present invention, in the method of manufacturing a semiconductor device, the step of forming an adhesive layer on a substrate and the step of forming a conductor pattern on the adhesive layer. Since the step and the step of removing at least a part of the adhesive layer between the conductor patterns are performed, the ions of the conductor pattern move due to the impurity ions, moisture and voltage contained in the adhesive layer. The movement of the conductive metal is eliminated, and a semiconductor device having high reliability can be obtained. In particular, it is effective in a TCP (tape carrier package) having a conductor pattern on a base film which is wired at a fine pitch via an adhesive layer.

【0021】また、導体パターンの剥がれが問題になり
易い可撓性を有するフレキシブルプリント基板に適用す
ると好適である。更に、多くの配線が施されるプリント
基板に同様に適用することにより、簡単な構成でもっ
て、顕著な効果を奏することができる。また、2層構造
のテープのように接着強度が低下することはなく、材料
選択の自由度も広くすることが可能となる。
Further, it is suitable to be applied to a flexible printed circuit board having flexibility in which peeling of the conductor pattern is likely to be a problem. Furthermore, by applying the same to a printed circuit board on which a lot of wiring is provided, a remarkable effect can be obtained with a simple configuration. In addition, the adhesive strength does not decrease unlike the tape having a two-layer structure, and the degree of freedom in material selection can be increased.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例を示す半導体装置の製造工
程断面図である。
FIG. 1 is a cross-sectional view of a manufacturing process of a semiconductor device showing a first embodiment of the present invention.

【図2】本発明の第1実施例の変形例を示す半導体装置
の製造工程断面図である。
FIG. 2 is a manufacturing step sectional view of a semiconductor device showing a modification of the first embodiment of the present invention.

【図3】従来の3層テープを使用したTCP(テープキ
ャリアパッケージ)の平面図である。
FIG. 3 is a plan view of a TCP (tape carrier package) using a conventional three-layer tape.

【図4】図3のA−A線断面図である。4 is a cross-sectional view taken along the line AA of FIG.

【図5】従来の接着剤を使用しない2層テープを使用し
たTCP(テープ・キャリア・パッケージ)の断面図で
ある。
FIG. 5 is a sectional view of a TCP (tape carrier package) using a conventional two-layer tape that does not use an adhesive.

【図6】従来の接着剤を使用しない2層テープを使用し
たTCP(テープ・キャリア・パッケージ)の製造方法
の一例を示す断面図である。
FIG. 6 is a cross-sectional view showing an example of a method for manufacturing a TCP (tape carrier package) using a conventional two-layer tape that does not use an adhesive.

【図7】本発明の第2実施例を示す半導体装置の製造工
程断面図である。
FIG. 7 is a sectional view of a semiconductor device manufacturing process showing the second embodiment of the present invention.

【図8】本発明の第3実施例を示す半導体装置の製造工
程断面図である。
FIG. 8 is a sectional view of a semiconductor device manufacturing process showing the third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

21 ベースフィルム 22,32,42 接着剤層 23,33,43 導体パターン 24,25,34,44 溝 31 フレキシブルプリント基板 41 プリント配線基板 21 Base Film 22, 32, 42 Adhesive Layer 23, 33, 43 Conductor Pattern 24, 25, 34, 44 Groove 31 Flexible Printed Board 41 Printed Wiring Board

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】(a)基板上に接着剤層を形成する工程
と、 (b)該接着剤層上に導体パターンを形成する工程と、 (c)該導体パターン間の接着剤層の少なくとも一部を
除去する工程を施すことを特徴とする半導体装置の製造
方法。
1. A process of forming an adhesive layer on a substrate; (b) a process of forming a conductor pattern on the adhesive layer; and (c) at least an adhesive layer between the conductor patterns. A method of manufacturing a semiconductor device, which comprises performing a step of removing a part.
【請求項2】 前記基板はベースフィルムであることを
特徴とする請求項1記載の半導体装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein the substrate is a base film.
【請求項3】 前記基板はフレキシブルプリント基板で
あることを特徴とする請求項1記載の半導体装置の製造
方法。
3. The method of manufacturing a semiconductor device according to claim 1, wherein the substrate is a flexible printed circuit board.
【請求項4】 前記基板はプリント配線基板であること
を特徴とする請求項1記載の半導体装置の製造方法。
4. The method of manufacturing a semiconductor device according to claim 1, wherein the substrate is a printed wiring board.
JP11011193A 1993-05-12 1993-05-12 Manufacture of semiconductor device Withdrawn JPH06326215A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11011193A JPH06326215A (en) 1993-05-12 1993-05-12 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11011193A JPH06326215A (en) 1993-05-12 1993-05-12 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH06326215A true JPH06326215A (en) 1994-11-25

Family

ID=14527325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11011193A Withdrawn JPH06326215A (en) 1993-05-12 1993-05-12 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH06326215A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104766851A (en) * 2014-01-08 2015-07-08 精工爱普生株式会社 Wiring substrate, droplet ejection head, printing apparatus, and manufacturing method for wiring substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104766851A (en) * 2014-01-08 2015-07-08 精工爱普生株式会社 Wiring substrate, droplet ejection head, printing apparatus, and manufacturing method for wiring substrate

Similar Documents

Publication Publication Date Title
US7365006B1 (en) Semiconductor package and substrate having multi-level vias fabrication method
JP3895303B2 (en) Method for manufacturing package substrate without using plated lead
US8236690B2 (en) Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad
JP3003624B2 (en) Semiconductor device
JPH0536756A (en) Tape carrier for semiconductor device and its manufacture
JP2664408B2 (en) Manufacturing method of hybrid integrated circuit
KR970060427A (en) Manufacturing method of lead frame
JP3523815B2 (en) Semiconductor device
JPH06326215A (en) Manufacture of semiconductor device
JPS63160393A (en) Manufacture of circuit board
JPH0378793B2 (en)
JP2000114412A (en) Manufacture of circuit board
JP2787230B2 (en) Substrate for mounting electronic components
JP4252227B2 (en) Manufacturing method of double-sided flexible circuit board
JPS6141303B2 (en)
KR100251330B1 (en) A lead structure for chip connection
JPH06177277A (en) Manufacture of semiconductor device
JP4359992B2 (en) Film carrier manufacturing method
JPH0795556B2 (en) Tape carrier manufacturing method
JPS62291125A (en) Manufacture of circuit board
JPH057071A (en) Surface packaging multilayer wiring board
JPS60124832A (en) Manufacture of semiconductor device
JP2001230280A (en) Film carrier and manufacturing method therfor
JPH10178141A (en) Composite lead frame and its manufacturing method
JPH11243263A (en) Wiring board and manufacture thereof

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000801