JPS63160362A - Power-supply wiring structure for integrated circuit - Google Patents
Power-supply wiring structure for integrated circuitInfo
- Publication number
- JPS63160362A JPS63160362A JP31054186A JP31054186A JPS63160362A JP S63160362 A JPS63160362 A JP S63160362A JP 31054186 A JP31054186 A JP 31054186A JP 31054186 A JP31054186 A JP 31054186A JP S63160362 A JPS63160362 A JP S63160362A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- power
- input
- supply wiring
- external noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001681 protective effect Effects 0.000 abstract description 6
- 230000002829 reductive effect Effects 0.000 abstract description 4
- 230000002238 attenuated effect Effects 0.000 abstract description 3
- 230000000149 penetrating effect Effects 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本弁明は、静電気等の外部ノイズによる集積回路の論理
誤動作を防止するための集積回路の電源配線構造に関す
るものである。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a power supply wiring structure for an integrated circuit to prevent logic malfunctions of the integrated circuit due to external noise such as static electricity.
（従来の技術）
従来、このような分野の技術としては、例えば第２図〜
第４図に記載されるものがあった。以下、その構成を説
明する。(Prior art) Conventionally, as a technology in this field, for example, Fig. 2~
There was something described in Figure 4. The configuration will be explained below.
第２図は集積回路における従来の電源配線構造の構成図
である。FIG. 2 is a block diagram of a conventional power supply wiring structure in an integrated circuit.
集積回路（以下、ＩＣという）は、外部との間で信号の
授受を行う入出力部１を有し、その入出力部１には複数
の入出力端子２が外部に引出されている。入出力部１に
は信号線３を介して内部ロジック部４が接続されている
。内部ロジック部４は入出力部１から信号線３を通して
入力される信号の論理処理を行ったり、その論理処理結
果等を信帰線３を通して入出力部１へ出力する回路であ
る。An integrated circuit (hereinafter referred to as an IC) has an input/output section 1 for exchanging signals with the outside, and the input/output section 1 has a plurality of input/output terminals 2 led out to the outside. An internal logic section 4 is connected to the input/output section 1 via a signal line 3. The internal logic section 4 is a circuit that performs logical processing on signals input from the input/output section 1 through the signal line 3 and outputs the results of the logical processing to the input/output section 1 through the signal line 3.
このようなＩＣに電源電力を供給するために電源パッド
１０が設けられており、その電源パッド１０がＡ、ｌ）
等からなる電源配線１１によって入出力部１及び内部ロ
ジック部４に接続されている。A power pad 10 is provided to supply power to such an IC, and the power pad 10 is A, l)
It is connected to the input/output section 1 and the internal logic section 4 by a power supply wiring 11 consisting of, etc.
電源パッド１０は、例えばワイヤボンディングされてＩ
Ｃの外部端子に接続されている。この外部端子には電池
等の電源が接続され、その電源電力が外部端子、電源パ
ッド１０及び電源配線１１を通して入出力部１及び内部
ロジック部４へ供給され、ＩＣが動作状態となる。The power supply pad 10 is, for example, wire-bonded to
Connected to the external terminal of C. A power source such as a battery is connected to this external terminal, and the power is supplied to the input/output section 1 and the internal logic section 4 through the external terminal, the power pad 10, and the power wiring 11, and the IC becomes operational.
第３図は第２図中の入出力部１の構成例を示す回路図で
あり、この図には入出力部１における出力部分を相補型
８０３インバータ（以下、Ｃ）１０８インバータという
〉で構成した回路が示されている。FIG. 3 is a circuit diagram showing an example of the configuration of the input/output section 1 in FIG. The following circuit is shown.
この出力部分は、第２図の電源配線１１と接続される正
電源ＶＤＤ用の電源端子２０と負電源ｖＳＳ用の電源端
子２１、内部ロジック部４と接続される入力端子２２、
及び外部へ引出された出力端子２３を有し、その電源端
子２０．２１間にはＰチャネルＨＯＳトランジスタ（以
下、ＰＭＯ５という）２４及びＮチャネルＦ４ＯＳトラ
ンジスタ（ＬＸ下、Ｎ）ＩＯ３という）２５からなるＣ
ＭＯＳインバータが接続されている。入力端子２２は８
ＭＯ８２４及びＮ）ＩＯ３２５のゲートに共通接続され
、さらにそのＰ）１０３２４及びＮ）ＩＯ３２５のドレ
インは接続点２６で共通接続されている。接続点２６と
ＰＨ０３２４のソース間には順方向にダイオード２７が
、同じく接続点２６とＮＨＯ３２５のソース間には逆方
向にダイオード２８が、それぞれ接続されている。この
ダイオード２７゜２８は外部ノイズに対するＩＣ内部へ
の侵入を阻止するもので、ガードリングで構成されてい
る。また、接続点２６には外部ノイズ減衰用の保護抵抗
２９を介して外部引出し用の出力端子２３が接続されて
いる。This output part includes a power supply terminal 20 for the positive power supply VDD connected to the power supply wiring 11 in FIG. 2, a power supply terminal 21 for the negative power supply vSS, an input terminal 22 connected to the internal logic section 4,
and an output terminal 23 drawn out to the outside, and between the power supply terminals 20 and 21 there is a P-channel HOS transistor (hereinafter referred to as PMO5) 24 and an N-channel F4OS transistor (LX lower, N) IO3) 25. C
A MOS inverter is connected. Input terminal 22 is 8
It is commonly connected to the gates of MO824 and N)IO325, and the drains of P)10324 and N)IO325 are commonly connected at connection point 26. A diode 27 is connected in the forward direction between the connection point 26 and the source of the PH0324, and a diode 28 is connected in the reverse direction between the connection point 26 and the source of the NHO325. The diodes 27 and 28 prevent external noise from entering the IC, and are constructed of guard rings. Furthermore, an output terminal 23 for external extraction is connected to the connection point 26 via a protective resistor 29 for attenuating external noise.
第４図は第３図におけるＣＨＯＳイン八〜夕へ近の構造
例を示す断面図である。Ｎ−型半導体基板３０にはＰ−
型ウェル３１が形成され、そのＰ−型ウェル３１外の半
導体基板３０の表面にはＰ＋型拡散層２４−１．２４−
２等で構成される８ＭＯ８２４が形成され、ざらにＰ−
型ウェル３１中にはＮ＋型型数散層２５１゜２５−２等
で構成されるＮ）１０３２５が形成されている。また、
Ｐ）ｉ０ｓ２４の周囲はＮ 型拡散層からなるガードリ
ング３２で囲まれ、さらにＮ）１０３２５の周囲はＰ
型拡散層からなるガードリンク３３で囲まれている。FIG. 4 is a sectional view showing an example of the structure of the CHOS inn 8 to 7 in FIG. 3. The N- type semiconductor substrate 30 has P-
A type well 31 is formed, and a P+ type diffusion layer 24-1, 24- is formed on the surface of the semiconductor substrate 30 outside the P- type well 31.
8MO824 consisting of 2nd class was formed, and roughly P-
In the type well 31, an N) 10325 composed of an N+ type scattering layer 251°25-2, etc. is formed. Also,
P)i0s24 is surrounded by a guard ring 32 made of an N type diffusion layer, and N)10325 is surrounded by a P
It is surrounded by a guard link 33 made of a type diffusion layer.
ＰＨ０３２４側のガードリング３２は電源端子２０に接
続され、Ｐ）ｌＯ３２４のドレインと共に第３図のダイ
オード２Ｔを構成している。またＮＨＯ３２５側のガー
ドリンク３３は電源端子２１に接続され、Ｎ）ＩＯ３２
５のトレインと共に第３図のダイオード２５を構成して
いる。The guard ring 32 on the PH0324 side is connected to the power supply terminal 20, and forms the diode 2T in FIG. 3 together with the drain of the P1O324. Also, the guard link 33 on the NHO325 side is connected to the power supply terminal 21, and the NHO325 side guard link 33 is connected to the power supply terminal 21.
Together with the train No. 5, it constitutes the diode 25 in FIG.
第３図及び第４図において、第２図の内部ロジック部４
から入力端子２２へ信号が与えられると、その信号はＣ
）ＩＱｓインバータで反転され、保護抵抗２９及び出力
端子２３を通して外部へ出力される。ここで、外部ノイ
ズ２３が出力端子２３に加わった場合、そのノイズか過
度に高くかつ急激なときにはそれか保護抵抗２９で減衰
されるため、ダイオード２７゜２８や、ＣＭＯＳインバ
ータの絶縁層等の破壊が防止できる。また、出力端子２
３に侵入した外部ノイズはそれが正極性のときにはダイ
オード２７を通して電極端子２０へ、負極性のときには
ダイオード２８を通して電％Ｄａ子２１へそれぞれ流れ
るため、Ｃ）１０３インバータや第４図の内部ロジック
部４への外部ノイズの侵入が防止できる。3 and 4, the internal logic section 4 of FIG.
When a signal is given to the input terminal 22 from
) IQs is inverted by the inverter and output to the outside through the protection resistor 29 and output terminal 23. Here, if external noise 23 is applied to the output terminal 23, and if the noise is excessively high and sudden, it will be attenuated by the protective resistor 29, causing damage to the diodes 27 and 28, the insulation layer of the CMOS inverter, etc. can be prevented. Also, output terminal 2
External noise that has entered the circuit 3 flows through the diode 27 to the electrode terminal 20 when it has positive polarity, and to the electrode terminal 21 through the diode 28 when it has negative polarity. 4 can be prevented from entering external noise.
（発明か解決しようとする問題点）
しかしながら、上記構成の電源配線構造では、出力端子
２３あるいは入力端子に外部ノイズが加わると、その外
部ノイズがダイオード２７．２８及び電源端子２０．２
１を通して電源配線１１へ入り、その電源配線１１を通
して内部ロジック４内に侵入するため、その外部ノイズ
による電源電力の変動によって論理誤動作が発生すると
いう問題点があった。(Problem to be Solved by the Invention) However, in the power supply wiring structure having the above configuration, when external noise is applied to the output terminal 23 or the input terminal, the external noise is transmitted to the diode 27.28 and the power supply terminal 20.2.
1 to the power supply wiring 11 and enters the internal logic 4 through the power supply wiring 11, there is a problem in that logic malfunctions occur due to fluctuations in the power supply power due to external noise.
本発明は前記従来技術か持っていた問題点として、外部
ノイズの侵入による論理誤動作の点について解決したＩ
Ｃの電源配線構造を提供するものである。The present invention solves the problem of logic malfunctions caused by the intrusion of external noise, which was a problem with the prior art.
This provides a power supply wiring structure of C.
（問題点を解決するための手段）
本発明は前記問題点を解決するために、入出力端子と外
部ノイズ流入阻止用のカードリングに保護され該入出力
端子に接続された入出力素子とを有する入出力部と、前
記入出力素子に接続されその入出力素子から入力される
信号の論理処理を行うと共に内部の信号をその入出力素
子を通して出力する内部ロジック部と、外部電源に接続
される電源パッドと、この電源パッドに接続され前記入
出力部及び内部ロジック部に電源電力を供給する電源配
線とを備えたＩＣの電源配線構造において、前記電源配
線は、抵抗を介して前記電源パッドと前記入出力部に接
続された第１の電源配線と、抵抗を介して前記電源パッ
ドと内部ロジック部に接続された第２の電源配線とで構
成したものである。(Means for Solving the Problems) In order to solve the above problems, the present invention provides an input/output terminal and an input/output element connected to the input/output terminal protected by a card ring for preventing inflow of external noise. an internal logic section that is connected to the input/output element and performs logical processing on signals input from the input/output element and outputs internal signals through the input/output element; and an internal logic section that is connected to the external power supply. In an IC power supply wiring structure comprising a power supply pad and a power supply wiring connected to the power supply pad and supplying power to the input/output section and the internal logic section, the power supply wiring is connected to the power supply pad via a resistor. The device includes a first power supply wiring connected to the input/output section, and a second power supply wiring connected to the power supply pad and the internal logic section via a resistor.
（作 用）
本発明によれば、以上のようにＩＣの電源配線構造を構
成したので、第１の電源配線は入出力端子から入出力部
へ侵入した外部ノイズを電源パッドを通して電源側へ流
出させ、第２の電源配線及び内部ロジック側への外部ノ
イズの廻り込み母を減少させるように働く。従って前記
問題点を除去できるのである。(Function) According to the present invention, since the power supply wiring structure of the IC is configured as described above, the first power supply wiring allows external noise that has entered the input/output section from the input/output terminal to flow out to the power supply side through the power supply pad. This works to reduce the amount of external noise that enters the second power supply wiring and the internal logic side. Therefore, the above-mentioned problem can be eliminated.
（実施例）
第１図は本発明の実施例を示すＩＣ電源配線構造の概略
構成図でおる。(Embodiment) FIG. 1 is a schematic diagram of an IC power supply wiring structure showing an embodiment of the present invention.
ＩＣは外部との間で信号の授受を行う入出力部４０と、
その入出力部４０から与えられる信号の論理処理等を行
う内部ロジック部５０とを備えている。入出力部４０は
複数の入出力端子４１を有し、その入出力端子４１には
外部ノイズ減衰用の保護抵抗４２が接続され、ざらにそ
の保護抵抗４２にガードリング４３及び入出力素子４４
が接続されている。入出力素子４４は例えば従来の第３
図のようなＣＭＯＳインバータ等で構成され、その入出
力素子４４の囲りに従来の第３図のようなダイオード２
７．２８等からなる外部ノイズ侵入阻止用のガードリン
ク４３が設けられている。入出力素子４４には信号線５
１を介して内部ロジック部５０が接続されている。内部
ロジック部５０はアンドゲート、オアゲート等からなる
演算回路等で構成され、入出力素子４４及び信号線５１
を通して与えられる信号の論理処理や、その論理処理結
果等を信号線５１を通して入出力素子４４へ与える機能
を有している。The IC includes an input/output section 40 that exchanges signals with the outside,
It also includes an internal logic section 50 that performs logical processing of signals provided from the input/output section 40. The input/output section 40 has a plurality of input/output terminals 41, a protective resistor 42 for external noise attenuation is connected to the input/output terminals 41, and a guard ring 43 and an input/output element 44 are connected to the protective resistor 42.
is connected. The input/output element 44 is, for example, a conventional third
It consists of a CMOS inverter etc. as shown in the figure, and the input/output element 44 is surrounded by a conventional diode 2 as shown in FIG.
A guard link 43 made of 7.28 or the like is provided for preventing intrusion of external noise. The input/output element 44 has a signal line 5
The internal logic section 50 is connected via the terminal 1. The internal logic section 50 is composed of arithmetic circuits such as AND gates and OR gates, and includes an input/output element 44 and a signal line 51.
It has a function of logically processing signals applied through the signal line 51 and providing the results of the logical processing to the input/output element 44 through the signal line 51.
このようなＩＣに電源電力を供給するために、外部引出
し用の電源パッド６０が設けられている。電源パッド６
０はコンタクト６１．６２を介してポリ抵抗や拡散抵抗
等からなる第１と第２の抵抗６３．６４が並列に接続さ
れており、さらにそれら第１．第２の抵抗６３．６４が
コンタクト６５．６８を介してＡｆＪ等からなる第１と
第２の電源配線６７、６８にそれぞれ接続されている。In order to supply power to such an IC, a power supply pad 60 for external extraction is provided. power pad 6
0, first and second resistors 63,64 made of poly resistors, diffused resistors, etc. are connected in parallel via contacts 61,62, and the first and second resistors 63,64 are connected in parallel through contacts 61,62. Second resistors 63 and 64 are connected to first and second power supply wirings 67 and 68 made of AfJ or the like through contacts 65 and 68, respectively.
第１．第２の抵抗６３．６４は、例えば５〜１００Ω程
度の値である。第１の電源配線６７は入出力部４０に、
第２の電源配線６８は内部ロジック部５０にそれぞれ接
続されている。また、電源パッド６０は図示しない外部
端子に接続され、その外部端子に電池等の電源７０が接
続される。1st. The second resistor 63.64 has a value of, for example, about 5 to 100Ω. The first power supply wiring 67 is connected to the input/output section 40,
The second power supply wiring 68 is connected to the internal logic section 50, respectively. Further, the power supply pad 60 is connected to an external terminal (not shown), and a power supply 70 such as a battery is connected to the external terminal.
以上の構成において、外部ノイズＮが入出力端子旧に加
わった場合、その外部ノイズＮは保護抵抗４２で減衰さ
れた後、ガードリンク４３を介して第１の電源配線６７
へと流れる。ここで、ガードリンク４３は従来と同様に
、入出力素子４４や、信号線５１及び内部ロジック部５
０への外部ノイズＮの侵入を阻止している。In the above configuration, when external noise N is added to the input/output terminal, the external noise N is attenuated by the protective resistor 42 and then connected to the first power supply wiring 67 via the guard link 43.
flows to. Here, the guard link 43 is connected to the input/output element 44, the signal line 51, and the internal logic section 5, as in the conventional case.
This prevents external noise N from entering 0.
第１の電源配線６７に流入した外部ノイズＮは、第１の
抵抗６３及び電源パッド６０を通り、電源７０側方向と
第２の抵抗６４及び第２の電源配線６８とに分岐して流
れる。ここで、例えば電源７０の内部抵抗値を１０、第
２の抵抗６４の値を２０Ωとすると、第２の電源配線６
７へ侵入する外部ノイズは１／２１に低減される。その
ため、第２の電源電線６８を通して内部ロジック部５０
へ侵入する外部ノイズ量が大幅に減少し、電源電力変動
による論理誤動作を適確に防止できる
なお、第１図の電源パッド６０及び電源配線６７゜６８
のパターンはＩＣの回路構成に応じて種々の形状に変形
できる。External noise N that has flowed into the first power supply wiring 67 passes through the first resistor 63 and the power supply pad 60, and flows in the direction toward the power supply 70 side, the second resistor 64, and the second power supply wiring 68. Here, for example, if the internal resistance value of the power supply 70 is 10 and the value of the second resistor 64 is 20Ω, then the second power supply wiring 6
The external noise that enters into 7 is reduced by 1/21. Therefore, the second power supply wire 68 is passed through the internal logic section 50.
The amount of external noise intruding into the circuit is greatly reduced, and logic malfunctions due to fluctuations in power supply can be properly prevented.
The pattern can be transformed into various shapes depending on the circuit configuration of the IC.
（発明の効果）
以上詳細に説明したように、本発明によれば、電源パッ
ドと入出力部を第１の電源配線で、その電源パッドと内
部ロジック部を第２の電源配線でそれぞれ接続したので
、入出力端子に加わる外部ノイズが入出力部、第１の電
源配線及び電源へと流れ、それによって第２の電源配線
及び内部ロジツ部への外部ノイズの廻り込み量が減少し
、論理誤動作を的確に防止できる。(Effects of the Invention) As described above in detail, according to the present invention, the power supply pad and the input/output section are connected by the first power supply wiring, and the power supply pad and the internal logic section are connected by the second power supply wiring. Therefore, external noise applied to the input/output terminal flows to the input/output section, the first power supply wiring, and the power supply, which reduces the amount of external noise that enters the second power supply wiring and internal logic section, and prevents logic malfunctions. can be accurately prevented.
第１図は本発明の実施例を示す集積回路（ｒｃ）におけ
る電源配線構造の概略構成図、第２図は従来の電源配線
構造の構成図、第３図は第２図中の入出力部の回路図、
第４図は第３図の要部構造断面図でおる。
４０・・・・・・入出力部、４１・・・・・・入出力端
子、４２・・・・・・保護抵抗、４３・・・・・・ガー
ドリング、４４・・・・・・入出力素子、５０・・・・
・・内部ロジック部、６０・・・・・・電源パッド、６
３゜６４・・・・・・第１．第２の抵抗、６７、６８・
・・・・・第１．第２の電源配線、ＴＯ・・・・・・電
源。
出願人代理人 柿 本 恭 酸第２図
第３図FIG. 1 is a schematic configuration diagram of a power wiring structure in an integrated circuit (RC) showing an embodiment of the present invention, FIG. 2 is a configuration diagram of a conventional power wiring structure, and FIG. 3 is an input/output section in FIG. 2. circuit diagram,
FIG. 4 is a sectional view of the main structure of FIG. 3. 40... Input/output section, 41... Input/output terminal, 42... Protection resistor, 43... Guard ring, 44... Input Output element, 50...
・・Internal logic section, 60 ・・・Power pad, 6
3゜64...1st. Second resistance, 67, 68・
...First. Second power supply wiring, TO... power supply. Applicant's representative: Kakimoto Kyo Acid Figure 2 Figure 3
Claims (1)
保護され該入出力端子に接続された入出力素子とを有す
る入出力部と、前記入出力素子に接続されその入出力素
子から入力される信号の論理処理を行うと共に内部の信
号をその入出力素子を通して出力する内部ロジック部と
、外部電源に接続される電源パッドと、この電源パッド
に接続され前記入出力部及び内部ロジック部に電源電力
を供給する電源配線とを備えた集積回路の電源配線構造
において、 前記電源配線は、抵抗を介して前記電源パッドと前記入
出力部に接続された第１の電源配線と、抵抗を介して前
記電源パッドと内部ロジック部に接続された第２の電源
配線とで構成したことを特徴とする集積回路の電源配線
構造。[Claims] An input/output section having an input/output terminal and an input/output element connected to the input/output terminal and protected by a guard ring for preventing inflow of external noise; an internal logic section that performs logical processing on signals input from the element and outputs internal signals through its input/output elements; a power supply pad connected to an external power supply; In a power supply wiring structure for an integrated circuit including a power supply wiring that supplies power to a logic section, the power supply wiring includes a first power supply wiring connected to the power supply pad and the input/output section via a resistor; A power supply wiring structure for an integrated circuit, comprising a second power supply wiring connected to the power supply pad and an internal logic section via a resistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31054186A JPS63160362A (en) | 1986-12-24 | 1986-12-24 | Power-supply wiring structure for integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31054186A JPS63160362A (en) | 1986-12-24 | 1986-12-24 | Power-supply wiring structure for integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63160362A true JPS63160362A (en) | 1988-07-04 |
Family
ID=18006477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31054186A Pending JPS63160362A (en) | 1986-12-24 | 1986-12-24 | Power-supply wiring structure for integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63160362A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19620415A1 (en) * | 1995-09-16 | 1997-03-20 | Everlight Chem Ind Corp | Black reactive dye compsn. suitable for discharge printing e.g. on cotton |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59161856A (en) * | 1983-03-04 | 1984-09-12 | Nec Corp | Integrated circuit device |
| JPS61259561A (en) * | 1985-05-14 | 1986-11-17 | Toshiba Corp | Semiconductor device |
-
1986
- 1986-12-24 JP JP31054186A patent/JPS63160362A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59161856A (en) * | 1983-03-04 | 1984-09-12 | Nec Corp | Integrated circuit device |
| JPS61259561A (en) * | 1985-05-14 | 1986-11-17 | Toshiba Corp | Semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19620415A1 (en) * | 1995-09-16 | 1997-03-20 | Everlight Chem Ind Corp | Black reactive dye compsn. suitable for discharge printing e.g. on cotton |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930010085B1 (en) | Semiconductor device provided with protection circuit | |
| KR880010494A (en) | Master Slice Integrated Circuit | |
| US4714876A (en) | Circuit for initiating test modes | |
| US4937471A (en) | Bidirectional input-output cell | |
| JPS63160362A (en) | Power-supply wiring structure for integrated circuit | |
| JPH0318347B2 (en) | ||
| JP4285792B2 (en) | Electrostatic breakdown protection circuit in semiconductor integrated circuit device | |
| JP2979709B2 (en) | LSI input / output circuit | |
| JP3789009B2 (en) | Semiconductor input / output circuit | |
| JP2926801B2 (en) | Semiconductor integrated device | |
| JPS6143468A (en) | Protective circuit | |
| JPH0661439A (en) | Semiconductor integrated circuit device | |
| JP3383613B2 (en) | Semiconductor integrated circuit device | |
| JPS61274343A (en) | Semiconductor device | |
| JPS6031266A (en) | Semiconductor device | |
| JP3535744B2 (en) | Semiconductor integrated circuit | |
| JPS63115363A (en) | Input protection circuit | |
| JPS61144846A (en) | Large scale integrated circuit device | |
| JP2870923B2 (en) | Protection circuit for semiconductor integrated circuit | |
| JPH0211020B2 (en) | ||
| JPS63219153A (en) | Semiconductor integrated circuit | |
| JPH0270229A (en) | Input protective circuit for semiconductor integrated circuit | |
| JPS58145155A (en) | Semiconductor device | |
| JPS59228751A (en) | Semiconductor integrated circuit | |
| JPH04271142A (en) | Semiconductor integrated circuit device |