JPS63160330A - Mask alignment method - Google Patents
Mask alignment methodInfo
- Publication number
- JPS63160330A JPS63160330A JP61309829A JP30982986A JPS63160330A JP S63160330 A JPS63160330 A JP S63160330A JP 61309829 A JP61309829 A JP 61309829A JP 30982986 A JP30982986 A JP 30982986A JP S63160330 A JPS63160330 A JP S63160330A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal film
- mask
- metal
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 47
- 239000002184 metal Substances 0.000 claims abstract description 47
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 9
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052782 aluminium Inorganic materials 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 4
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 2
- 238000001259 photo etching Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000003513 alkali Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000007522 mineralic acids Chemical class 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 235000011121 sodium hydroxide Nutrition 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【発明の詳細な説明】
し産業上の利用分野］
この発明は、絶縁膜が形成された半導体基板上に被覆さ
れた金属膜を、マスクを用いて写真食刻するためのマス
クアライメントの方法に関するものである。[Detailed Description of the Invention] [Field of Industrial Application] This invention relates to a mask alignment method for photo-etching a metal film coated on a semiconductor substrate on which an insulating film is formed using a mask. It is something.
［従来の技術］
集積回路等の半導体デバイスには、多くの回路素子が１
つの基板の上に作られている。そして、これらの素子は
金属アルミニウムの配線で結ばれている。ところで、こ
れらの配線は、半導体基板上に被覆された金剋膜を、マ
スク合わせといわれるマスクアライメントの工程を経て
、写真食刻することにより形成される。[Prior Art] Semiconductor devices such as integrated circuits have many circuit elements.
It is made on one board. These elements are connected by metal aluminum wiring. By the way, these wirings are formed by photo-etching a metal film coated on a semiconductor substrate through a mask alignment process called mask alignment.
第２図は、金属膜が被覆された従来の半導体基板の部分
断面図である。FIG. 2 is a partial cross-sectional view of a conventional semiconductor substrate coated with a metal film.
シリコン半導体基板１のシリコン結晶内は色々な領域に
分けられており、電気的に絶縁された多くの素子が含ま
れている。そして、半導体基板１の上にはシリコン酸化
膜２が形成されている。The inside of the silicon crystal of the silicon semiconductor substrate 1 is divided into various regions, and includes many electrically insulated elements. A silicon oxide film 2 is formed on the semiconductor substrate 1.
素子の端子を電気接続するための配線となるアルミニウ
ム金属膜３は、真空蒸着等により半導体基板１上に形成
される。アルミニウム金属Ｉ１３の表面は、絶縁膜２と
絶縁膜２との間の凹みの影響を受けて、凹凸状となって
いる。An aluminum metal film 3, which serves as wiring for electrically connecting terminals of elements, is formed on the semiconductor substrate 1 by vacuum evaporation or the like. The surface of the aluminum metal I13 is uneven due to the influence of the depressions between the insulating films 2.
次に、アルミニウム金属膜の写真食刻を行なうための従
来の方法について説明する（図には示されていない）。Next, a conventional method for photoetching aluminum metal films will be described (not shown).
金属１１３の上にレジストを塗布する。そして、所定の
パターンを有するマスクを、金属膜３の表面に形成され
た段差４を基準にして合わせる。これが、従来のマスク
合わせといわれるマスクアライメントである。このマス
クアライメントは、金属膜３の段差４を基準にして、目
視あるいはレーザ光線を用いて行なう。A resist is applied on the metal 113. Then, a mask having a predetermined pattern is aligned with the step 4 formed on the surface of the metal film 3 as a reference. This is mask alignment called conventional mask alignment. This mask alignment is performed visually or using a laser beam, using the step 4 of the metal film 3 as a reference.
次いで、光照射し、レジストを硬化し、現像し、所定の
レジスト膜のパターンを金属膜上に形成させる。そして
、このレジスト膜をマスクにして。Next, the resist is cured and developed by irradiation with light to form a predetermined resist film pattern on the metal film. Then, use this resist film as a mask.
燐酸等でアルミニウム金属ｓ３のエツチングを行ない、
半導体基板１上にアルミニウム配線の形成を行なう。Etching aluminum metal s3 with phosphoric acid etc.
Aluminum wiring is formed on the semiconductor substrate 1.
［発明が解決しようとする問題点１
以上のように従来のマスクアライメントは、金属Ｉ！Ｉ
３の表面に形成された段差４を基準にして行なわれてい
る。[Problem 1 to be Solved by the Invention As described above, conventional mask alignment is limited to metal I! I
This is done on the basis of a step 4 formed on the surface of 3.
ところで、半導体デバイスの電気的特性を良くするため
に、最近の金属膜の表面は平坦になっている。Incidentally, in order to improve the electrical characteristics of semiconductor devices, the surfaces of recent metal films have become flat.
第３図は、金属膜が被覆された最近の半導体基板の部分
断面図である。FIG. 3 is a partial cross-sectional view of a recent semiconductor substrate coated with a metal film.
半導体基板１の上に酸化１１１Ｉ２が形成されている点
は同じであるが、金属［３の表面が平坦になっている。The structure is the same in that oxide 111I2 is formed on the semiconductor substrate 1, but the surface of the metal [3 is flattened.
このように金属膜３の表面が平坦になると、段差がない
ため、従来のマスクアライメントの方法では、正確にマ
スク合わせができなくなり。When the surface of the metal film 3 becomes flat in this way, there is no step difference, and thus it becomes impossible to accurately align the mask using conventional mask alignment methods.
問題となってきた。It has become a problem.
本発明は上記の問題点を解決するためになされたもので
、金属膜が平坦であっても正確にマスク合わせをするこ
とができる、マスクアライメントの方法を提供すること
を目的とする。The present invention has been made to solve the above problems, and an object of the present invention is to provide a mask alignment method that allows accurate mask alignment even if the metal film is flat.
［問題点を解決するための手段］
この発明は、絶縁膜が形成された半導体基板上に被覆さ
れた金属膜をマスクを用いて写真食刻するためのマスク
アライメントの方法にかかるものである。[Means for Solving the Problems] The present invention relates to a mask alignment method for photoetching a metal film coated on a semiconductor substrate on which an insulating film is formed using a mask.
そして、前記問題点を解決するために、該金属膜の上に
７ライメントを行なうマーク部だけを露出させるような
パターンを有するレジスト膜を被覆した侵、
前記金属膜のエツチングを行なって、マーク部の金属袋
を除去し、その部分にあける前記絶縁膜を露出させ、そ
の後前記レジスト膜を除去し、次いで前記露出した絶縁
膜を基準にしてレーザ光線を用いてマスクの位置合わせ
を行なうことを特徴とする。In order to solve the above problem, a resist film having a pattern that exposes only the mark portion where 7-line alignment is performed is coated on the metal film, and the metal film is etched. The method is characterized in that the metal bag is removed to expose the insulating film to be opened in that part, and then the resist film is removed, and then the mask is aligned using a laser beam using the exposed insulating film as a reference. shall be.
［作用］
平坦な金属膜の上に、アライメントを行なうマーク部だ
けを露出させるようなパターンを有するレジスト膜を被
覆した後、該金属袋のエツチングを行なう。このエツチ
ングによりマーク部の金属膜は除去され、その部分にお
ける絶縁膜は露出される。この露出した絶縁膜を基準に
して、レーザ光線を用いてマスクの位置合わせを行なう
ので。[Operation] After a flat metal film is coated with a resist film having a pattern that exposes only the mark portion for alignment, the metal bag is etched. By this etching, the metal film in the mark portion is removed and the insulating film in that portion is exposed. Using this exposed insulating film as a reference, the mask is aligned using a laser beam.
正確なマスクアライメントが可能となる。Accurate mask alignment becomes possible.
［実滴例］
以下、図面に示した実施例に基づいて本発明の詳細な説
明する。[Example of Actual Droplets] The present invention will be described in detail below based on the embodiments shown in the drawings.
第１Ａ図は金属膜の被覆された半導体基板の部分断面図
である。FIG. 1A is a partial cross-sectional view of a semiconductor substrate coated with a metal film.
シリコン半導体基板１の上に二酸化硅素の絶縁ｍ２が形
成され、その上にアルミニウムの金属膜３が被覆されて
いる。このアルミニウムｇ！３をマスクを用いて、−′
スク合わせ工程を経て、写真食刻を行ない、半導体デバ
イスを作るわけであるが、金属膜３の段差がないため、
マスク合わせが困ｆｌである。An insulation m2 of silicon dioxide is formed on a silicon semiconductor substrate 1, and a metal film 3 of aluminum is coated thereon. This aluminum g! 3 using a mask, −′
A semiconductor device is manufactured by photo-etching after the screen alignment process, but since there is no step difference in the metal film 3,
Mask alignment is difficult.
そこで、第１Ｂ図に示すように、金属Ｆ１３の上にフォ
トレジスト４を塗布する。Therefore, as shown in FIG. 1B, a photoresist 4 is applied on the metal F13.
次いで、アライメントを行なうマーク部５だけを遮光す
るようなフォトマスクを、フォトレジスト４の上に置く
（図【二は示されていない）。このときのマスク会わせ
は、正確に行なわなくてもよい。また、正確に行なえな
い。なぜなら、金属膜３の表面が平坦であるために、正
確なマスク合わせができないからである。Next, a photomask is placed on the photoresist 4 to shield only the mark portion 5 to be aligned from light (Figure 2 is not shown). The mask alignment at this time does not have to be done accurately. Also, it cannot be done accurately. This is because the surface of the metal film 3 is flat, making accurate mask alignment impossible.
次いで光照射し、未露光部分を現仰により除去する。Next, it is irradiated with light, and the unexposed portions are removed by exposure.
現像後の状態を第１Ｃ図に示す。アライメントを行なう
マーク部５のレジストは除去され、光硬化したレジスト
膜６が残る。The state after development is shown in FIG. 1C. The resist on the mark portion 5 for alignment is removed, and a photocured resist film 6 remains.
次いで、このレジスト膜６をマスクとして、燐酸で金属
膜３のエツチングを行なう。その後、レジスト膜６を除
去する。Next, using this resist film 6 as a mask, the metal film 3 is etched with phosphoric acid. After that, the resist film 6 is removed.
第１Ｄ図は、エツチング工程、レジスト膜除去工程を終
えた、マーク部５近傍の半導体基板の部分断面図である
。FIG. 1D is a partial cross-sectional view of the semiconductor substrate near the mark portion 5 after the etching process and resist film removal process.
アライメントを行なうマーク部５の金属膜３は除去され
、その部分の絶縁膜２は露出されている。The metal film 3 of the mark portion 5 for alignment is removed, and the insulating film 2 in that portion is exposed.
それゆえ、マーク部５には絶縁ｖＡ２による明確な段差
があられれている。Therefore, the mark portion 5 has a clear step formed by the insulation vA2.
以上の方法で露出された絶縁膜２を基準にして、レーザ
光線を用いて、配線のパターンを有するマスクの位置合
わせを行なう。絶縁膜２による明確な段差があるので、
マスクアライメントは非常に正確となる。Using the insulating film 2 exposed by the above method as a reference, a mask having a wiring pattern is aligned using a laser beam. Since there is a clear step due to the insulating film 2,
Mask alignment becomes very accurate.
なお、実施例では半導体基板にシリコン基板を用いた場
合を示したが、本発明はこれに限られず、他の材料から
なる半導体基板を用いても実施例と同様の効果を実現し
得る。Note that although the embodiment shows a case where a silicon substrate is used as the semiconductor substrate, the present invention is not limited to this, and the same effects as in the embodiment can be achieved even if a semiconductor substrate made of other materials is used.
また、実施例では金属ｙ４３のエツチングを燐酸を用い
て行なう場合を示したが、本発明はこれに限られず、伯
の無機酸を用いてもよいし、苛性ソーダのようなアルカ
リを用いることも可能である。In addition, although the example shows the case where metal Y43 is etched using phosphoric acid, the present invention is not limited to this, and it is also possible to use an inorganic acid or an alkali such as caustic soda. It is.
さらに、実施例ではアライメントを行なうマーク部５を
１箇所だけに形成する場合を示したが、本発明はこれに
限られず、マーク部を複数個設けてもよい。Furthermore, although the embodiment shows a case where the mark portion 5 for alignment is formed at only one location, the present invention is not limited to this, and a plurality of mark portions may be provided.
［発明の効果］
以上のように、この発明に係るマスクアライメントの方
法によれば、まず、平坦な金属膜の上に、アライメント
を行なうマーク部だけを露出させるようなパターンを有
するレジスト膜を被ｒａする。[Effects of the Invention] As described above, according to the mask alignment method of the present invention, first, a flat metal film is coated with a resist film having a pattern that exposes only the mark portion to be aligned. Raise
その後、該レジスト膜をマスクとし、該金属膜のエツチ
ングを行なう。すると、このエツチングによりマーク部
の金属膜は除去され、その部分における絶縁膜が露出す
る。その後、レジスト膜を除去する。Thereafter, the metal film is etched using the resist film as a mask. Then, the metal film at the mark portion is removed by this etching, and the insulating film at that portion is exposed. After that, the resist film is removed.
この露出した絶縁膜を基準にして、レーザ光線を用い、
マスクの位置合わせを行なう。Using this exposed insulating film as a reference, using a laser beam,
Align the mask.
露出した絶縁膜による明確な段差があるので、もとの金
属膜が平坦で段差がなくても、正確なマスクアライメン
トが可能となる。Since there is a clear step caused by the exposed insulating film, accurate mask alignment is possible even if the original metal film is flat and has no step.
第１八図ないし第１Ｄ図はこの発明の一実流例を示した
図であり、第２図は従来の金属膜、５ｉ！覆半導体基板
の部分断面図であり、第３図は最近の金属ｉ被覆半導体
基板の部分断面図である。
図において、１は半導体基板、２は絶縁膜、３は金属膜
、５はアライメントを行なうマーク部、６はレジスト膜
である。
なお各図中同一符号は同一または相当部分を示す。Figures 18 to 1D are diagrams showing an example of an actual flow of the present invention, and Figure 2 is a diagram showing a conventional metal film, 5i! FIG. 3 is a partial cross-sectional view of a recent metal i-coated semiconductor substrate. In the figure, 1 is a semiconductor substrate, 2 is an insulating film, 3 is a metal film, 5 is a mark portion for alignment, and 6 is a resist film. Note that the same reference numerals in each figure indicate the same or corresponding parts.
Claims (1)
をマスクを用いて写真食刻するために、前記金属膜の上
に、アライメントを行なうマーク部だけを露出させるよ
うなパターンを有するレジスト膜を被覆した後、 前記金属膜のエッチングを行なつて、マーク部の金属膜
を除去し、その部分における前記絶縁膜を露出させ、そ
の後前記レジスト膜を除去し、次いで前記露出した絶縁
膜を基準にして、レーザ光線を用いてマスクの位置合わ
せを行なうことを特徴とするマスクアライメントの方法
。[Claims] In order to photo-etch a metal film coated on a semiconductor substrate on which an insulating film is formed using a mask, only a mark portion for alignment is exposed on the metal film. After coating the resist film with a pattern, the metal film is etched to remove the metal film in the mark portion and expose the insulating film in that portion, then remove the resist film, and then remove the metal film in the mark portion. A mask alignment method characterized by aligning a mask using a laser beam using an exposed insulating film as a reference.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61309829A JPS63160330A (en) | 1986-12-24 | 1986-12-24 | Mask alignment method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61309829A JPS63160330A (en) | 1986-12-24 | 1986-12-24 | Mask alignment method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63160330A true JPS63160330A (en) | 1988-07-04 |
Family
ID=17997764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61309829A Pending JPS63160330A (en) | 1986-12-24 | 1986-12-24 | Mask alignment method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63160330A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0448471A2 (en) * | 1990-03-20 | 1991-09-25 | Fujitsu Limited | Method of planarizing metal layer |
-
1986
- 1986-12-24 JP JP61309829A patent/JPS63160330A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0448471A2 (en) * | 1990-03-20 | 1991-09-25 | Fujitsu Limited | Method of planarizing metal layer |
| US5100834A (en) * | 1990-03-20 | 1992-03-31 | Fujitsu Limited | Method of planarizing metal layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4985374A (en) | Making a semiconductor device with ammonia treatment of photoresist | |
| US6632575B1 (en) | Precision fiducial | |
| JPH05326358A (en) | Method for forming fine pattern | |
| JPS63160330A (en) | Mask alignment method | |
| JPH0795543B2 (en) | Etching method | |
| JPH0795509B2 (en) | Method of forming resist pattern | |
| JPH10224013A (en) | Production of circuit board | |
| JPH0536583A (en) | Alignment method and manufacture of semiconductor integrated circuit device | |
| JPH0230114A (en) | Semiconductor device | |
| JP2666383B2 (en) | Semiconductor device | |
| JPS6324617A (en) | Method for double sided exposure of wafer | |
| KR950000090B1 (en) | Manufacturing method of semiconductor device | |
| JPS6214095B2 (en) | ||
| JPS6253938B2 (en) | ||
| JPS62143052A (en) | Mask | |
| JPS61270823A (en) | Manufacture of semiconductor device | |
| JPH11184066A (en) | Photomask and contact hole formation | |
| JPH05142753A (en) | Photomask | |
| JPS62171142A (en) | Wiring formation | |
| JPH02199835A (en) | Manufacture of semiconductor integrated circuit device | |
| JPS6245111A (en) | Wafer and semiconductor device using said wafer | |
| JPS59232450A (en) | Manufacture of lead frame for semiconductor device | |
| JPH04263446A (en) | Tape carrier for tab | |
| JPS6359540B2 (en) | ||
| JPH01191492A (en) | Formation of lead-pattern of wiring substrate |