JPS6315505A - ア−スアイソレ−シヨンアンプ - Google Patents

ア−スアイソレ−シヨンアンプ

Info

Publication number
JPS6315505A
JPS6315505A JP61160434A JP16043486A JPS6315505A JP S6315505 A JPS6315505 A JP S6315505A JP 61160434 A JP61160434 A JP 61160434A JP 16043486 A JP16043486 A JP 16043486A JP S6315505 A JPS6315505 A JP S6315505A
Authority
JP
Japan
Prior art keywords
circuit
noise
resistor
capacitor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61160434A
Other languages
English (en)
Inventor
Akira Miyashita
朗 宮下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP61160434A priority Critical patent/JPS6315505A/ja
Publication of JPS6315505A publication Critical patent/JPS6315505A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 皮五且1 本発明は互いに離れた位置に設置されてUいに異なる接
地系を有する装置間の信号を中継するアースアイソレー
ションアンプに関するものである。
1址亘逝 例えば車載オ°−ディオ装置のように、一方がダッシュ
パネルに設置され他りがこのダッシュパネルから離れた
トランクルーム等に設置されたオーディオ信号処理装置
同士の信号中継を信号へのアースノイズの混入を抑制し
つつなすべく第4図に示される如きアースアイソレーシ
ョンアンプが使用される。
第4図において、抵抗R1及びR2によつ°(構成され
る抵抗分圧回路の一端Aに゛上流制限抵抗R3を介して
バイアス電源Vccから電圧Vccが印加され、該抵抗
分圧回路の他端は入力信号供給源(図示せず)の接地系
と共通の接地点E3に接続される。また、この抵抗分圧
回路に対して並列にバイパスコンデンーサC1が接続さ
れA点とB点とは交流電位が等しくなされる。上記抵抗
分圧回路の分圧電圧はPNP形トランジスタQ1のベー
スに印加される。このベースには結合コンデンサC2を
経て入力信号が供給される。トランジスタQ1のエミッ
タはエミッタ抵抗R4に接続され、抵抗R4の他端Cは
F記抵抗R1とR3との接続点Aに接続される。トラン
ジスタQ1のコレクタには、結合コンデンサC3及び−
」レクタ抵抗Rsの各一端が接続され、コンデンサC3
の他端は信号伝送線路2の中心導体2aに接続される。
このようにしてアイソレーションアンプ1が構成される
。コレクタ抵抗R5の他端は信号伝送線路2のシールド
導体2b接続される。中心導体2aの他端3aは、出力
側回路(図示せず)の入力端に接続され、シールド導体
2bの他端3bは上記出力側回路の接地点りに接続され
る。ここで、接地点りと接地点Bとの間の電位差により
生ずるアース間ノイズはノイズ源11nとして表示され
ている。
次に、この回路の動作について説明する。まず、入力信
号に対してアイソレーションアンプ1は周知のPNPN
上形ンジスタによるエミッタ接地増幅回路として動作し
、人力信号の電位をv+]ミッタ抵抗R4の値をR4と
すると、Lミッタ電流ICは、ie″=t/!/R4と
なる。また、コレクタ抵抗Rsの値をR5とし、出力側
回路3を高入力インピーダンスにすればlミッタ電流I
Cはほぼコレクタ抵抗R5を流れるから、Jレクタ抵抗
R5に印加される電圧1JCは、υC〜10・R5どな
る。
故に、かかる増幅回路の利得はR5/R4として表わさ
れる。また、トランジスタQ1は交流等価的に°逝i源
として作用しそのインピーダンスは非常に大きいので、
ノイズ源′?/nによるノイズ電流inはコレクタ抵抗
1(5にはほとんど流れず、ノイズavnによる出力信
号へのノイズ混入は無視し得る。従って、かかる回路に
よって接地系の相違によるノイズvnの信号への混入(
以°ト混信と称する)は抑制され(以ドノイズ抑制作用
と称する)互いに離れた位置にある装置間の信号中継に
お【ノる混信を防止することが可能ぐある。
しかしながら、ノイズvnの周波数が高くなると、トラ
ンジスタQ1のベース・コレクタ間容量によりベース・
コレクタ間のインピーダンスが上記周波数の増加と共に
低下し、ノイズ抑制作用が損われ抵抗R2及びR5を経
由してノイズループ電流inが発生する。また、トラン
ジスタの出力アドミタンスが十分に小さくない場合には
ノイズ抑制作用が十分でなく比較的に低い周波数からノ
イズループ電流inが発生し、アースノイズ1/nが出
力信号中に侵入し゛C混信を生じ、出力信号のS/Nが
低下する不具合がある。
l肛立II よって、本発明の目的とするところは可聴周波数帯の低
周波域から高周波域までの広帯域にUってノイズ抑制作
用が発揮されるアースアイソレージコンアンプを提供す
ることである。
上記目的を達成する為に本発明のアースアイソレージ、
コンアンプにおいでは、ベース入力回路が第1接地系に
接続されコレクタ出力回路が第2接地系に接続されたエ
ミッタ接地形トランジスタ増幅回路と、前記第1及び第
2接地系間に回路の両端が接続されかつ互いに並列接続
された抵抗及びコンデンサからなる並列回路とこの並列
回路に対して直列接続された抵抗とによって形成される
交流分圧回路とを設け、この交流分圧回路の分圧出力を
上記トランジスタ増幅回路のエミッタ回路に供給する構
成としている。
裏−蓋−1 以−ト、本発明の実施例について第1図を参照しつつ説
明する。第1図に示された実施回路において第4図に示
された従来回路と対応する部分には同一符号を付しかか
る部分の説明は省略する。
本発明においては、接地点へと抵抗R4の一端Cとの間
に抵抗R+aが挿入され、抵抗R4の一端Cと抵抗R5
の接地側端との間に、抵抗1(n及びコンデンサCI2
が互いに並列に接続されている。
抵抗R+e、Rn及びコンデンサCI2は交流分圧回路
3を形成し、アースノイズ成分をトランジスタQ1のエ
ミッタに抵抗R4を介して印加しCいる。
このノイズ成分に対してトランジスタQ1はベース接地
形回路となる。一方、トランジスタQ1のベースに印加
されたノイズ成分に対してトランジスタQ1はLミッタ
接地回路として作用する。従っ′C1トランジスタQ1
のコレクタにおいて両ノイズ成分は互いに逆相で重書さ
れることになり、相殺されるのでコレクタ出力に表われ
るノイズ成分は著しく抑制される。抵抗Ro及びコンデ
ンサCI2を並列に接続することによってノイズの低周
波成分及び高周波成分が帰還され広帯域に亘ってS/N
が改善される。上記交流分圧回路は−・種の中和I!回
路として作用することになる。他の構成は従来回路と同
様である。
次に、回路の動作につい′C説明する。まず、従来回路
において、出力端に導出されるアースノイズ成分につい
て第5図を参照しつつ説明する。第5図は従来回路のア
ースノイズを説明する為の交流等価回路゛Cあり、無人
力信号時においてベース側から出力端に導出されるノイ
ズ出力Voは、第1及び第2接地系間に励起されるアー
スノイズレベルをVnとすると、 Vo=  ((R4+hie)Rs   hoe/(R
4hfe)+s   COb           R
s   vn・・・・・・ (1) として示される。ここで、Sはjω(ω=:アースノイ
ズの角周波数)を、R4,Rsは抵抗R4(エミッタ抵
抗)及び抵抗Rs(コレクタ抵抗)の各抵抗値を、ho
e 、 hie 、 Meはそれぞれfミッタ接地形ト
ランジスタの出力アドミタンス、入力抵抗、電流増幅率
を、cobはトランジスタのベース・コレクタ間容量を
、Raはバイアス回路とこの回路の前段回路の出力抵抗
との並列抵抗を示す。なお、(1)式はRa<<R4+
hieなる条件により簡略化している。
実施回路の交流等価回路を第2図に示す。第2図におい
て電圧源Vcは、上記交流分圧回路の出力に相当し、 V C−((RIO/ R11)”S C12RIG 
))V n・・・・・・(2) として示される。ただし、(2)式は、RIG<<Ri
 、 RIG << l R1+ //1/5C12l
なる条件により簡略化している。かかる出力はトランジ
スタQ1のエミッタに印加され、重ねの理によりR5/
 R4倍されてコレクタに導出され、(1)式で表わさ
れるノイズ出力Voに対して逆相で加惇される。よって
、合成されて出力端に導出されるノイズ出力Vaは、 va= (((R4+hie)  Rs  hoe/R
4Me)−(R+a  Rs /R11R4)+ 5(
Cob  Rs −CI2   R111R5/R4)
  )  Vn・・・・・・(3) として示される。
従って、 (R4+hie ) ・hoe /hfe = Rho
 / Rn・・・・・・(4) Co b= (RIO/ R4) CI2・・・・・・
(5) なる条件を満たすように抵抗R+o、RII及びコンデ
ンサCI2の値を設定すればアースノイズの伝達関数I
 Va/Vn lはOとなり、ノイズ抑制作用が十分に
発揮されて混信の発生が防止されることになる。なお(
4)式において左辺は十分に小さい値となるので、RI
G<<R++となる。また、(5)式から、1 /Co
b : Ra = 1 /CI2 : RIGとなり、
一般に、R4<< l 1/5−Cob l ′C−あ
るので、RIG << l 1/SC+21となる。よ
って、上述の式簡略化条件RIG <<R4、RIG 
<<l Ru // 1 / S C12lを用いるこ
とが出来る。
第3図は、本発明の他の実施例を示しており、NPN型
トランジスタを用いた場合の回路構成例である。第3図
において°」ンデンサC4はバイパスコンデンサであり
、第1図の回路に対応する各部分には同一符号を付して
いる。かかる回路の動作はPNP型トランジスタの場合
と同様であるので説明は省略する。
なお、実施例においてはバイポーラトランジスタによっ
て構成しているがこれをFEI”等を用いて構成するこ
とが出来るのは明白である。
11夏皇」 以F説明したように、本発明の構成によれば、抵抗とコ
ンデンサの追加のみによって、可聴周波数帯の低域から
高域までの広い周波数範囲に亘って、接地系の相違に起
因するノイズを著しく軽減することが可能となり、また
、安価に構成されて他の回路との組合ゼも簡単である故
好ましいのである。
【図面の簡単な説明】
第1図は、本発明の実施例を示す回路図、第2図は、第
1図に示された回路の交流等価回路を示す回路図、第3
図は、他の実施例を示す回路図、第4図は、従来例を示
す回路図、第5図は第4図に示された回路の交流等価回
路を丞す回路図である。主要部分の符号の説明 1・・・・・・アイソレージコンアンプ2・・・・・・
シールド導体 3・・・・・・交流分圧回路 B・・・・・・第1接地系 D・・・・・・第2接地系

Claims (1)

    【特許請求の範囲】
  1. 第1接地系を有する第1信号処理回路と第2接地系を有
    する第2信号処理回路との間の信号中継をなすアースア
    イソレーションアンプであって、前記第1接地系に接続
    されたベース入力回路と前記第2接地系に接続されたコ
    レクタ出力回路とを有するエミッタ接地形トランジスタ
    増幅回路と、回路の両端が前記第1及び第2接地系にそ
    れぞれ接続されかつ分圧出力を前記エミッタ接地形トラ
    ンジスタ増幅回路のエミッタ回路に供給する交流分圧回
    路とからなり、前記交流分圧回路は、第1抵抗と、互い
    に並列接続されかつ前記第1抵抗に対して直列接続され
    た第2抵抗及びコンデンサとによって構成されることを
    特徴とするアースアイソレーションアンプ。
JP61160434A 1986-07-07 1986-07-07 ア−スアイソレ−シヨンアンプ Pending JPS6315505A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61160434A JPS6315505A (ja) 1986-07-07 1986-07-07 ア−スアイソレ−シヨンアンプ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61160434A JPS6315505A (ja) 1986-07-07 1986-07-07 ア−スアイソレ−シヨンアンプ

Publications (1)

Publication Number Publication Date
JPS6315505A true JPS6315505A (ja) 1988-01-22

Family

ID=15714848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61160434A Pending JPS6315505A (ja) 1986-07-07 1986-07-07 ア−スアイソレ−シヨンアンプ

Country Status (1)

Country Link
JP (1) JPS6315505A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7368920B2 (en) 2001-09-06 2008-05-06 Tokyo Electron Limited Potential fixing device and potential fixing method
US8120414B2 (en) 2010-06-01 2012-02-21 Enerdel, Inc. Low-noise current source

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7368920B2 (en) 2001-09-06 2008-05-06 Tokyo Electron Limited Potential fixing device and potential fixing method
US8120414B2 (en) 2010-06-01 2012-02-21 Enerdel, Inc. Low-noise current source

Similar Documents

Publication Publication Date Title
US5471665A (en) Differential DC offset compensation circuit
US4406990A (en) Direct coupled DC amplification circuit
JPS626722Y2 (ja)
JPH04160914A (ja) アイソレータ回路
US4539529A (en) Semiconductor amplifier circuit
JPS6315505A (ja) ア−スアイソレ−シヨンアンプ
US4268798A (en) High performance summing amplifier
US4048577A (en) Resistor-controlled circuit for improving bandwidth of current gain cells
JPH0432812Y2 (ja)
JPH0633720Y2 (ja) 信号伝送線路装置
JPS6158044B2 (ja)
JPH0677739A (ja) 利得制御回路
JPS59183522A (ja) 電気信号処理装置
JP3131074B2 (ja) 帰還増幅回路
JPS6246329Y2 (ja)
JPH0310244B2 (ja)
JPH0321064Y2 (ja)
JPS6233406Y2 (ja)
JPH0332103Y2 (ja)
JPS61140210A (ja) 信号処理回路
JPS6119534Y2 (ja)
JPH0753299Y2 (ja) 電力増幅回路
JPH09266417A (ja) グランドアイソレーション回路
JPS61262305A (ja) ノイズ除去回路を有する増幅装置
JPS636885Y2 (ja)