JPS63150963A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63150963A JPS63150963A JP29717186A JP29717186A JPS63150963A JP S63150963 A JPS63150963 A JP S63150963A JP 29717186 A JP29717186 A JP 29717186A JP 29717186 A JP29717186 A JP 29717186A JP S63150963 A JPS63150963 A JP S63150963A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate electrode
- silicon carbide
- field effect
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 16
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 15
- 239000003870 refractory metal Substances 0.000 claims abstract description 11
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052721 tungsten Inorganic materials 0.000 abstract description 11
- 239000010937 tungsten Substances 0.000 abstract description 11
- 230000005465 channeling Effects 0.000 abstract description 8
- 230000005669 field effect Effects 0.000 abstract description 8
- 238000011109 contamination Methods 0.000 abstract description 6
- 239000012535 impurity Substances 0.000 abstract description 6
- 238000000059 patterning Methods 0.000 abstract description 2
- 229910052751 metal Inorganic materials 0.000 abstract 3
- 239000002184 metal Substances 0.000 abstract 3
- 150000002500 ions Chemical class 0.000 abstract 1
- 229910052783 alkali metal Inorganic materials 0.000 description 9
- 150000001340 alkali metals Chemical class 0.000 description 9
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052750 molybdenum Inorganic materials 0.000 description 7
- 239000011733 molybdenum Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 2
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052700 potassium Inorganic materials 0.000 description 2
- 239000011591 potassium Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229910052708 sodium Inorganic materials 0.000 description 2
- 239000011734 sodium Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- -1 sodium and potassium Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
レジスト中に不可避的に含有されるアルカリ金属による
汚染現象やレジスト膜を介してなすイオン注入にもとづ
くチャンネリング現象が発生しないようにした電界効果
トランジスタである。
汚染現象やレジスト膜を介してなすイオン注入にもとづ
くチャンネリング現象が発生しないようにした電界効果
トランジスタである。
半導体装置特に電界効果トランジスタの改良に関する。
さらに詳しくは1 リフラクトリメタルよりなるゲート
絶縁膜の改良の関する。
絶縁膜の改良の関する。
絶縁ゲート型電界効果トランジスタのゲート電極として
はタングステン、モリブデン等のリフラクトリメタルま
たはそのシリサイドまたは多結晶シリコンが使用される
場合が多い、リフラクトリメタルはまたはそのシリサイ
ド高温に耐えるので、リフラクトリメタルまたはそのシ
リサイドよりなるゲートをマスクとして不純物の拡散ま
たはイオン注入をなしうるからである。
はタングステン、モリブデン等のリフラクトリメタルま
たはそのシリサイドまたは多結晶シリコンが使用される
場合が多い、リフラクトリメタルはまたはそのシリサイ
ド高温に耐えるので、リフラクトリメタルまたはそのシ
リサイドよりなるゲートをマスクとして不純物の拡散ま
たはイオン注入をなしうるからである。
ところが、タングステン、モリブデン等のリフラクトリ
メタルまたはそのシリサイドまたは多結晶シリコンのゲ
ート電極を形成するには、全面にタングステン、モリブ
デン等のリフラクトリメタルまたはそのシリサイドまた
は多結晶シリコンの膜を形成した後、フォトリソグラフ
ィー法を使用してバターニングするが、この工程におい
て、レジスト中に不可避的に含有されるナトリウム、カ
リウム等のアルカリ金属が、タングステン、モリブデン
等のリフラクトリメタルまたはそのシリサイドまたは多
結晶シリコン中を拡散し、さらに、その下層をなすゲー
ト絶縁膜を貫通して半導体層に達するいわゆるアルカリ
金属による汚染現象が避は難い。
メタルまたはそのシリサイドまたは多結晶シリコンのゲ
ート電極を形成するには、全面にタングステン、モリブ
デン等のリフラクトリメタルまたはそのシリサイドまた
は多結晶シリコンの膜を形成した後、フォトリソグラフ
ィー法を使用してバターニングするが、この工程におい
て、レジスト中に不可避的に含有されるナトリウム、カ
リウム等のアルカリ金属が、タングステン、モリブデン
等のリフラクトリメタルまたはそのシリサイドまたは多
結晶シリコン中を拡散し、さらに、その下層をなすゲー
ト絶縁膜を貫通して半導体層に達するいわゆるアルカリ
金属による汚染現象が避は難い。
また、ソース−ドレイン領域の形成には、ゲート電極を
マスクとしてなすイオン注入法が使用されるが、このと
き、レジスト中に不可避的に含有されるナトリウム、カ
リウム等のアルカリ金属が、タングステン、モリブデン
等のリフラクトリメタルまたはそのシリサイドまたは多
結晶シリコン中を拡散するチャンネリング現象も避は難
い。
マスクとしてなすイオン注入法が使用されるが、このと
き、レジスト中に不可避的に含有されるナトリウム、カ
リウム等のアルカリ金属が、タングステン、モリブデン
等のリフラクトリメタルまたはそのシリサイドまたは多
結晶シリコン中を拡散するチャンネリング現象も避は難
い。
本発明の目的は、これらの欠点を解消することにあり、
アルカリ金属による汚染を受けずチャンネリング現象が
発生しない半導体装置を提供することにある。
アルカリ金属による汚染を受けずチャンネリング現象が
発生しない半導体装置を提供することにある。
〔問題点を解決するための手段〕
上記の目的を達成するために本発明が採った手段は、炭
化シリコン層4を下層としタングステン、モリブデン等
のリフラクトリメタルまたはそのシリサイドまたは多結
晶シリコンの層5を上層とする二重層をもってゲート電
極8を構成することにある。さらに、この二重層の下層
をなす炭化シリコン層4に不純物をドープしておくと、
ゲート電極の抵抗を小さくすることができる。
化シリコン層4を下層としタングステン、モリブデン等
のリフラクトリメタルまたはそのシリサイドまたは多結
晶シリコンの層5を上層とする二重層をもってゲート電
極8を構成することにある。さらに、この二重層の下層
をなす炭化シリコン層4に不純物をドープしておくと、
ゲート電極の抵抗を小さくすることができる。
本発明は、炭化シリコンが緻密であり、その中を他の物
質が拡散しにくく、上記のタングステン、モリブデン等
のリフラクトリメタルまたはそのシリサイドまたは多結
晶シリコンの層の下に炭化シリコンの層を設けると、上
記のアルカリ金属による汚染やチャンネリング現象が抑
制しうるという新たに発見された性質を利用したもので
あり、その効果は極めて顕著であることは実験的に確認
されている。
質が拡散しにくく、上記のタングステン、モリブデン等
のリフラクトリメタルまたはそのシリサイドまたは多結
晶シリコンの層の下に炭化シリコンの層を設けると、上
記のアルカリ金属による汚染やチャンネリング現象が抑
制しうるという新たに発見された性質を利用したもので
あり、その効果は極めて顕著であることは実験的に確認
されている。
以下、図面を参照しつ一5本発明の一実施例に係る半導
体装置についてさらに説明する。
体装置についてさらに説明する。
第2図参照
p型のシリコン基板1上の素子形成領域以外の領域にL
OCOS法等を使用して厚い二酸化シリコン膜等2を形
成し、さらに、素子形成領域に厚さが200人の薄い二
酸化シリコン膜等のゲート絶縁膜3を形成する。
OCOS法等を使用して厚い二酸化シリコン膜等2を形
成し、さらに、素子形成領域に厚さが200人の薄い二
酸化シリコン膜等のゲート絶縁膜3を形成する。
つCいて、スパッタ法を使用して厚さが500人であり
、102°c+m−3にドープされた炭化シリコンの膜
4を形成し、つゾけてスパッタ法を使用して、厚さが2
.O’OO人であるタングステンの膜5を形成する。
、102°c+m−3にドープされた炭化シリコンの膜
4を形成し、つゾけてスパッタ法を使用して、厚さが2
.O’OO人であるタングステンの膜5を形成する。
炭化シリコンは、種々な方法で堆積することができるが
、基板選択性がつよく、二酸化シリコン上には堆積させ
ることが困難なことは知られている。しかし、本実施例
においてはスパッタ法が、使用されているので、何の困
難もなく堆積することができる。
、基板選択性がつよく、二酸化シリコン上には堆積させ
ることが困難なことは知られている。しかし、本実施例
においてはスパッタ法が、使用されているので、何の困
難もなく堆積することができる。
その上に、フォトリソグラフィー用のレジスト膜6を形
成する。
成する。
第1図参照
ゲート電極領域のみにレジスト膜6を残して他の領域か
らこれを除去する。
らこれを除去する。
ゲート電極をマスクとして、n型不純物をイオン注入し
た後、熱処理をなしてソース・ドレイン領域7を形成す
る。
た後、熱処理をなしてソース・ドレイン領域7を形成す
る。
第3図参照
使用済みのレジスト膜6を除去してゲート電極8を完成
し、ゲート電極8上を絶縁膜9をもってカバーし、ソー
ス領域ドレイン領域のゲート絶縁[3に電極コンタクト
窓を形成し、ソース・ドレイン電極10を形成して電界
効果トランジスタを完成する。
し、ゲート電極8上を絶縁膜9をもってカバーし、ソー
ス領域ドレイン領域のゲート絶縁[3に電極コンタクト
窓を形成し、ソース・ドレイン電極10を形成して電界
効果トランジスタを完成する。
以上の工程をもって製造した電界効果トランジスタのゲ
ート電極8は、炭化シリコン層4を下層とし、タングス
テン層5を上層とする二重層をもって構成されているの
で、パターニング時にレジストから拡散したアルカリ金
属がシリコン層中に到達したり、ソース・ドレイン領域
を形成するためのイオン注入工程にチャンネリング現象
が発生することはない、また、炭化シリコンは本来半絶
縁性であるが、不純物が高濃度にドープされているので
、抵抗は小さく、ゲート電極の電界効果は十分な大きさ
をもって、また、高レスポンスをもって確保される。
ート電極8は、炭化シリコン層4を下層とし、タングス
テン層5を上層とする二重層をもって構成されているの
で、パターニング時にレジストから拡散したアルカリ金
属がシリコン層中に到達したり、ソース・ドレイン領域
を形成するためのイオン注入工程にチャンネリング現象
が発生することはない、また、炭化シリコンは本来半絶
縁性であるが、不純物が高濃度にドープされているので
、抵抗は小さく、ゲート電極の電界効果は十分な大きさ
をもって、また、高レスポンスをもって確保される。
以上説明せるとおり、本発明に係る半導体装置は、炭化
シリコン層を下層としリフラクトリメタルまたはそのシ
リサイドまたは多結晶シリコンの層を上層とする二重層
よりなるゲート電極を有するので、アルカリ金属による
汚染やチャンネリング現象の発生を抑止することができ
る。
シリコン層を下層としリフラクトリメタルまたはそのシ
リサイドまたは多結晶シリコンの層を上層とする二重層
よりなるゲート電極を有するので、アルカリ金属による
汚染やチャンネリング現象の発生を抑止することができ
る。
実験の結果によれば、上記の厚さく580人)の炭化シ
リコン層の介在をもって、アルカリ金属による汚染やチ
ャンネリング現象の発生は完全に阻止される。
リコン層の介在をもって、アルカリ金属による汚染やチ
ャンネリング現象の発生は完全に阻止される。
第1図は、本発明の一実施例に係る半導体装置の主要工
程を説明する図である。 第2図は1本発明の一実施例に係る半導体装置の工程図
である。 第3図は、本発明の一実施例に係る半導体装置を実施し
て製造した電界効果トランジスタの断面図である。 1m@@シリコン基板。 2舎・m=酸化シリコン膜、 3・・・ゲート絶縁膜、 4・e@炭化シリコンの膜、 5・・・・タングステンの膜、 6・m−レジスト膜、 7・ll11ソース・ドレイン領域、 8・参〇ゲート電極。 9・・・絶縁膜、 10争・・ソース9ドレイン電極。 工程図 第2図 本発明 第1図 ヱ 第3図
程を説明する図である。 第2図は1本発明の一実施例に係る半導体装置の工程図
である。 第3図は、本発明の一実施例に係る半導体装置を実施し
て製造した電界効果トランジスタの断面図である。 1m@@シリコン基板。 2舎・m=酸化シリコン膜、 3・・・ゲート絶縁膜、 4・e@炭化シリコンの膜、 5・・・・タングステンの膜、 6・m−レジスト膜、 7・ll11ソース・ドレイン領域、 8・参〇ゲート電極。 9・・・絶縁膜、 10争・・ソース9ドレイン電極。 工程図 第2図 本発明 第1図 ヱ 第3図
Claims (1)
- 【特許請求の範囲】 [1]炭化シリコン層(4)を下層としリフラクトリメ
タルまたはそのシリサイドまたは多結晶シリコンの層(
5)を上層とする二重層よりなるゲート電極(8)を有
することを特徴とする半導体装置。 [2]前記炭化シリコン層(4)はドープされてなるこ
とを特徴とする特許請求の範囲第1項記載の半導体装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29717186A JPS63150963A (ja) | 1986-12-12 | 1986-12-12 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29717186A JPS63150963A (ja) | 1986-12-12 | 1986-12-12 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63150963A true JPS63150963A (ja) | 1988-06-23 |
Family
ID=17843097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29717186A Pending JPS63150963A (ja) | 1986-12-12 | 1986-12-12 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63150963A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01194335A (ja) * | 1988-01-29 | 1989-08-04 | Toshiba Corp | 半導体装置 |
EP0725440A2 (en) * | 1995-02-02 | 1996-08-07 | Dow Corning Corporation | Silicon carbide metal diffusion barrier layer |
EP1018769A2 (en) * | 1998-12-03 | 2000-07-12 | Lucent Technologies Inc. | Semiconductor device with increased gate insulator lifetime |
JP2009065177A (ja) * | 2003-05-01 | 2009-03-26 | Internatl Business Mach Corp <Ibm> | マルチファセット・ゲートmosfetデバイス |
-
1986
- 1986-12-12 JP JP29717186A patent/JPS63150963A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01194335A (ja) * | 1988-01-29 | 1989-08-04 | Toshiba Corp | 半導体装置 |
EP0725440A2 (en) * | 1995-02-02 | 1996-08-07 | Dow Corning Corporation | Silicon carbide metal diffusion barrier layer |
EP0725440A3 (en) * | 1995-02-02 | 1997-01-29 | Dow Corning | Barrier layer against diffusion of silicon carbide metals |
US5818071A (en) * | 1995-02-02 | 1998-10-06 | Dow Corning Corporation | Silicon carbide metal diffusion barrier layer |
EP1018769A2 (en) * | 1998-12-03 | 2000-07-12 | Lucent Technologies Inc. | Semiconductor device with increased gate insulator lifetime |
EP1018769A3 (en) * | 1998-12-03 | 2000-12-27 | Lucent Technologies Inc. | Semiconductor device with increased gate insulator lifetime |
JP2009065177A (ja) * | 2003-05-01 | 2009-03-26 | Internatl Business Mach Corp <Ibm> | マルチファセット・ゲートmosfetデバイス |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63314868A (ja) | Mos半導体装置の製造方法 | |
JPS5946107B2 (ja) | Mis型半導体装置の製造法 | |
EP0459398B1 (en) | Manufacturing method of a channel in MOS semiconductor devices | |
JPS63150963A (ja) | 半導体装置 | |
JPH06163572A (ja) | Mos電界効果トランジスタの製造方法 | |
JPS6344769A (ja) | 電界効果型トランジスタ及びその製造方法 | |
JPS62172761A (ja) | 非晶質シリコン薄膜トランジスタおよびその製造方法 | |
KR100541705B1 (ko) | 반도체소자의 제조방법 | |
JPH0637106A (ja) | 半導体製造装置の製造方法 | |
JP2838315B2 (ja) | 半導体装置及びその製造方法 | |
JP4740469B2 (ja) | 半導体素子のゲート電極形成方法 | |
JPH02133929A (ja) | 半導体装置およびその製造方法 | |
JP2000208642A (ja) | デュアルゲ―トmosトランジスタの製造方法。 | |
JPH0258273A (ja) | 絶縁ゲート電界効果トランジスタおよびその製造方法 | |
JPH09115859A (ja) | 半導体電極およびその製造方法 | |
KR960000362B1 (ko) | 반도체 장치의 제조 방법 및 그 방법에 의해 제조된 반도체 장치 | |
JPH01218069A (ja) | 半導体集積回路装置の製造方法 | |
JPH0555232A (ja) | 半導体装置の製造方法 | |
JPS6159669B2 (ja) | ||
JPH02302042A (ja) | 半導体装置の製造方法 | |
JPS59154064A (ja) | Mis半導体装置およびその製造方法 | |
JPH0437163A (ja) | 半導体装置 | |
JPH0945917A (ja) | Mosトランジスタの製造方法 | |
JPS6292450A (ja) | 半導体装置の製造方法 | |
JPH0380542A (ja) | 半導体集積回路装置 |