JPS63150961A - 集積回路構造およびその形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 関連の出願との相互参照 この出願は、バウアー（Ｂｏｗｅ　ｒ）の、１９８４年
２月３日出願の米国特許出願連続番号箱５７６．６５９
号の一部継続である。

発明の背景 発明の分野 この発明は、スロットに形成されたバイポーラトランジ
スタに関するものである。より特定的には、この発明は
、その能動領域が集積回路サブストレート内のスロット
に形成されたバイポーラトランジスタの形成に関するも
のである。

関連技術の説明 集積回路の密度は増大を続けている。リソグラフィの進
歩は、線幅分解能がミクロン寸法に達することを可能に
し、かつ処理技術は、薄膜の信頼性のある形成と、正確
なエツチングが可能な点まで改良され、それによって、
より小さく、かつよ１り予想できる特徴サイズが達成さ
れ得る。その結果、素子の横方向寸法はミクロンのレベ
ルに達し、ナノメータの範囲に進みつつあり、それによ
って集積回路の密度が絶えず減少する。

したがって、より多数の個別の素子が所与の区域内に製
作可能である。面積密度のさらなる増大が見込まれる一
方で、物理的な、装備と処理は限界に近づいている。そ
れに加えて、素子がより小さくなるにつれて、それらの
電力規格が減少し、かつ寄生容量や汚染の問題の相対的
重要性が増大する。面積密度の改良のためのさらなる努
力によって得られる収益漸減のため、既定の横方向寸法
の素子に、より大きな横方向寸法の素子の性能と同等の
性能を獲得するよう、垂直方向寸法に能動領域の範囲を
増大させる可能性を考慮することが所望されている。ま
た、この方法により、より高い電力またはより高性能の
素子が獲得できるかもしれない。

バイポーラトランジスタは典型的には、たとえば、その
間に非常に近接した間隔を許容する、エミッタと外部ベ
ース領域との間の酸化物スペーサを有するバイポーラト
ランジスタを形成するための方法に関する、ホーン（Ｈ
ｏｒｎｇ）他による米国特許第４．３９２，１４９号に
示される垂直構造をＨする。ウェルまたはリーチスルー
によりコレクタコンタクトに接続される埋込みコレクタ
層が、設けられる。

オオウチ（Ｏｈｕｃｈｉ）他による米国特許第４．３０
２，７６３号は、明らかにコレクタを含むサブストレー
ト内の第１の導電型の第１の領域を有する半導体サブス
トレートを含む半導体装置を述べる。第２の導電型の第
２の領域はまた、第１の領域に隣接するサブストレート
内に形成され、かつおそらくトランジスタのベースを形
成する。

明らかにエミッタを含む、第１の導電型の第３の領域は
、第２の領域に隣接して形成され、かつサブストレート
および酸素と同じエレメントからなるサブストレート上
に少なくとも一部分を含む。

この部分のバンドギャップエネルギは、第２の領域のバ
ンドギャップエネルギよりも大きいと思われる。５ＩＰ
ＯＳ層は、下に横たわるベース領域内に５ＩＰＯＳ層の
不純物を拡散することによりエミッタを形成するために
用いられる。

集積回路の密度が増大するにつれて、個別のトランジス
タ間に絶縁部分を形成する、溝またはスロット形成処理
を用いることが真剣に考慮されている。たとえば、Ｄ、
　Ｎ、　Ｋ、ワン（Ｄ、　Ｎ、　Ｋ。

Ｗａｎｇ）他の「反応性イオンエツチングは材料と特徴
サイズの制限を軽減する（Ｒｅａｃｔｉｖｅ−ＪｏｎＥ
ｔｃｈｉｎｇ　Ｅａｓｅｓ　　Ｒｅ５ｔｒｉｃｔｉｏｎ
ｓ　ｏｎ　　Ｍａｔｅｒｉａｌｓａｎｄ　Ｆｅａｔｕｒ
ｅ　　５ｉｚｅｓ）　Ｊ　　Ｅｌｅｃｔｒｏｎｉｃｓ　
１９８３年１１月３日号１５７ページから１５９ページ
を参照されたい。理論上は、スロット分離は個別の素子
をより近接して一緒に詰めることを可能にする。このよ
うな分離技術は、ボンダー（Ｂｏｎｄｕｒ）他による米
国特許第４，１０４，０８６号ならびにボン（Ｂｏｎｎ
）による米国特許出願連続番号節７１９，０８５号およ
びグオッツ（Ｇｗｏ　ｚ　ｄ　ｚ）による米国特許出願
連続番号節７５９゜６２１号に述べられ、その両方とも
この出願の譲受人に譲渡されている。バウアー（Ｂｏｗ
ｅｒ）による米国特許第４，５３３，４３０号は、スロ
ットを再充填するときボイドの形成を避けるようにその
上端に、はぼ垂直の側壁を有するこのようなスロットを
形成するための方法を述べかつ請求する。

ボンダー（Ｂｏｎｄｕｒ）他による米国特許第４．１３
９，４４２号は、隣接するトレンチの壁面を含む残余の
シリコンのすべてを利用するために、一連の近接した間
隔をおいたトレンチを形成し、かつそれから、トレンチ
の壁面を酸化することにより、シリコン内の深く引込ん
だ酸化領域の形成を開示する。１９８０年４月の１８Ｍ
技術開示報告（ＩＢＭ　Ｔｅｃｈｎｉｃａｌ　Ｄｉｓｃ
ｌｏｓｕｒｅ　Ｂｕｌｌｅｔｌｎ　）、第２２巻、第１
１号に発表された「浅くかつ深い二酸化シリコン充填ト
レンチの製作方法（ｐｒｃ）ｃｃｓｓＦｏｒ　Ｆａｂｒ
ｉｃａｔｉｏｎ　０ｆＳｈ、ａｌｌｏｗ　Ａｎｄ　Ｄｅ
ｅｐ　５ｉｌｉｃｏｎＤｉｏｘｉｄｅ　Ｆｉｌｌｅｄ　
Ｔｒｅｎｃｈｅｓ）Ｊと題される論文において、リルジ
ャ（Ｌｉｌｌｊａ）他は、ベースおよびコレクタコンタ
クト領域を分けるように浅い酸化物トレンチを、および
トランジスタ全体を包囲する、より深い酸化物充填トレ
ンチを形成する段階を含む、分離酸化物材料を用いて集
積回路構造にバイポーラトランジスタを形成するのに必
要な方法段階を述べる。

タケモト（Ｔａ　ｋ　ｅｍｏ　ｔ　ｏ）他による米国特
許第４，４８４，２１１号は、エミッタとベースとの間
の容量が低下されるように、エミッタと外因性ベースと
の間に酸化物分離を有するバイポーラトランジスタ構造
を教示する。

ホーン（Ｈｏｒｎｇ）他による米国特許第４゜３３９．
７６７号は、深い酸化物充填トレンチが電気的に素子を
互いに分離する状態で、サブストレート上に同時に縦型
ＮＰＮ　トランジスタおよび横型ＰＮＰ　トランジスタ
を形成する方法を開示する。サブストレート内へのエミ
ッタ電流の放出をなくするために、横型ＰＮＰトランジ
スタのＰ＋エミッタおよびＰ＋コレクタは窒化シリコン
および二酸化シリコン絶縁層に接する。

個別の素子を分離するために半導体ウェハにスロットを
形成するのに加えて、スロットはまた、受動回路要素と
しての使用も考えられている。たとえば、スロットに特
定の材料を充填し、キャパシタとして機能させることが
提案されている。たとえば、Ｋ、ミネギシ（Ｋ、Ｍｉｎ
ｅｇｉ　５ｈｉ）他の「ドープ面の溝コンデンサを用い
たサブミクロンＣＭＯＳメガビットレベルのダイナミッ
クＲＡＭ技術（Ａ　Ｓｕｂ−Ｍｉｃｒｏｎ　０ＭＯ３Ｍ
ｅｇａｂｌｔ　ＬｅｖｅｌＤｙｎａｍｉｃ　ＲＡＭ　Ｔ
ｅｃｈｎｏｌｏｇｙ　　Ｕｓｉｎｇ　ａ　Ｄｏｐｅｄ　
Ｆａｃｅ１’ｒｅｎｃｈ　Ｃａｐａｃｉｔｏｒ　Ｃｅ１
ｌ）Ｊ　　ＰｒｏｃＯｅｄＩｎｇｓ　、　ＩＩＥＤＭ。

１９８３年号、３１９ページ、およびＴ、モリエ（Ｔ、
　Ｍｏ　ｒ　ｉ　ｅ）他の「メガビットレベルのＭＯＳ
　ｄ　ＲＡＭのための欠乏型溝コンデンサ技術（Ｄｅｐ
ｌｅｔｉｏｎ　Ｔｒｅｎｃｈ　Ｃａｐａｃｉｔｏｒ　Ｔ
ｅｃｈｎｏｌｏｇｙ　ｆ’ｏｒＭｅｇａｂｉｔ　Ｌｅｖ
ｅｌ　ＭＯ８ｄＲＡＭ）Ｊ　ＪＥＥＥＥｌｅｃｔｒｏｎ
　ＤｅｖｉｃｅＬｅｔｔｅｒｓ　ｖ、ＥＤＬ−４、第１
１．１９８３年１１月号４１１頁を参照されたい。適当
な充填材料により、スロットは必要に応じて導電性にも
絶縁性にも作成することができるので、このような応用
が可能である。

サブストレートにおけるスロット内に能動素子を構成す
ることもまた提案されている。富士通の目本特許出願第
５７−１１１５０号は横型バイポーラトランジスタの構
造を開示し、そこでは、サブストレート内に形成された
第１のスロットの壁面を介してサブストレート内に不純
物を拡散することにより、サブストレート内にエミッタ
領域が形成される。コレクタ領域は同様に、サブストレ
ート内に不純物を拡散するように、第１のスロットに隣
接して置かれた、サブストレート内に形成された第２の
スロットを用いてサブストレート内に形成される。サブ
ストレート内のエミ′ツタ領域とコレクタ領域との間の
サブストレート部分は、トランジスタのベースを形成す
るものと言われている。

エンゲラ（Ｅｎｇｅｌｅｒ）他による米国特許第３．７
６２．９６６号は、ベース領域の幅に関して正確に制御
するバイポーラトランジスタの形成を教示する。大量ド
ープＮ型半導体ウェハ上にＮ型ドープエピタキシャル層
をまず成長させてコレクタ層を形成し、かつそれからエ
ピタキシャル層内に大量ドープＰ型ベースコンタクト領
域を拡散することにより、トランジスタが形成される。

構造はそれから、酸化物層を用いてマスキングされ、そ
れを通って１個または２個以上の開口または孔が、ベー
スコンタクト領域を介してＮ型コレクタ層にエツチング
され、１個または２個以上のエミッタの形成を可能にす
る。Ｎ型不純物とより速く拡散するＰ型不純物との両方
を含む強力なＮ型半導体材料はそれから、孔を充填する
ようにエピタキシャル成長される。構造はそれから、ド
ープされたエピタキシャルエミッタ材料からアクセプタ
不純物をエピタキシャルコレクタ層内に拡散することに
よりエミッタの下方に活性ベース領域を形成するように
加熱される。活性ベース領域は、エミッタ領域に隣接し
たエピタキシャルベースコンタクト領域と接触する。−
金属コンタクトはそれから、エピタキシャルコレクタ層
、エミッタおよびベースコンタクト領域に形成され、ト
ランジスタを完成する。

ボラ（Ｖｏｒａ）による米国特許第３，７０３゜４２０
号は、サブストレート上に第１のエピタキシャル層を形
成し、かつそれからそこにベースコンタクト領域を形成
するようにこの層の上方部分をドープする段階を含む単
結晶および多結晶シリコンをそれぞれ用いて、集積回路
構造内に横型トランジスタを構成する種々の方法を開示
する。多結晶方法では、酸化シリコンアイランドがエピ
タキシャル層上に形成され、かつエピタキシャルシリコ
ンの第２の層が第１の層上に成長される。第２のエピタ
キシャル層は、サブストレート上で単結晶であり、かつ
二酸化シリコン上で多結晶である。構造はそれから、ポ
リシリコン部分と整列した開口を形成するようにマスキ
ングされ、かつ横型−トランジスタの能動素子を形成す
るようにドープされる。このように形成された多結晶部
分は、横型トランジスタのそれぞれの能動素子を形成す
るように、隣接する単結晶部分に横方向にドーパントを
搬送するために用いられる。単結晶の実施例および多結
晶の実施例の両方において、ベースおよびエミッタは、
単結晶シリコン内のベースおよびエミッタ間の横方向Ｐ
−Ｎ接合を形成するように、マスキング内の同じ開口を
介してドープすることにより形成される。第１のエピタ
キシャル層内のベースコンタクト領域は、ベースをベー
ス電極と接続させる。

発明の概要 この発明に従って、バイポーラトランジスタはサブスト
レート内のスロットに形成され、そこで、第１のスロッ
トの壁面および底部にベース領域がまず形成され、この
スロットはスロット内にエミッタを形成する物質が充填
され、それによって大規模なベースエミッタ表面接合を
有する自己整列構造を与える。スロット内のエミッタと
周囲のベースとの間に横方向にかつ縦方向に、キャリア
輸送が生じる。コレクタコンタクト領域を与える第２の
スロットは、エミッタスロットと整列して形成される。

エミッタスロットの下方のサブストレートに形成された
ベース領域の部分の下方に置かれる埋込みコレクタ層は
、コレクタコンタクト領域と通じる。

このような構造の結果、物理的コレクタおよびベース領
域と能動コレクタおよびベース領域間のそれぞれの関係
により、より低いコレクターベース容量およびコレクタ
ーサブストレート容量を有する高性能素子になる。

好ましい実施例の説明 トランジスタの能動区域は、エミッタの大きさによって
決定される。横方向寸法が減少するにつれて、所与の断
面の大きさでこの区域を増大させることは、素子の垂直
方向寸法を増大させることによってのみ可能である。高
められた垂直方向寸法を有するバイポーラトランジスタ
は、また、寄生容量の臨界的成分が低いレベルであるた
め、理論上の最大に極めて近い性能を有する可能性があ
る。たとえば、はとんどの回路の応用において、コレク
ターベース容ｆｆ１（ＣＣＢ）とコレクターサブストレ
ート容ｆｆ１（ＣＣＳ）は素子の性能を決定する際に重
要なパラメータとなる。

第１図の先行技術に示されるように、典型的バイポーラ
トランジスタは、コレクタ領域２１と接触するベース領
域１３にエミッタ１４が形成される。図示された素子は
、ｎｐｎ）ランジスタである。ｐｎ接合を横切るキャリ
アの伝導は、接合部の全面積にわたり生じる。しかしな
がら、接合部は主として水平に配置されるので、大部分
のキャリアは垂直方向の、またはほぼ垂直方向の経路を
横切る。キャリアの流れの垂直特性は、ｎ＋埋込みコレ
クタ１５の存在により高められ、それは、もし電流がベ
ース１３からコレクタ２１のバルクを介してコレクタコ
ンタクト領域１２およびコレクタコンタクト１６に向け
て直接に流れるならば、生じるキャリアの流れのいかな
る横方向構成要素も除去する。キャリアの流れはそれか
ら、エミッタ１４から接合部２０を横切りベース１３に
、かつ接合部２２を横切りベース１３とｎ十埋込みコレ
クタ１５との間に、かつそこからコレクタコンタクト領
域１２およびコレクタコンタクト１６に至る。バイポー
ラ集積回路の密度が増大するにつれて、２個の接合部の
水平構成要素は、接合区域全体の減少に応じて垂直構成
要素と比較して減じられる。これは、トランジスタの利
得を順に減じ、かつ一般に寄生容量を増大させることに
より性能を衰えさせ、これらは両方とも不所望の結果で
ある。

先行技術の縦型バイポーラトランジスタでは、第１図に
示されたように、物理的コレクタは通常、効果的な電気
的コンタクトをなすため、能動コレクタ領域よりかなり
大きい。しかしながら、この発明のスロット構造では、
物理的コレクタおよび物理的ベースは各々、事実上能動
ベースと等しく、それによって関連の寄生容Ｑ（ＣＣＢ
およびＣＣ３）をその最小値まで減少させる。ベース−
エミッタ容ｆｆ１（ＣＢＥ）は５ｒｐｏｓエミツタの使
用によって可能となる、増大したベースドーピングのた
め、より大きい。幸運にも、ＣＢＥはほとんどのバイポ
ーラ回路において速度の限界決定要因でない。

これらの様々な特性は第１表に示されており、ここでは
、バイポーラ文献に報告されたトランジスタ（Ｄ、　Ｄ
、タン（Ｄ、Ｄ、Ｔａｎｇ）他のｒｌ、２５ミクロンの
深さの溝に分離された自己整列のバイポーラ回路（１，
２５Ｍｉｃｒｏｎ　Ｄｅｅｐ　ＧｒｏｏｖｅＩｓｏｌａ
ｔｅｄ　Ｓｅｌｆ−ＡＩｉｇｎｅｄ　Ｂｉｐｏｌａｒ　
Ｃ１ｒｃｕｉｔｓ）　Ｊ、ＩＥＥＥ　Ｊ、　ｏｌ’　　
５ｏｌｉｄ　　！３Ｌａｔｅ　Ｃ１ｒｃｕｉｔｓ　、第
１７巻、１９８２年１０月、９２５ページを参照）と、
この発明に従って作られたスロット形式のバイポーラト
ランジスタとを比較している。第１表で見られるように
、スロット形式のトランジスタは臨界寄生容＝ＣＣＢお
よびＣＣ８でかなり改良され、かつ非臨界寄生容量　Ｃ
Ｂ　Ｈにおいてのみ、より低い性能を有する。したがっ
て、スロットタイプのトランジスタは先行技術のバイポ
ーラ素子の２倍の密度であるばかりでなく、より良い性
能をも有することが期待できる。

この発明のスロットトランジスタ構造の様々な形状が第
２Ａ図、第３Ａ図および第４Ａ図の断面に示されている
。構造上の共通の特徴はエミッタとコレクタがスロット
に形成されていることである。第２Ａ図では、エミッタ
スロット２６はコレクタスロット２７から間隔をあけた
関係で製作されるように示されている。ベース領域２８
はエミッタスロット２６に隣接する半導体サブストレー
ト内に拡散される。第２Ａ図の実施例では、拡散障壁２
９はエミッタスロット２６の左側壁に沿って形成されて
いるので、エミッタスロット２６に隣接するサブストレ
ート２５の左手側には拡散しない。キャリアの伝導は左
から右へ、すなわちエミッタスロット２６内の導電５Ｉ
ＰＯ３充填（示されていない）から、ベース領域２８を
通り、ＳＩ　ＰＯ５の充填された（示されていない）コ
レクタスロット２７へ至る。５ＩＰＯ３（半絶縁多結晶
シリコン）は、たとえばＴ、マツシタ（Ｔ、Ｍａｔｓｕ
ｓｈｉｔａ）他のｒｓＩＰＯ３−３ｉヘテロ接合トラン
ジスタ（Ａ　５ＩＰＯ９−８ｔ　ＨｅＬｅｒｏｊｕｎｃ
ＬＩｏｎ　Ｔｒａｎｓｉｓｔｏｒ　）　Ｊ　、Ｊａｐａ
ｎ　ｊ、　Ａａｐｐｌｉｅｄ　　Ｐｈｙｓｌｃｓ　　第
２０巻、補２０−１．７５ページから８１ベージ（１９
８１）に述べられているように、トランジスタ内で能動
領域として作用するのに適した導電材料としてドープさ
れてもよい。

第２Ｂ図の平面図では、エミッタスロット２６とコレク
タスロット２７の長さは等しく、かつスロットは平行に
間隔をあけた関係で配置されていることがわかる。第２
の、おそらくより効果的な配置は、第３Ａ図の断面に示
されている。ここでは、コレクタスロット３１はエミッ
タスロット３０の両側に形成されている。第３Ｂ図の平
面図で見られるように、コレクタスロット３１は直線で
囲まれたエミッタスロット３０を取り巻く連続的なスロ
ットを形成している。この実施例では、ベース領域３４
はエミッタスロット３０を完全に取り巻く。キャリアの
伝導はしたがって、エミッタスロット３０からベース３
２を通り、コレクタスロット３１へと側方へ広がる。

この発明に従ったもう１つの構造が、第４Ａ図の断面に
示されている。ここでは、長手のエミッタスロット３２
が、平行１：、間隔をあけた関係で形成されたコレクタ
スロット３３を有することが示されている。第４Ｂ図の
平面図で見゛られるように、エミッタスロット３２は十
字型に形づくられており、コレクタスロット３３はその
周囲に適合する関係で形成されている。様々な実施例中
のスロットの典型的な幅は、ベースに０．１ないし０．
３μｍ１コレクタスロツトに１ないしし１．５μｍ１エ
ミツタスロツトに１ないし１．５μｍである。

スロｖｙトの深さは応用によって変化するが、うないし
３０μｍの範囲内である。

この発明の構造を製作する方法は、一連の第５図ないし
第゛１３図に示されている。この発明の構造もまた、■
−■化合物と特定の■−■材料に適することが技術分野
において既知であるマスキングおよび充填材料を用いて
製作されてもよいが、この明細書の目的のために、以下
の説明は、シリコンサブストレートと、化学的にかつ冶
金的に両立するマスキングおよび充填材料とに関するも
のである。

さて第５図を参照すると、ｎ＋埋込み拡散層３９は、サ
ブストレート４４に形成され、かつｎ型エピタキシャル
層３８はｎ＋埋込み層３９の表面上で成長されている。

ｎ＋埋込み層３９は、特に第１２図および第１３図に関
して下記のように、コレクタコンタクト内の直列抵抗を
減じる働きをする。以下で用いられる用語“サブストレ
ート“は、埋込み層および埋込み層の表面上で成長され
たエピタキシャル層を含む。

さらに第５図を参照すると、分離スロット４０が半導体
サブストレート４４内に形成されるように示されている
。分離スロット４０は、ｎ＋層３９とｐ型サブストレー
ト４４との間に形成されるｐｎ接合３６を介して延び、
形成されるべきバイポーラトランジスタを同じ集積回路
内に製作される隣接するトランジスタから分離する。

第５図の分離スロット４０では、薄い二酸化シリコン層
３７が内部表面全体にわたり成長されている。この層が
電気的分離を完成する。それから、第６図に示されるよ
うに、充填材料４０′が与えられる。充填材料は、窒化
シリコン、５ＩＰＯ５゜多結晶シリコン、金属酸化物、
シリコン、二酸化シリコン等の材料を含む導電および絶
縁材料の種類から選ばれる。材料は、好ましくは等方性
の仕方で、容易にスロット内に流れるか、またはスロッ
トの表面に置かれなければならない。充填材料の選択は
一般に、熱応力を避けるため周囲のシリコンと同じ熱膨
張係数を有する材料を持ちたい、という要望を反映する
。したがって、周囲のシリコンと同じ熱膨張係数を有す
るので、多結晶シリコンまたは５ＩＰＯ３のいずれかが
好ましい充填材料である。

分離スロットについては、実際の分離は裸のスロットの
内部表面に形成される薄い二酸化シリコン層３７によっ
て完成される。エミッタ４６′およびコレクタ４５′等
の能動領域は、スロットが大量ドープの５ＩＰＯ３で充
填される。典型的にはスロットは過充填され、かつ材料
の表面はフッ化プラズマ等の等方向エツチングによって
平らにされる。たとえばスロットは、好ましくは物理的
化学的エツチング段階が結合されるように、化学的活性
種を備えた、反応性イオンエツチング装置によって形成
される。たとえば、Ｄ、　Ｎ、　Ｋ、　ワン（Ｄ、Ｎ、
に、Ｗａｎｇ）他の「反応性イオンエツチングは材料と
特徴サイズの制限を軽減する（１？ｅａｃｔｉｖｅ　Ｉ
ｏｎ　ＩＥｔｃｈｉｎｇ　Ｅａｓｅｓ　Ｒｅ５ｔｒｉｃ
ｔｉｏｎｓ　ｏｎＭａｔｅｒｉａｌｓ　　ａｎｄ　　Ｐ
ｃａｔｕｒｃ　　５ｉｚｅｓ）Ｊ　　　　Ｅｌｅｃｔｒ
ｏｎｉｃｓ１９８３年１１月３日号、１５７ページから
１５９ページを参照されたい。

第６図に示されるように、その内部に能動素子が形成さ
れるべき、スロット領域と内部領域の部分は、二酸化シ
リコンまたは窒化シリコン等の材料でできたストップ層
４３に覆われている。これは、エミッタスロットが形成
されるべき中央領域３つを開き、またコレクタスロット
が形成されるべき隣接する領域３８を保護する働きをす
る。自己整列スロットが半導体サブストレート上に形成
されることを可能にするこの方策は、１９８６年４月１
０発行のｌぐウアー（Ｂｏｗｅｒ）による米国特許第４
．５７９，８１２号に述べられかつ請求される。多結晶
シリコン層４２がそれから与えられ、それはストップエ
ツチング層４３上に横たわり、かつ領域３９内のサブス
トレート４４の表面上に達する。

第７図に示されるように、二酸化シリコン層４９がそれ
から、ポリシリコン層４２上に形成される。層４２およ
び４つはエミッタスロットが形成されるべき第１形式の
スロット領域４６と、コレクタスロットが形成されるべ
き第２形式のスロット領域４５を規定するようにパター
ン化される。

スロット領域は上で参照された、バウアー（Ｂｏｗｅｒ
）他の特許第４，５７９，８１２号に詳細に述べられる
ように、自己整列される。

、スロット領域は、エミッタ形式のスロット領域４６の
場合はシリコンサブストレートまでエツチングされ、か
つコレクタ形式のスロット領域４５の場合はストップ層
４３までエツチングされる。

エツチングは、ストップ層４３が貫通されないように選
択的特性を有する。たとえば、Ｌ、Ｍ、エフラス（Ｌ、
Ｍ、Ｅｐｈｒａｔｈ）のｒＶＬｓＩのための反応性イオ
ンエツチング（Ｒｅａｃｔｉｖｅ　ＩｏｎＥｔｃｈｉｎ
ｇ　ｆ’ｏｒ　ＶＬＳＩ）　Ｊ　、ＩＥＥＥ　Ｔｒａｎ
ｓａｃｔｉｏｎｓ　ｏｎ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉ
ｃｅｓ　Ｓｖ、ｅｄ　−２８、第１１．１９８３年１１
月号、１３１５ページを参照されたい。

次に、第８図に示されるように、エミッタ形式のスロッ
トの部分的な形成が示される。点線４６は完全に形成さ
れたときのスロットの全範囲を示し、一方丈線４７は部
分的に形成されたスロットの底の範囲を示す。ライン４
７までエミッタスロットを部分的に形成するようにサブ
ストレートをエツチングした後、エミッタスロットおよ
び部分的に形成されたコレクタスロット内のポリシリコ
ン層４２の露呈された側縁を酸化し、かつ部分的に形成
されたエミッタスロット内のシリコンサブストレートの
露呈された側縁を酸化するために酸化段階が行なわれる
。

この酸化段階は、部分的に形成されたコレクタスロット
のためにポリシリコン層４２の露呈された端縁に、酸化
領域５２ｂを、かつ部分的に形成されたエミッタスロッ
トの露呈されたポリシリコンおよびシリコン端縁に、酸
化領域４８を生じる。

酸化領域４８は、第１１図ないし第１３図に示された、
べ−７スコンタクト領域５１を能動エミッタ領域４６′
から分離する働きをする。酸化領域５２ｂは、ポリシリ
コン層４２に取り入れられたいかなるドーパントも、コ
レクタスロット４５′内に置かれた充填材料を電気的に
変化させないよう防ぐ。

好ましい実施例では、ベースコンタクト５１が能動コレ
クタ４５′と能動エミッタ４６′のいずれにも触れない
ことを確実にするため、コレクタスロットに対する、第
１１図に示された酸化領域５２ａもまたこのときに形成
される。この結果を達成するためには、コレクタスロッ
ト４５′の上部側壁が酸化段階の間露呈され、かつ露呈
されたシリコンが二酸化シリコンに変わるように、スロ
ットを部分的に形成することが必要である。最も好まし
くは、誤整列の場合に能動コレクタ４５′とベースコン
タクト領域５１との間に接触が起きないことを確実にす
るために、酸化領域５２ａは酸化領域４８よりも低い垂
直方向の範囲を有する。

しかしながら、エミッタスロットおよびコレクタスロッ
トの両方において、第１２図で最良にわかるように、酸
化の範囲はスロットの深さ全体のほぼ半分である。図に
示された実施例では、酸化領域５２ａはベースコンタク
ト領域５１より後に形成されるが、これはスロットが自
己整列の場合差し支えない実務である。

第９図に示される、図の実施例の次の段階は、エミッタ
スロット４６′の完全な形成である。次に、空のスロッ
ト４６′の露呈された表面に隣接して能動ベース領域５
０を作るため、標準的な拡散段階が用いられる。その代
わりに、エミッタスロットは異なった拡散速度の多数ド
ーパント、たとえばＢとＡｓなどを有するＳ　Ｉ　ＰＯ
Ｓで充填されてもよい。硼素は砒素よりも速く拡散する
ので、周囲のシリコンに押しやられて、たとえばｎ型の
砒素ドープエミッタと、ｐ型の砒素ドープベースを残す
。

ベース領域５０へのコンタクトは、後続の段階で、酸化
領域４８に隣接した層４２の一部から、ベース領域５０
の上部の領域へドーパントを押しやることで形成されて
もよい。第１０図に示されるように、ポリシリコン層４
２の中に適当なドーパントが含まれているならば、ベー
ス領域５０を作り出す拡散を押し進める処理の間に、ベ
ースコンタクト領域５１もまた形成されてもよい。エミ
ッタスロット４６′は、もし上記のようにまだＳＩ　Ｐ
ＯＳで充填されていないならば、それから、適当な充填
材料４７′で充填され、第１１図およびそれ以降に示さ
れる能動エミッタスロット領域４６′が作られる。

コレクタスロット４５′は、もし上記のようにまだ部分
的に形成されていないならば、第１１図に示されるよう
に、今から部分的に形成されてもよい。上で検討された
好ましい実施例に対して、分離領域５２ａはそれから、
スロットの上端に露呈されたｎ型のエピタキシャル層３
８部分を酸化する酸化段階によって作られる。これらの
領域は、形成されるべき能動コレクタ領域４５′をベー
スコンタクト領域５１から分離する働きをする。最後に
、第１２図に示されるように、コレクタスロット領域４
５′が完全に形成される。酸化領域４８（第８図参照）
と同時に形成された酸化領域５２ｂは、多結晶シリコン
層４２内のいかなるドーピングも、能動コレクタ領域４
５′内に置かれた充填材料の電気的特性を変えないよう
に保つ働きをする。完成した素子は第１３図に示される
。

次に、それぞれの領域にコンタクトが形成される。スロ
ットはその幅よりも長くてもよいので（第３Ｂ図の直線
に囲まれた形のエミッタスロット３０および第４Ｂ図の
十字型のエミッタスロット３２を参照）、もしその領域
の最大量までの直列抵抗が許容できるならば、１点また
はいくつかの点にコンタクトを作ることができる。第１
３図に示されるように、コレクタ領域へのコンタクトの
抵抗は、能動コレクタ領域４５′を結びつけるｎ＋埋込
みコレクタ層５４によって減じられる。

この埋込みコレクタ５４は、分離スロット３７によって
つながれたｎ＋層３９の部分によって形成されている。

第１０図ないし第１３図の断面図に示されるように、ベ
ース領域５０は既にコンタクト領域５１に接触している
。外部コンタクトがベース、エミッタ、およびコレクタ
領域に今から作られる。これらは第１３図に示されるよ
うに、トランジスタの能動領域が完全に形成されてから
適用される。

この発明のスロットトランジスタ構造に関連して、様々
なスロット分離機構が使用可能である。

第１４図および第１５図の平面図に示されるように、分
離スロット６５がエミッタスロット６３およびコレクタ
スロット６４と関連して用いられ、トランジスタ構造を
完全に取り巻く。好ましくは、上記のバウアー（Ｂｏｗ
ｅｒ）の特許第４，５７９゜８１２号に述べられるよう
に、それらは自己整列されている。また好ましくは、分
離スロット６５はｎ型エピタキシャル層６２とｐ型サブ
ストレート６１を分けるｐｎ接合を通って延びる。

代わりに、より小型の構造については、コレクタスロッ
ト６８は、集積分離機構内に前もって形成されたスロッ
ト７２の一部分内に形成されてもよい。第１６図に示さ
れるように、スロット７２はまずサブストレート領域６
７内に形成される。

次に、二酸化シリコン等の絶縁材料の薄い層が、たとえ
ば熱による酸化物の成長で、大型のスロット７２の内部
表面に形成される。絶縁充填材料７１によって充填され
た後、外壁の酸化物の被覆を妨げないような様態で、ス
ロット７２内に、より小さいスロット６８が形成される
。隣接の素子からの電気的分離は、スロット７２の外壁
に残存する絶縁層７０により行なわれる。トランジスタ
構造は、スロット６９内に形成されたエミッタの周囲に
ベース領域（示されていない）が形成された時点で、上
記のように作用する。

バイポーラスロットトランジスタの原理は、能動領域の
垂直方向の範囲を増大させかつ横方向寸法の減少を可能
にすることなので、商業的素子の実務的関心は、各スロ
ット領域に電気的コンタクトを作ることであろう。スロ
ットの狭さがコンタクトを困難にする。これに加えて、
高い広がり抵抗を避けるため、スロットの全範囲を接触
させるか、またはスロットの範囲に沿って多数の点でス
ロットを接触させることが所望される。

多数のコンタクト機構が第１８図ないし第２４図に示さ
れている。第１８図では、埋込みコレクタの使用が利用
されている。このように、能動コレクタ領域４５′を、
そのＵ字形のスロットの両端部の細片７つによって接触
させることが可能である。第１３図に示されるように、
コレクタ容積を結びつける埋込みコレクタ５４の存在に
より、顕著な広がり抵抗は起こらない。能動エミッタ領
域４６′は小さいので、特に細片８０がエミッタ表面の
ほとんど完全な頂部と接触するので、端縁で層８０によ
って接触することによって認められるほどの広がり抵抗
は生じない。ベースコンタクトは、細片８０の下を走る
ベースコンタクト層４２によって完成され、かつ第２０
図に示されるように絶縁層４９によって分けられる。一
般に、積み重ねられた導電コンタクトは介在する絶縁層
とともに用いられているので、接近して配置されたベー
スとエミッタを接触させることは実行可能である。

第２１図には、第１８図のトランジスタ構造を接触させ
るための別の機構が示されている。コレクタコンタクト
８２は、Ｕ字形の能動コレクタ領域４５′の後側に接触
する。エミッタコンタクト層８３は実質的に能動エミッ
タ領域４６′の表面を覆い、かつトランジスタ構造の一
方の側で近づくことができる。ベースコンタクト層８４
は、実質的にベース領域５０全体に接触する。ここで、
エミッタコンタクト層８３はベースコンタクト層の下に
あり、かつ第２０図に示されるような形式の絶縁層によ
って分けられている。

集積分離を用いた、この発明の実施例のコンタクト機構
が第２２図ないし第２４図に示されている。第２２図で
は、Ｕ字形の能動コレクタ領域８７はコレクタスロット
８８の内側に形成されている。能動エミッタ領域８６と
ベース領域８５は、例として第１６図に示されるように
形成される。

コンタクト層８２は、能動コレクタ領域８７の端縁に接
触する。埋込みコレクタ（示されていない）の使用によ
り、感知できるほどの広がり抵抗は経験されない。ベー
スコンタクト層９３は、実質的にベース領域８５全体に
接触する。エミッタコンタクト層９４は、能動エミッタ
領域８６の実質的な部分と接触する。示されるように、
ベースコンタクト層９３はエミッタコンタクト層９４の
上に置かれ、２つの層は先に第２０図で示された態様で
絶縁層（示されていない）によって分けられている。

第２３図では、間隔をあけた平行コレクタとエミッタを
含む集積分離機構が示されている。ここで、能動コレク
タ領域１０２は能動エミッタ領域１０３と間隔をあけた
平行な関係で形成されている。ベース領域１０４は、エ
ミッタ１０３の長さに隣接して置かれる。第２４図の断
面図で示されるように、エミッタコンタクト９９は能動
エミッタ領域１０３に達するまで下に延び、かつ介在す
る二酸化シリコン４９とポリシリコン４２の層を越えて
一方の側へ延びる。同様に、鏡像的に、コレクタコンタ
クト９７は能動コレクタ領域１０２と接触し、かつ二酸
化シリコン層４９とポリシリコン層４２を越えて反対側
へ延びる。ベースコンタクト層９８は直交方向に延びる
が、ベースの範囲を越えてコンタクトベース１０４に達
する。ベースコンタクト層９８は介在する絶縁層（示さ
れ゛ていない）により、コレクタコンタクト層９７とエ
ミッタコンタクト層９９から電気的に絶縁された状態に
保たれる。エミッタベースの短絡を避けるため、分離ス
ロット１００および１０１の充填材料内に絶縁領域１０
５が形成される。これらの分離区域は、エミッタコンタ
クト層９９とベース領域１０４との間の接触を防ぐ。楕
円形の領域１０６および１０７は、第５図ないし第１３
図に関連して上述のように形成された酸化区域であり、
それらは同様の仕方で、能動領域間の短絡を防ぐ働きを
する。多くのコンタクト機構が実行可能であることは注
目すべきである。第１８図ないし第２４図に示された方
策は弔に例示にすぎない。

この発明の好ましい実施例の上の説明は、例示と説明の
目的で提示されたものである。これは余すところないも
のではなく、また発明を、開示された正確な形式に制限
するものでもなく、明らかに、異なったサブストレート
や、マスキングおよび充填材料の選択等の多くの修正や
変更が可能である。シリコンの実施例はこの発明の原理
とその実際に応用を最も良く説明するために選ばれ述べ
られたのであって、それによって当業者が、企図された
特定の用途に適応する様々な修正と様々な実施例におい
て、この発明を最良に利用することを可能にする。発明
の範囲は、前掲の特許請求の範囲によって規定される。

第１表 バイポーラトランジスタ特性の比較 形式 スロット形式　　３０　　．３４　．０５　　４．４　
．０５ここで ＊は平方マイクロメータである。

ＣＣＢはベースとコレクタ間の容量である。

ＲＢＩはベースコンタクトからベース領域ヘノ累積直列
抵抗である。

ＣＢＥはベースとエミッタ間の容量である。

ＣＣ８はコレクタとサブストレート間の容量である。

＊＊Ｄ、Ｄ、タン（Ｄ、Ｄ、Ｔａｎｇ）他のｒｌ、２５
ミクロンの深さの溝分離自己整列バイポーラ回路（１，
２５，ｃｚｍ　Ｄｅｅｐ　　Ｇｒｏｏｖｅ　　Ｉｓｏｌ
ａｔｅｄＳｅｌｆ−ＡＩｉｇｎｅｄ　　Ｂｉｐｏｌａｒ
　Ｃ１ｒｃｕｉｔｓ）　ｊ　、ＪＥＥＥＪ。

ｏｆ　　Ｓ　ｏｌ　ｉｄ　　Ｓ　Ｌａｔｅ　　Ｃ１ｒｃ
ｕｉｔｓ　ｓ第１７巻、１９８２年１０月、９２５ペー
ジ。

【図面の簡単な説明】

第１図は、先行技術のｎｐｎバイポーラトランジスタの
断面図である。 第２Ａ図は、この発明のスロットトランジスタ構造の断
面図である。 第２Ｂ図は、第２Ａ図の構造の平面図である。 第３Ａ図は、この発明のスロットトランジスタ構造の、
別の実施例の断面図である。 第３Ｂ図は、第３Ａ図のトランジスタの平面図である。 第４Ａ図は、この発明に従った、より複雑なスロットト
ランジスタ構造の断面図である。 第４Ｂ図は、第４Ａ図のトランジスタの平面図である。 第５図ないし第１３図は、この発明に従ったスロットト
ランジスタの形成を示す一連の断面図であり、そこでは 第５図は、形成されるべきトランジスタをブラケットす
る分離スロットの形成を示す。 第６図は、スロット表面の酸化、分離スロットの充填、
中央エミッタスロット領域３９を規定する薄いエツチン
グストップ層の適用および多結晶シリコンの上層適用後
の、第５図の断面を示す。 第７図は、二酸化シリコン層の適用および中央エミッタ
スロットチャネル４６の切開後の、第６図の断面を示す
。 第８図は、エミッタスロットの部分形成、多結晶シリコ
ンと部分形成されたスロットの側壁の酸化、およびコレ
クタスロット領域の規定後の、第７図の断面を示す。 第９図は、エミッタスロット領域が完全に形成され、か
つベース領域が拡散によって形成された後の、第８図の
断面を示す。 第１０図は、エミッタスロット領域の形成、ベース領域
の拡散およびベースコンタクトの形成後の、第８図の断
面に続く第９図の代替の断面である。 第１１図は、コレクタスロットの部分形成、ポリシリコ
ンおよびシリコン側壁の酸化、およびエミッタスロット
の充填後の、第１０図の断面である。 第１２図は、コレクタスロットの完全な形成後の、第１
１図の断面である。 第１３図は、コレクタスロットが充填され、かつコンタ
クトゐ（ベースとコレクタ領域に形成された後の、第１
２図の断面である。 第１４図は、第１４図のｐｎ接合を通って延びる分離領
域を有するスロットトランジスタの断面図である。 第１５図は、第１４図のスロットトランジスタの平面図
である。 第１６図は、分離スロット内に形成されたコレクタスロ
ットを有するスロットトランジスタである。 第１７図は、第１６図のスロットトランジスタの平面図
で″ある。 第１８図は、この発明の一実施例のコンタクト機構の平
面図である。 第１９図は、第１８図の線１９−１９による断面図であ
る。 第２０図は、第１８図の線２０−２０による断面図であ
る。 第２１図は、第１８図の実施例の別のコンタクト機構の
平面図である。 第２２図は、この発明の別の実施例のコンタクト機構で
ある。 第２３図は、この発明のスロットトランジスタの別の実
施例のコンタクト機構の平面図である。 第２４図は、第２３図の線２４−２４による断面図であ
る。 図において、１５．５４は埋込みコレクタ層、２５．４
４，６１．６７はサブストレート、２６゜３０．３２．
４６’　、６３はエミッタスロット、２７．３１，３３
．４５’　、６４，６８．８８はコレクタスロット、１
００，１０１は分離スロット、３８．６２はエピタキシ
ャル層、４０’、４７’、７１は充填材、４２はポリシ
リコン層、４５．４６はスロット領域、４８，５２ｂは
酸化領域、４９．７０は絶縁層、５０は能動ベース領域
、５１はベースコンタクト領域である。 特許出願人　アドバンスト・マイクロ、・ディバイシズ
・インコーポレーテッド ヘ 一

Claims (20)

【特許請求の範囲】
1. （１）半導体サブストレート内のスロットに形成された
   バイポーラトランジスタを含む集積回路構造であって、 ａ）埋込みコレクタ層と、前記埋込み層上のエピタキシ
   ャル成長層と、前記エピタキシャル層上の絶縁層と、前
   記絶縁層上のドープされた多結晶半導体層とを含むサブ
   ストレートと、 ｂ）前記エピタキシャル層の一部分を介して延びる、前
   記サブストレート内に形成された第１のスロットとを含
   み、前記第１のスロットは、前記スロットを少なくとも
   前記ドープされた多結晶半導体層から電気的に分離する
   ように、絶縁材料がその側壁の上方部分に形成され、さ
   らに ｃ）前記第１のスロットの側壁の下方部分を介してドー
   パントを拡散することにより形成される前記絶縁材料の
   下方の前記第１のスロットの底部および側壁に隣接する
   、前記サブストレート内の能動ベース領域と、 ｄ）前記能動ベース領域に隣接し、かつ前記ドープされ
   た多結晶半導体層と電気的に接触する前記エピタキシャ
   ル層内に形成されるベースコンタクト領域と、 ｅ）前記エピタキシャル層内の前記能動ベース領域と逆
   の導電性の半導体材料を含む前記サブストレート内の前
   記第１のスロットに形成されたエミッタと、 ｆ）コレクタコンタクトスロットを含み、それは、前記
   第１のスロットから間隔を置き、かつ前記埋込みコレク
   タ層に向けて延び、かつそこに形成された前記コレクタ
   コンタクト領域をサブストレートの隣接する部分から電
   気的に分離するようにその上の側壁の少なくとも上方部
   分上に絶縁体を有する、集積回路構造。
2. （２）前記エピタキシャル層がシリコン層を含む、特許
   請求の範囲第１項に記載の集積回路構造。
3. （３）前記多結晶層がポリシリコン層を含む、特許請求
   の範囲第２項に記載の集積回路構造。
4. （４）前記第１のスロットおよび前記コレクタコンタク
   トスロットの少なくとも上方部分上の前記絶縁体が、そ
   れぞれのスロットが部分的に形成された後、前記ポリシ
   リコン層および前記エピタキシャルシリコン層の露呈さ
   れれた部分を酸化することにより形成されるシリコン酸
   化物を含む、特許請求の範囲第３項に記載の集積回路構
   造。
5. （５）前記能動ベース領域が、前記第１のスロットの表
   面を介して前記第１のスロット内のドープ充填材から前
   記サブストレート内に拡散される、前記半導体サブスト
   レート内のドーパントにより形成される、特許請求の範
   囲第４項に記載の集積回路構造。
6. （６）前記ドープ充填材料が、前記能動ベース領域を形
   成するように前記サブストレート内に拡散し得る第１の
   ドーパントをそこに有し、かつ前記第１のスロット内に
   前記エミッタを形成するように逆の導電型の第２のドー
   パントを有する材料を含む、特許請求の範囲第５項に記
   載の集積回路構造。
7. （７）前記サブストレートの前記エピタキシャルシリコ
   ン層上の前記絶縁層には、前記第１のスロットの幅に前
   記第１のスロットの各々の側の付加的距離を加えたもの
   に一致する開口が形成され、それによって、前記エピタ
   キシャルシリコン層と、前記第１のスロットに隣接する
   前記後に形成されドープされたポリシリコン層との間の
   接触を可能にして、導電経路の確立を可能にし、前記導
   電経路は前記エピタキシャルシリコンを介して前記第１
   のスロットの下方部分に隣接する前記エピタキシャルシ
   リコン内の前記能動ベース領域から前記ドープされたポ
   リシリコンベースコンタクト層に至るベースコンタクト
   領域を含む、特許請求の範囲第６項に記載の集積回路構
   造。
8. （８）前記能動ベース領域から前記ドープされたポリシ
   リコンベースコンタクト層に延びる前記ベースコンタク
   ト領域が、前記ポリシリコン層から前記エピタキシャル
   層にドーパントを拡散することにより形成され、それに
   よって前記ベースコンタクト領域が前記能動エミッタ領
   域および前記能動ベース領域と自己整列される、特許請
   求の範囲第７項に記載の集積回路構造。
9. （９）前記第１のスロット内の前記エミッタを包囲し、
   かつ前記エミッタと自己整列された、前記サブストレー
   ト内の前記ベース領域が、前記サブストレート内にドー
   プされた領域を含み、これは異なった拡散速度の多くの
   ドーパントを有する、前記エミッタ内の充填材料を用い
   て前記サブストレートにドープすることによって形成さ
   れ、そこでは、より速い拡散速度を有する第１のドーパ
   ントが、前記スロットの壁面を介して前記隣接するサブ
   ストレート内に拡散して前記ベース領域を形成し、かつ
   より遅い拡散速度を有する他のドーパントが前記スロッ
   ト内にエミッタ材料を形成する、特許請求の範囲第５項
   に記載の集積回路構造。
10. （１０）前記サブストレート内に形成された１個または
    ２個以上の分離スロットが、前記トランジスタと自己整
    列であって、それを前記サブストレート内の隣接する素
    子から分離する、特許請求の範囲第９項に記載の集積回
    路構造。
11. （１１）前記コレクタコンタクトスロット内に形成され
    た前記コレクタコンタクト領域が、前記トランジスタを
    包囲する前記１個または２個以上の分離スロットと接触
    する、特許請求の範囲第１０項に記載の集積回路構造。
12. （１２）半導体サブストレート内のスロットに形成され
    たバイポーラトランジスタを含む集積回路構造を形成す
    る方法であって、 ａ）半導体サブストレートをドープすることにより埋込
    みコレクタ層を形成する段階と、 ｂ）前記埋込み層上にエピタキシャル層を成長させる段
    階と、 ｃ）前記エピタキシャル層上に絶縁層を形成する段階と
    、 ｄ）そこに開口を形成するように前記絶縁層をマスキン
    グする段階と、 ｅ）前記絶縁層上に、かつ前記絶縁層内の前記開口を介
    して前記エピタキシャル層と接触するドープされた多結
    晶半導体層を形成する段階と、 ｆ）前記絶縁層内の前記開口と整列されるがそれより小
    さく、かつ前記ドープされた多結晶半導体層および前記
    エピタキシャル層の一部分を介して下に延びる、第１の
    スロットを前記サブストレート内に形成する段階と、 ｇ）前記第１のスロットの側壁の上方部分に絶縁材料を
    設けて前記スロットを、少なくとも前記ドープされた多
    結晶半導体層から電気的に分離する段階と、 ｈ）そこに絶縁体を有さない前記第１のスロットの下方
    部分の表面を介してドーパントを拡散することにより、
    前記絶縁材料の下方の前記第１のスロットの底部および
    側壁に隣接する能動ベース領域を前記サブストレート内
    に形成する段階と、 ｉ）前記能動ベース領域に隣接し、かつ前記ドープされ
    た多結晶半導体層と電気的に接触するベースコンタクト
    領域を前記エピタキシャル層内に形成する段階と、 ｊ）前記エピタキシャル層内の前記能動ベース領域と逆
    の導電性の半導体材料を含むエミッタを、前記サブスト
    レート内の前記第１のスロットに形成する段階と、 ｋ）前記第１のスロットから間隔を置き、かつ前記埋込
    みコレクタ層に延びるコレクタコンタクトスロットを形
    成する段階と、 ｌ）前記コレクタコンタクトスロットの側壁の少なくと
    も上方部分上に絶縁体を形成して、そこに形成されたコ
    レクタコンタクト領域をサブストレートの隣接する部分
    から電気的に分離する段階とを含む、集積回路構造を形
    成する方法。
13. （１３）前記エピタキシャル層を成長させる段階がエピ
    タキシャルシリコン層を成長させる段階を含む、特許請
    求の範囲第１２項に記載の方法。
14. （１４）前記ドープされた多結晶半導体層を形成する前
    記段階が、ドープされたポリシリコン層を形成する段階
    を含む、特許請求の範囲第１３項に記載の方法。
15. （１５）前記第１のスロットおよび前記コレクタコンタ
    クトスロットの少なくとも上方部分上に絶縁体を設ける
    前記段階が、前記スロットを部分的に形成し、かつそれ
    から、前記それぞれのスロットが部分的に形成された後
    、前記ポリシリコン層の露呈された部分および前記エピ
    タキシャルシリコン層の露呈された部分を酸化すること
    により前記側壁上にシリコン酸化物を成長させる段階と
    をさらに含む、特許請求の範囲第１４項に記載の方法。
16. （１６）前記能動ベース領域を形成する前記段階が、異
    なった拡散速度の多数のドーパントを有する前記エミッ
    タスロット内の充填材料を用いて前記サブストレートを
    ドープする段階を含み、そこでは、より速い拡散速度を
    有する第１のドーパントが、前記スロットの壁面を介し
    て前記隣接するサブストレート内に拡散されて前記ベー
    ス領域を形成し、かつより遅い拡散速度を有する他のド
    ーパントが前記スロット内にエミッタ材料を形成する、
    特許請求の範囲第１５項に記載の方法。
17. （１７）前記サブストレートを前記ドープされた充填材
    料でドープする前記段階が、前記能動ベース領域を形成
    するように前記サブストレート内に拡散し得る第１のド
    ーパントをそこに有し、かつ前記第１のスロット内に前
    記エミッタを形成するように、逆の導電型の第２のドー
    パントを有する材料で前記第１のスロットをまず充填す
    るさらなる段階を含む、特許請求の範囲第１６項に記載
    の方法。
18. （１８）前記能動ベース領域から前記ドープされたポリ
    シリコンベースコンタクト層に延びる前記ベースコンタ
    クト領域を形成する前記段階が、前記ドープされたポリ
    シリコン層から前記エピタキシャル層にドーパントを拡
    散して、前記ドープされたポリシリコンベースコンタク
    ト層から、前記エピタキシャルシリコンを介して、前記
    能動エミッタ領域および前記能動ベース領域と自己整列
    される前記能動ベース領域に至る導電経路を設ける段階
    を含む、特許請求の範囲第１７項に記載の方法。
19. （１９）前記サブストレート内に１個または２個以上の
    分離スロットを前記トランジスタと自己整列で形成して
    、それを前記サブストレート内の隣接する装置から分離
    するさらなる段階を含む、特許請求の範囲第１８項に記
    載の方法。
20. （２０）前記コレクタコンタクトスロット内に前記コレ
    クタコンタクト領域を形成する前記段階が、前記トラン
    ジスタを包囲する前記１個または２個以上の分離スロッ
    トと接触する前記コレクタコンタクトスロットを形成す
    る段階を含む、特許請求の範囲第１９項に記載の方法。