JPS63146399U - - Google Patents

Info

Publication number
JPS63146399U
JPS63146399U JP2849888U JP2849888U JPS63146399U JP S63146399 U JPS63146399 U JP S63146399U JP 2849888 U JP2849888 U JP 2849888U JP 2849888 U JP2849888 U JP 2849888U JP S63146399 U JPS63146399 U JP S63146399U
Authority
JP
Japan
Prior art keywords
memory unit
word
bits
read
written
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2849888U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP2849888U priority Critical patent/JPS63146399U/ja
Publication of JPS63146399U publication Critical patent/JPS63146399U/ja
Pending legal-status Critical Current

Links

Description

【図面の簡単な説明】
第１図は記憶装置の一般的構成を示すブロツク
図であり、第２図は４０９６語×９ビツトの記憶
装置の一般的構成を示すブロツク図、第３図は従
来の４０９６語×９ビツトの記憶装置の一実施例
のメモリチツプ構成ブロツク図、第４図は第３図
の装置のメモリアドレスマツプ、第５図は本考案
の一実施例のメモリアドレスマツプ、第６図は同
じくメモリチツプ構成ブロツク図、第７図は同じ
く読出し書込み制御回路のブロツク図、第８図は
同じくメモリ読出し書込みタイムチヤート、第９
図は同じく他の実施例のメモリアドレスマツプ、
第１０図は同じくメモリチツプ構成ブロツク図で
ある。 図中、ＭＥＭはメモリチツプ、ＭＥＭ―Ａは追
加メモリチツプ、Ａｍ―１，Ａ０〜Ａ１１はアド
レス信号、ＤＩＮｎ，ＤＩＮ１〜ＤＩＮ９，ＤＩ
Ｎ９Ｂ〜ＤＩＮ１２Ｂは書込データ、ＤＯｎ，Ｄ
Ｏ１〜ＤＯ９，ＤＯ９Ａ〜ＤＯ１２Ａは読出デー
タ、ＣＳ，ＣＳ１〜ＣＳ４はチツプセレクト信号
、Ｒ／Ｗ，ＰＲ／Ｗはリードライト指定信号、Ｄ
ＥＣ，ＤＥＣ′，ＤＥＣ″はデコーダ、ＲＣＣは
読出制御回路、ＷＣＣは書込制御回路、ＲＥＧは
レジスタ、ＡＮＤ１，ＡＮＤ２，ＡＮＤ３はアン
ドゲート群、ＯＲ１，ＯＲ２，ＯＲはオアゲート
、ＩＮＶはインバータ、ＯＳＭはワンシヨツトマ
ルチバイブレータである。

Claims (1)

  1. 【実用新案登録請求の範囲】 Ｍ・Ｎ語×（Ｋ＋Ｌ）ビツト（Ｍ，Ｎ，Ｋは２
    以上の整数）の記憶装置であつて、 語単位の読出／書込のみ可能な少なくともＭ・
    Ｎ語×Ｋビツトの第１のメモリユニツトと、語単
    位の読出／書込のみ可能な少なくともＭ語×Ｎ・
    Ｌビツトの第２のメモリユニツトと、 共通のアドレス信号により第１のメモリユニツ
    トに対しては各語の選択を行い、第２のメモリユ
    ニツトに対しては各語の選択を行うと共に該選択
    された所要のＬビツトを選択する選択手段と、該
    選択手段を介して第１のメモリユニツトに対して
    は各語の読出／書込を行い、第２のメモリユニツ
    トに対しては前記Ｌビツト単位の読出／書込を行
    う読出／書込手段を備え、 該読出／書込手段は第２のメモリユニツトに対
    しては書込みを行うに先立ち、書込を行うべき語
    を第２のメモリユニツトから読出し、該読出され
    た語の中の所要のＬビツトに対し書込情報に従う
    変更を行つた後、該Ｌビツトを含む語を第２のメ
    モリユニツトに書込むようにしたことを特徴とす
    る記憶装置。
JP2849888U 1988-03-03 1988-03-03 Pending JPS63146399U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2849888U JPS63146399U (ja) 1988-03-03 1988-03-03

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2849888U JPS63146399U (ja) 1988-03-03 1988-03-03

Publications (1)

Publication Number Publication Date
JPS63146399U true JPS63146399U (ja) 1988-09-27

Family

ID=30831518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2849888U Pending JPS63146399U (ja) 1988-03-03 1988-03-03

Country Status (1)

Country Link
JP (1) JPS63146399U (ja)

Similar Documents

Publication Publication Date Title
KR960039947A (ko) 낸드형 플래쉬메모리 아이씨(ic)카드 기록장치
IT1002271B (it) Perfezionamento ai dispositivi di controllo di parita nelle memorie a semiconduttori
JPS63146399U (ja)
JPS58219658A (ja) 磁気デイスク制御装置
JP2845491B2 (ja) グラフデータのプレーンパツク変換回路
SU1367041A1 (ru) Посто нное запоминающее устройство
JPS607678A (ja) メモリ構成方式
JPS60254477A (ja) メモリシステム
JPS6037753Y2 (ja) メモリカ−ド構成
JPS6293727A (ja) 磁気デイスク制御装置
JPS619736A (ja) 高速トレ−スメモリ
JPH01207848A (ja) 記憶装置
JPS59130146U (ja) メモリ装置
JPS6112582B2 (ja)
JPH03224041A (ja) 外部接続ｒａｍの容量認識方法
JPS57162026A (en) Data file controlling system
JPS6153797B2 (ja)
JPS62254249A (ja) カード記憶容量読取り方式
JPH01151497U (ja)
JPS58163095U (ja) 欠陥処理回路
JPS62169858U (ja)
JPS5860395U (ja) バツフア記憶装置
JPH01172155U (ja)
JPS59130295U (ja) システム制御装置
JPS59194199U (ja) 磁気バブル記憶装置