JPS63143816A - 半導体装置の製造装置 - Google Patents

半導体装置の製造装置

Info

Publication number
JPS63143816A
JPS63143816A JP61293114A JP29311486A JPS63143816A JP S63143816 A JPS63143816 A JP S63143816A JP 61293114 A JP61293114 A JP 61293114A JP 29311486 A JP29311486 A JP 29311486A JP S63143816 A JPS63143816 A JP S63143816A
Authority
JP
Japan
Prior art keywords
wafer
photoresist
exposure
reflectance
photoresist film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61293114A
Other languages
English (en)
Inventor
Naoto Yoshioka
直人 吉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61293114A priority Critical patent/JPS63143816A/ja
Publication of JPS63143816A publication Critical patent/JPS63143816A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造装置に関する。
〔従来の技術およびその間圧点〕
従来、半導体ウェーハにホトレジストを塗布後、ホトレ
ジストパターンを形成するためにウェーハを露光する際
、一定値に設定された露光条件でウェーハを露光する装
置を使用していた。このためロフト間、ウェーハ間にお
いてホトレジストの膜厚値にバラツキが生じた場合、レ
ジスト残り、パターンショート、パターンの細り等の不
良が生じる不安定性があった。さらに、サブミクロンデ
バイスの製造においては、歩留りを向上させるためにパ
ターン寸法の高精度な管理が必要であるが、従来技術で
は、一定値に設定された露光条件でロット単位で処理す
るため、ウェーハ間及びロット間でパターン寸法値のバ
ラツキが生じていた。
このように従来のウェーハ露光装置を用いた半導体装置
の製造工程は必ずしも安定したプロセスではなかった。
本発明の目的は、上述した欠点を除去し、露光条件を自
動的にウェーハ毎に最適条件に制御し、バラツキのない
半導体装置の製造装置を提供することである。
〔問題点を解決するための手段〕
本発明は、ウェーハにホトレジストを塗布する装置と、
ホトレジストを塗布されたウェーハを露光する装置とを
含む半導体装置の製造装置において、ホI・レジスI・
膜の反射率測定器と、測定されたホトレジスト膜の反射
率をホトレジスト膜厚に変換する装置と、ホトレジスト
の膜厚値によりウェーハ露光装置の最適露光条件に自動
的に補正制御するウェーハ露光制御器とを備えることを
特徴とする。本発明では、各ウェハー毎に、最適露光条
件を設定するので、レジストやレジスト残り等の不良を
低減した半導体装置の製造装置を得ることができる。
〔実施例〕
次に本発明について図面を参照しで説明する。
第1図は本発明の第1の実施例のブロック図である。各
ウェーハ上にホトレジスト塗布装置1により回転塗布さ
れたホトレジストの反射率をウェーハ露光装置3に搬送
される途中でインライン化された反射測定器2で測定す
る。次に測定された反射率値を、反射率・ホトレジスト
膜厚変換装置4゜に入力する。この変換装置4には第3
図に示すホトレジスト 相関データを入力しておく。第3図の反射率,膜厚はあ
る値で規格化しである。次にこの変換装置4で得られた
ホトレジストの膜厚値をウェーハ露光制御器5に人力す
る。この露光制御器5には第4図に示す各膜厚値におけ
るパターン寸法と露光条件の相関のデータを入力してお
く。なお、第4図はポジタイプホトレジストの場合を示
しており、パターン寸法,露光条件,レジスト膜厚値は
ある値で規格化しである。そして、このウェーハ露光制
御器5において、入力された膜厚値に対応するグラフに
から所望するパターン寸法により露光条件を自動制御で
補正してウェーハ露光装置3の最適条件を自動的に設定
し、ウェーハを露光する9そして、次のウェーハを露光
する際に、そのウェーハのホトレジスト膜の反射率が同
値である場合には、ウェーハ露先制御器5の内部で前記
動作を省略して、前のウェーハの露光条件で露光する。
このようにして各ウェーハにおいて最適露光条件で露光
する。露光を終了したウェーハは現像機へ送られ現像さ
れる。
第2図は本発明の第2の実施例のブロック図である。本
実施例が第1図の実施例と異なるところは、反射率測定
器2′がウェーハは露光装置3のプリアライメント部に
内蔵されている点と、ウェーハ露光制御器5には第5図
に示すネガタイプホトレジストのパターン法と露光条件
の相関データを入力しである点である。なお、第5図の
パターン寸法,B光条件,ホトレジスト膜厚値はある数
値で規格化しである.この実施例では,ウェーハ露光装
置内部のプリアライメント部に反射率測定器が内蔵され
ているので、前のウェーハの露光中に、ウェーハの未露
光部において、ホトレジスト膜の反射率を測定すること
ができ、したがって、作業能率が良いという利点がある
なお、上記第1の実施例ではポジタイプホトレジストの
場合、第2の実施例ではネガタイプホトレジスト のホトレジス!・も利用できる。
〔発明の効果〕
以上説明した様に本発明の製造装置は、露光条件を各ウ
ェーハのホトレジストの膜厚値に対し、最適露光条件で
ウェーハを露光することができ、露光条件を自動制御で
管理できる利点と従来の露光技術において発明するパタ
ーン寸法のバラツキを低減させて安定したパターン寸法
を得ることができる利点と、パターンショート、パター
ンの細り.レジスト残り,抜は不良等の不良を低減させ
ることができる利点がある。
【図面の簡単な説明】
第゛1図は本発明の第1の実施例を示すブロック図、第
2図は本発明の第2の実施例を示すブロック図、第3図
はホトレジストの膜厚値とホトレジスト膜の反射率の相
関のグラフ、第4図はホトレジスト膜厚値をパラメータ
とした露光条件とパターン寸法値のポジタイプレジス1
−における相関を示したグラフ、第5図はホトレジスタ
膜厚値をパラメータとした露光条件とパターン寸法値の
ネガタイプホトレジストにおける相関を示したグラフで
ある。 l・・・ホトレジスト塗布装置、2.2′・・・反射率
測定器、3・・・ウェーハ露光装置、4・・・反射率・
ホトレジスト膜厚変換装置、5・・・ウェーハ露光制御
器。 箭1@ 万2図 /               lz才、トレヅスト
/)用(眉。 ’!3図 第4目

Claims (1)

    【特許請求の範囲】
  1. ウェーハにホトレジストを塗布する装置と、ホトレジス
    トを塗布されたウェーハを露光する装置とを含む半導体
    装置の製造装置において、ホトレジスト膜の反射率測定
    器と、測定されたホトレジスト膜の反射率をホトレジス
    トの膜厚に変換する装置と、ホトレジストの膜厚値によ
    りウェーハ露光装置の最適露光条件に自動的に補正制御
    するウェーハ露光制御器とを備えることを特徴とする半
    導体装置の製造装置。
JP61293114A 1986-12-08 1986-12-08 半導体装置の製造装置 Pending JPS63143816A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61293114A JPS63143816A (ja) 1986-12-08 1986-12-08 半導体装置の製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61293114A JPS63143816A (ja) 1986-12-08 1986-12-08 半導体装置の製造装置

Publications (1)

Publication Number Publication Date
JPS63143816A true JPS63143816A (ja) 1988-06-16

Family

ID=17790607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61293114A Pending JPS63143816A (ja) 1986-12-08 1986-12-08 半導体装置の製造装置

Country Status (1)

Country Link
JP (1) JPS63143816A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5393624A (en) * 1988-07-29 1995-02-28 Tokyo Electron Limited Method and apparatus for manufacturing a semiconductor device
US6355387B1 (en) * 1995-06-23 2002-03-12 Mitsubishi Denki Kabushiki Kaisha Method of making a mask pattern

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5393624A (en) * 1988-07-29 1995-02-28 Tokyo Electron Limited Method and apparatus for manufacturing a semiconductor device
US6355387B1 (en) * 1995-06-23 2002-03-12 Mitsubishi Denki Kabushiki Kaisha Method of making a mask pattern

Similar Documents

Publication Publication Date Title
TW530319B (en) Method and apparatus for using scatterometry to perform feedback and feed-forward control
EP1065567A3 (en) Integrated critical dimension control
US20030054642A1 (en) Production method of semiconductor device and production system of semiconductor device
JP4088588B2 (ja) レチクル測定値を使用したフォトリソグラフィ短寸法制御
KR100337600B1 (ko) 노광 시간 조절 시스템
US4738910A (en) Method of applying a resist
US6645683B2 (en) Control system and methods for photolithographic processes
JP4456313B2 (ja) フォトレジストベーキングプロセスを制御するための方法および装置
JPS63143816A (ja) 半導体装置の製造装置
JPH0955352A (ja) 露光装置および露光方法
KR20000018615A (ko) 반도체소자의 제조장비
US6316277B1 (en) Tuning substrate/resist contrast to maximize defect inspection sensitivity for ultra-thin resist in DUV lithography
JP2001044096A (ja) 臨界寸法を制御する方法と装置
JPS6362323A (ja) 半導体装置の製造方法
JPH0547893A (ja) 半導体製造装置の調整方法
US6355388B1 (en) Method for controlling photoresist strip processes
JPH0416424Y2 (ja)
JPH08339955A (ja) パターン形成方法
JPH08115866A (ja) 露光及び現像方法
JPH0141246B2 (ja)
JPH0313949A (ja) レジストパターンの形成方法
JPS58159326A (ja) 半導体用パタ−ン転写方式
JPH08330205A (ja) アライメント方法
JPS58122726A (ja) レジスト寸法の精密制御による半導体素子の製造方法
JPH05315213A (ja) 露光転写によるパターン形成方法