JPS63141187A - 適応型２次元デジタルフイルタ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、例えばテレビジョン映像信号を縮小させた
り、任意の形状に射影変換させたりする画像処理に用い
て好適な適応型２次元デジタルフィルタ回路に関する。

（従来の技術） 周知のように、デジタル画像処理において、例えば第７
図（ａ）に示すような映像を同図（ｂ）に示すように１
／４に縮小する場合、（ａ）図のデジタル映像信号から
水平方向及び垂直方向に１つおきに画素データの抜取り
を行ない、抜取られた画素データ列をつめて（ｂ）図の
デジタル映像信号を得ている。このようなデジタルデー
タの抜取り処理には、一般にデジタルフィルタが用いら
れる。

このようにデジタルフィルタをリアルタイムのプロセッ
サとしてデジタル映像処理回路内にハードウェアとして
組込む場合、映像信号用のものは位相特性が直線位相と
なるように非巡回型デジタルフィルタがよく用いられる
。ところが、このようなフィルタでは、例えば画像の縮
小度を大きくするために帯域制限周波数を下げるような
場合には、フィルタの段数を多くしなければならず、回
路規模が増大し、現実には十分に帯域制限することは困
難である。また、一般の射影変換においては変換後の画
素密度が同一のフレーム内でも位置によって異なるので
、必要な帯域制限周波数は画素毎に変化する。このため
、従来では例えば複数の係数を有して数種の特性を持つ
フィルタを切換えて使用していたが、適切な特性を得る
には膨大なフィルタが必要となる。

（発明が解決しようとする問題点） 以上のように、従来ではデジタル映像処理にデジタルフ
ィルタを用いる場合、必要とするフィルタ特性をリアル
タイムで得ることは極めて困難であった。

この発明は上記問題を改善するためになされたもので、
映像信号等の２次元信号を射影変換する際に必要な帯域
制限を充分な精度で行なうように、帯域制限周波数の切
換えをリアルタイムで任意に変化させることができ、こ
れによってデジタル映像処理回路の回路規模を簡易化で
きる適応型２次元デジタルフィルタ回路を提供すること
を目的とする。

［発明の構成］ （問題点を解決するための手段） すなわち、この発明に係る適応型２次元デジタルフィル
タは、２次元信号を射影変換する信号処理に用いられる
ものにおいて、前記２次元信号を入力して第１の方向に
標本点を１／２に減じるデシメーションデジタルフィル
タ及びこのデシメーションデジタルフィルタを循環的に
用いて入力した２次元信号の原標本点を１／２のべき乗
の標本点に減じてサブセットに展開する展開手段及びこ
の゛　　展開手段によって得られた隣接するサブセット
間を補間する補間フィルタで構成される第１の部分フィ
ルタと、この第１の部分フィルタを第１の方向に書込み
第２の方向に読み出して走査方向の変換を行なう中間メ
モリと、この中間メモリの読出しデータを入力して第２
の方向に標本点を１／２に減じるデシメーションデジタ
ルフィルタ及びこのデシメーションデジタルフィルタを
循環的に用いて入力した２次元信号の原標本点をｌ／２
のべき乗の標本点に減じてサブセットに展開する展開手
段及びこの展開手段によって得られた隣接するサブセッ
ト間を補間する補間フィルタで構成される第２の部分フ
ィルタと、前記第１及び第２のフィルタで得られたサブ
セットデータを第１及び第２の方向に記憶する２次元メ
モリと、前記射影変換に応じて前記２次元メモリの読出
しアドレスを変化させるアドレス発生手段とを具備して
構成される。

（作用） 上記構成による適応型２次元デジタルフィルタにおいて
、第１及び第２の部分フィルタは標本点を１７２に減じ
るのに適切なデシメーションデジタルフィルタを１種の
み用いて、これを循環的に使用することにより原標本点
をｌ／２のべき乗の標本点に減じたサブセットに展開し
、さらに補間フィルタによって隣接するサブセット間を
補間する。

この第１及び第２の部分フィルタを用いて、入力した２
次元信号を第１及び第２の方向についてサブセットに展
開した後、２次元メモリに記憶させ、射゛影変換に応じ
て任意のサブセットを読み出すことにより、リアルタイ
ムでかつ十分な精度で帯域制限処理を実行できる。

（実施例） 以下、第１図乃至第６図を参照してこの発明の一実施例
を詳細に説明する。

第１図はその構成を示すもので、入力端子１１には４ｆ
ｓｃまたは１３．５［ＭＨ２］でサンプリングされたデ
ジタルコンポーネント信号Ｄ１ｎが供給される。

このコンポーネント信号Ｄ１ｎは水平方向に帯域制限す
るための第１の部分フィルタ１２に入力される。

この部分フィルタ１２は、第２図に取出して示すように
、３ライン分の容量を有するラインメモリ１２１、入力
データの原標本点をｌ／２に減じるデシメーションフィ
ルタ１２２及び１−１／２の間の任意の帯域制限特性を
得る補間フィルタ１２３で構成され、デシメーションフ
ィルタ１２２の出力データをラインメモリ１２１にフィ
ードバックするようになされている。

上記デシメーションフィルタ１２２は、標本点を１７２
に減じるのに適切なローパスフィルタであり、直線位相
とするために一般的に用いられている非巡回型のトラン
スバーサル型デジタルフィルタで構成される。具体的に
は、例えば７タツプのフィルタであれば、第３図に示す
ように、入力データを６個の遅延回路Ａ１〜Ａ８で順次
遅延し、入力データ及び各遅延データにそれぞれ７個の
乗算器ＢＯ〜Ｂ６を用いて１１２″の帯域制限に応じた
係数ｋＯ−−１／１８　、　　ｋｌ　−０、ｋ２’−５
／１Ｂ。

ｋ３−８７１８．　　ｋ４−５７１８．　　ｋ５−０　
。

ｋ８−−１７１６を乗じ、その各乗算結果を加算器Ｃに
よって加算した後、レジスタＤにより所定周波数のクロ
ックＣＫに応じて出力するように構成することによって
、所望の特性が得られる。

上記補間フィルタ１２３は１〜ｌ／２の間のローパス特
性を得るためのものであり、例えばデシメーションフィ
ルタ１２２の入力及び出力を群遅延時間に応じて補間す
ればよいものである。このときの補間係数は後述するア
ドレス発生回路１Ｂより与えられる。

すなわち、この部分フィルタ１２は、第４図に示すよう
に、ラインメモリ１２１の第１のライン領域ａに１ライ
ンデータを順次書込み、次の１ラインデータの書込み期
間中に、第２及び第３のライン領域す、ｃのフィードバ
ックデータの書込み及びデシメーションフィルタ１２２
の循環的使用によって、前１ライン書込みデータの１／
２　、１／４　、１／８　。

・・・の１／２のべき乗に減じたサブセットデータを生
成出力した後、さらに補間フィルタ１２３によってデシ
メーションフィルタ１２２の１／２のべき乗の間隔を適
宜補って出力するものである。このように生成されたサ
ブセットデータは中間メモリ１３に書込まれる。

この中間メモリ１３は２フイ一ルド分の容量を持ち、水
平方向にサブサンプルされたサブセットデータを水平方
向に書込み、垂直方向に読み出して、走査方向の変換を
行なうためのものである。この中間メモリ１３から読み
出されたサブセットデータは垂直方向に帯域制限するた
めの第２の部分フィルタ１４に入力される。この第２の
部分フィルタ１４は第１の部分フィルタ１２と同構成で
あり、入力データに対して垂直方向に循環的にデシメー
シヨンを行ない、垂直方向のサブセットデータを生成す
るものである。このように水平方向及び垂直方向に生成
されたサブセットデータは、リアルタイムにランダムア
クセス可能な２次元メモリ１５に書込まれる。

上記第１及び第２の部分フィルタ１２．１４の各補間フ
ィルタ及び２次元メモリ１５のアクセスはアドレス発生
回路ＩＢによって行われる。このアドレス発生回路ｌＢ
は、マイクロプロセッサ１７の制御により、変換操作に
応じてフィード毎に射影変換アドレスを出力アドレスオ
リエントにリアルタイムで発生するものである。すなわ
ちこのアドレス発生回路１Ｂは、変換アドレスの前回値
との差分により、各出力点における適切なフィルタ係数
をリアルタイムで計算し、２次元メモリ１５に対しては
適切なサブセットの番号とサブセット中のアドレスを、
第１及び第２のフィルタ１２．１４に対しては補間フィ
ルタの係数を与えるものである。このアドレス発生回路
１Ｂによってアクセスされた２次元メモリ１５は指定さ
れたサブセットデータを読出して、出力端子１８から帯
域制限された出力データＤｏｕｔとして導出される。

上記構成において、以下第５図及び第６図を参照してそ
の動作について説明する。

まず、第１の部分フィルタ１２において、ラインメモリ
１２１では入力端子ｌｌからのデータとデシメーション
フィルタ１２２からのデータを内部の第１乃至第３のラ
イン領域ａ−Ｃに対して選択的に与える。第１のライン
領域ａには入力端子１１からのデータが与えられ、第２
及び第３のライン領域す。

Ｃにはデシメーションフィルタ１２２からのデータが与
えられる。第２及び第３のライン領域す、　　ｃの選択
は、一方のラインデータに対して１／２のべき乗の全て
のサブセットデータが処理された時点で他方のライン領
域に切換えることにより行われる。１／２のべき乗の全
てのサブセットを処理するのに必要な時間は、 で与えられ、原標本点を１／２にする処理に必要な時間
の２倍となっている。そこで、原標本点を１／２にする
処理を１／２ライン走査時間で処理すれば、１つのライ
ンの全てのサブセットは１ライン走査時間で実行するこ
とができる。このように原標本点を１／２にする処理を
１／２ライン走査時間で処理するためには入力データを
第１及び第２のライン領域ａ、ｂ、ｃをそれぞれ２つの
データ列に分離して並列に処理することにより、基本処
理時間を２倍にすることになく実現することができる。

第５図にｌ／２のべき乗で標本点を減じる様子を示す。

入力データのサンプリング周波数が４ＥＳＣであるから
、標本点は２　ｆ　ｓｃ、　　ｆ　ｓｃ、　１／２　ｆ
　ｓｃ。

１／４　ｆ　ｓｃ、　１／８　ｆ　ｓｃ、−・−となる
。ここで、第５図かられかるように、標本点をｌ／２の
べき乗の標本点に減じるだけでは、（１／２　）　ｌと
（１／２）ｒＬ＋１の各サブセット間において、帯域が
不連続となる。この場合、ｎが比較的大きい場合は問題
とならないが、ｎが小さい場合、例えばｔｓａとｌ／２
ｆｓｃとの間、ｌ／２ｆｓｃとｌ／４ｆｓｃとの間等で
はさらに連続的に変化させる必要がある。

そこで、この実施例ではその部分の標本点の調整に補間
フィルタ１２３によって適宜行なうようにしている。以
上の動作によって水平方向の任意の標本化点に減じられ
たサブセットデータが得られる。

このようにして得られた水平方向のサブセットデータは
中間メモリ１３に水平方向に書込まれ、垂直方向に読み
出されて走査方向の変換が行われる。

この読出しデータを第２の部分フィルタ１４で、第１の
部分フィルタ１２と同様に処理することによって垂直方
向のサブセットデータが得られる。これらの水平及び垂
直方向のサブセットデータは２次元メモリ１５に書込ま
れる。２次元メモリ１５は第６図に示すように水平方向
Ｈ及び垂直方向■に領域分割されており、各領域に人力
されるサブセットデータを順次書込んでいく。したがっ
て、この２次元メモリ１５をアクセスするアドレスを変
化させることによって、所望の標本点のデータ、すなわ
ち理想に近い帯域制限データがリアルタイムで取出させ
る。

したがって、上記のように構成した適応型２次元デジタ
ルフィルタ回路は、リアルタイムで複数の標本点の帯域
制限データを予め生成して記憶しているので、単に２次
元メモリ１５に対するアドレスを変化させるだけで任意
の標本点の帯域制限データを十分な精度で得ることがで
きる。

尚、上記実施例では部分フィルタに補間フィルタを設け
て精度の向上を図っているが、帯域制限周波数が比較的
低い場合には特に問題はないので、省略してもよい。

［発明の効果］ 以上のようにこの発明によれば、映像信号等の２次元信
号を射影変換する際に必要な帯域制限を充分な精度で行
なうように、帯域制限周波数の切換えをリアルタイムで
任意に変化させることができ、これによってデジタル映
像処理回路の回路規模を簡易化できる適応型２次元デジ
タルフィルタ回路を提供することができる。

【図面の簡単な説明】

第１図はこの発明に係る適応型２次元デジタルフィルタ
回路の一実施例を示すブロック回路図、第２図は同実施
例の部分フィルタの構成を示すブロック回路図、第３図
は上記部分フィルタに用いられるデシメーションフィル
タの具体的な構成を示すブロック回路図、第４図は上記
部分フィルタに用いられるラインメモリ１２１の動作を
説明するための図、第５図は上記部分フィルタによって
１１２のべき乗で標本化点を減じて帯域制限を行なう様
子を示す特性図、第６図は同実施例に用いられる２次元
メモリの領域を示すパターン図、第７図はこの発明が適
用される映像信号処理の射影変換の一例を説明するため
の図である。 １１・・・入力端子、１２・・・第１の部分フィルタ、
１２１・・・ラインメモリ、１２２・・・デシメーショ
ンフィルタ、１２３・・・補間フィルタ、１３・・・中
間メモリ、１４・・・第２の部分フィルタ、１５・・・
２次元メモリ、１６・・・アドレス発生回路、１７・・
・マイクロプロセッサ。 出願人代理人　弁理士　鈴江武彦 第１図 第２図 ■ Ｃに 第３図 てτ 第４図 第５図 萬６図

Claims (1)

【特許請求の範囲】
1. ２次元信号を射影変換する信号処理に用いられる適応型
   ２次元デジタルフィルタにおいて、前記２次元信号を入
   力して第１の方向に標本点を１／２に減じるデシメーシ
   ョンデジタルフィルタ及びこのデシメーションデジタル
   フィルタを循環的に用いて入力した２次元信号の原標本
   点を１／２のべき乗の標本点に減じてサブセットに展開
   する展開手段及びこの展開手段によって得られた隣接す
   るサブセット間を補間する補間フィルタで構成される第
   １の部分フィルタと、この第１の部分フィルタを第１の
   方向に書込み第２の方向に読み出して走査方向の変換を
   行なう中間メモリと、この中間メモリの読出しデータを
   入力して第２の方向に標本点を１／２に減じるデシメー
   ションデジタルフィルタ及びこのデシメーションデジタ
   ルフィルタを循環的に用いて入力した２次元信号の原標
   本点を１／２のべき乗の標本点に減じてサブセットに展
   開する展開手段及びこの展開手段によって得られた隣接
   するサブセット間を補間する補間フィルタで構成される
   第２の部分フィルタと、前記第１及び第２のフィルタで
   得られたサブセットデータを第１及び第２の方向に記憶
   する２次元メモリと、前記射影変換に応じて前記２次元
   メモリの読出しアドレスを変化させるアドレス発生手段
   とを具備したことを特徴とする適応型２次元デジタルフ
   ィルタ。