JPS63136808A

JPS63136808A - バイナリトランスバーサルフィルタおよびこれを搭載した高周波信号伝送器

Info

Publication number: JPS63136808A
Application number: JP62290449A
Authority: JP
Inventors: ジェラルド　リー　サマー; パトリック　ケビン　ウォルプ
Original assignee: AMP Inc
Current assignee: TE Connectivity Corp
Priority date: 1986-11-17
Filing date: 1987-11-17
Publication date: 1988-06-09
Also published as: US4773082A; DE3778838D1; EP0269253A1; EP0269253B1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明はエンコードされたバイナリデータを１対のバイ
ナリデータに変換するバイナリトランスバーサルフィル
タおよびこのバイナリトランスバーサルフィルタを搭載
した高周波信号伝送器（いわゆる高周波ＭＯＤＥＭ）に
関するものである。

（従来技術）トランスバーサルフィルタにおいては、入力信号は遅延
線中を通過する。この際、この遅延線の種々の位置から
信号が取り出され、この後これら各信号が合成される。

なお、この合成の際の信号寄与率を定める、各信号取出
位置に配設された負荷の値は様々な値に変更可能であり
、また遅延線の信号取出位置をどの位置とするかも変更
可能である。また上記各信号の合成信号はトランスバー
サルフィルタの出力信号として出力される。ところで、
バイナリトランスバーサルフィルタはシフトレジスタ等
からなる遅延線をフリップフロップにより形成しており
、またこの遅延線への入力信号はバイナリピット列によ
り構成されている。

バイナリトランスバーサルフィルタとしては、Ｉ　ＥＥ
Ｅ　）ランザクションズオンコミュニケーションテクノ
ロジー（Ｉ　Ｅ　Ｅ　Ｅ　　ｔｒａｎｓａｃｔｉｏｎｓ
　ｏｎｃｏｏ＋ａ＋ｕｎｉｃａＬｉｏｎ　ｔｅｃｈｎｏ
ｌｏｇｙ）のＶｏｌ、　Ｃ０Ｍ−１８゜１９６８年　Ｎ
０、１，８１ｐ〜９３ｐに記載された“デジタル信号波
形の時代（Ｇ　ｅｎｅｒａｔｌｏｎ　ｏｆ’　　Ｄ　１
ｇ１ｔａｌ　。

Ｓｉｇｎａｌ　Ｗａｖｅ　ＦｏｒＩｌｓ）　”　　（Ｈ
，Ｂ、　Ｖｏｌｋｅｒ著）に表わされた従来技術のもの
が知られている。このような従来技術においては、シフ
トレジスタにおける複数段のフリップフロップは、シフ
トレジスタへの入力信号に対して整数倍の周波数を有す
るクロックパルス信号であるタイミング信号により駆動
される。

また、米国特許第３，５４３．００９号および第４，３
２３゜８６４号に開示されているバイナリトランスバー
サルフィルタにおいては、複数個のシフトレジスタは、
このシフトレジスタへの入力信号に対して整数倍の周波
数を有するクロックパルス信号であるタイミング信号に
より駆動される。

（発明が解決しようとする問題点）しかしながら、シフトレジスタを駆動するためにシフト
レジスタ入力信号の整数倍の周波数を有するクロックパ
ルス信号を使用する上述したような従来技術は、ＩＥＥ
Ｅスタンダード８０２．４に適合させ、さらにバイナリ
トランスバーサルフィルタの遅延線中にＣＭＯ５回路を
用いるようなマニファクチュアリングオートメーション
プロトコル（ＭＡＰ）接続用モデム（ＩＩｌｏｄｅｍ）
に使用する場合には適さない。すなわち、このＭＡＰ接
続用ｌｌ１ｏｄｅ廁の伝送レートは１０ｍビット／秒に
及び、エミッタカップルドロジック等の、ＣＭＯ３より
もスピードの速いロジックフッミリが必要とされる。と
ころが、このようなロジックフッミリにおいては、ＣＭ
ＯＳファミリにおいて明確に識別し得る、グラウンドと
供給電源電圧間における論理０と１を明確に識別するこ
とができないという欠点がある。

特にノイズレベルが大きいときは致命的な欠点となる。

本発明はこのような事情に鑑みなされたもので、ＭＡＰ
接続用ｍｏｄｅｍ等の遅延線として使用し得るよう速い
信号伝送レートに対応することができ、かつノイズ等が
あっても論理０と論理１を明確に識別し得るバイナリト
ランスバーサルフィルタおよびこのフィルタを搭載した
高周波信号伝送器を提供することを目的とするものであ
る。

（問題点を解決するための手段）本発明のバイナリトランスバーサルフィルタは、タイミ
ング信号発生手段（２２４）により入力クロック信号の
パルスを受信するとともに、このクロック信号に基づい
て複数のタイミング信号（ＣＬＫ。

ＣＬＫ　　、ＣＬＫＤ、ＣＬＫＤ　　）を発生せしめ、
入力信号（インパルス０．インパルス１）を入力される
遅延線（ａ、ｂ）の複数個の信号処理ステージ（Ａ−Ｌ
、Ａ’　−Ｌ’　）が上記タイミング信号（ＣＬＫ、　
ＣＬＫ　、　ＣＬＫＤ、　ＣＬＫＤ′″）によりクロッ
クタイミングをとられ、各信号処理ステージ（Ａ−Ｌ、
　Ａ’　−Ｌ’　）の出力端子に接続された負荷手段（
ＲＡ−ＲＬ、ＲＡ’　−ＲＬ’　）により各ステージ（
Ａ−Ｌ、　Ａ’　−Ｌ’　）から出力される出力信号に
負荷を与え、この各ステージ（Ａ−Ｌ、Ａ’　−Ｌ’　
）からの負荷を与えられた出力信号を合成手段（２０２
）にて合成して、１つの合成信号を出力するようにした
ことを特徴とするものである。

また、本発明の第１の高周波信号伝送器は、タイミング
信号発生手段（２２４）により入力クロック信号のパル
スを受信するとともに、このクロック信号に基づいて複
数のタイミング信号（ＣＬＫ。

ＣＬＫ　　、ＣＬＫＤ、ＣＬＫＤ　　）を発生せしめ、
入力信号（インパルス０．インパルス１）を入力される
遅延線（ａ、ｂ）の複数個の信号処理ステージ（Ａ−Ｌ
、Ａ’　−Ｌ’　、）が上記タイミング信号（ＣＬＫ、
　ＣＬＫ　、　ＣＬＫＤ、　ＣＬＫＤ　）によりクロッ
クタイミングをとられ、各信号処理ステージ（Ａ−Ｌ、
　Ａ’　−Ｌ’　）の出力端子に接続された負荷手段（
ＲＡ−ＲＬ、ＲＡ’　−ＲＬ’　）により各ステージ（
Ａ−Ｌ、Ａ’　−Ｌ’　）から出力される出力信号に負
荷を与え、この各ステージ（Ａ−Ｌ、　Ａ’　−Ｌ’　
）からの負荷を与えられた出力信号を合成手段（２０２
）にて合成して、１つの合成信号を出力するようにした
ことを特徴とするものである。

さらに、本発明の第２の高周波信号伝送器は、タイミン
グ信号発生手段（２２４）により、入力クロック信号に
基づいて複数のタイミング信号（ＣＬＫ、ＣＬＫ　　、
ＣＬＫＤ、ＣＬＫＤ＊）を発生せ＊しめ、入力信号（インパルス０．インパルス１）を入力
される１対のシフトレジスタ（ａ、ｂ）の複数個の信号
処理ステージ（Ａ−Ｌ、　Ａ’　−Ｌ’　）が上記タイ
ミング信号（ＣＬＫ、ＣＬＫ　　、ＣＬＫＤ、ＣＬＫＤ
＊）によりクロックタイミングをとられ、各信号処理ス
テージ（Ａ−Ｌ、Ａ’　−Ｌ’　）の出力端子に接続さ
れた負荷回路（ＲＡ−ＲＬ。

ＲＡ’　−ＲＬ’　）により各ステージ（Ａ−Ｌ、　Ａ
’−Ｌ′）から出力される出力信号に負荷を与え、この
各ステージ（Ａ−Ｌ、　Ａ’　−Ｌ’　）からの負荷を
与えられた出力信号を合成手段（２０２）にて合成して
、１つの合成信号を出力するようにしたことを特徴とす
るものである。

（発明の効果）本発明のバイナリトランスバーサルフィルタおよびこの
フィルタを搭載した高周波信号伝送器においては、タイ
ミング発生手段により、入力クロック信号に基づく複数
のタイミング信号を発生せしめ、フィルタの遅延線を構
成するステージ各々の信号出力タイミングをこれら複数
のタイミング信号いずれかによりとるようにしている。

したがって、例えば各タイミング信号の周期を全て入力
クロック信号の０倍とし、各タイミング信号の位３６０
＠相をＴずつずらして形成し、前段のステージのタイミン
グ信号よりもその一つ後段のステージの３６０＠タイミング信号を位相が７遅れたものとしておき、この
状態で各ステージからの出力を合成すれば、余り高くな
い周波数の信号を入力しても実際には０倍の伝送レート
で送出されたのと同様の信号を出力することができる。

したがって本発明のバイナリトランスバーサルフィルタ
およびこのフィルタを搭載した高周波信号伝送器によれ
ば、グラウンドレベルと供給電源レベルとの間で論理０
と論理１を高ノイズ下においても明確に識別し得るが、
伝送レートの高速化の点で難があるＣＭＯ８を使用する
ことができる。すなわち、ＭＡＰ接続用ＩＩＩｏｄｃＩ
Ｉ＋等の遅延線として使用し得るよう速い信号伝送レー
トに対応することができるとともにノイズ等があっても
論理０と論理１を明確に識別することが可能である。

（実　施　例）以下本発明の実施例について図面を用いて説明する。

第１図は本発明の高周波モデム（以下ＲＰＭＯＤＥＭと
称する）に搭載されているバイナリトランスバーサルフ
ィルタ部２００の一例を示すものである。

このフィルタ部２００は複数個フリップフロップからな
る２本のマツチング遅延線ａ、ｂを備えており、２つの
レベルのバイナリパルスを１対のバイナリデータ（ｄｕ
ｏｂｉｎａｒｙ　ｄａｔａ）に変換する。１対のパイナ
リモデュレータにおいては、入力されるバイナリデータ
は広帯域インタフェースコントローラであるエンコーダ
（図示されていない）を通過する。

なお、このエンコーダはモトローラ社製（モトローラパ
ーツ番号ＭＣ６８１８４）であり、モトローラ社スペッ
クシートに詳細に説明されている。このエンコーダは１
対の、エンコードされたバイナリビット群、バイナリベ
クトルあるいはバイナリ信号を発生し、これら発生され
たビット群等がバイナリトランスバーサルフィルタ部２
００に入力されこのフィルタ部２００にて１対のバイナ
リデータに変換される。このバイナリビット群、すなわ
ちインパルスＯおよびインパルス１は各遅延線ａ、ｂの
第１段目のフリップフロップＡ、Ａ’　に各々入力され
る。各遅延線ａ、ｂを構成するフリップフロップ群Ａ−
ＬおよびＡ’　−Ｌ’　は互いに独立して形成されてお
り、互いに同一に構成されたものである。２つの遅延線
ａ、ｂのうち一方の遅延線はＰＨＹデータであることを
表わすシンボルとしての“０“および“４″を供給する
ものであり、また他方の遅延線はＰＨＹデータでないこ
とを表わすシンボルとしての“０−２“および“２−４
°を供給するものである。これらの全てのシンボルが存
在するとき、フィルタの出力は５レベルのベース帯域信
号となる。

これら２つの遅延線ａ、ｂは上述した１対の独立したフ
ィルタ部２００を構成するものである。フィルタａ、ｂ
の出力はコモンポイントとしてのトランジスタＱｚ　　
（第９図参照）のエミッタにおいて合成される。

フィルタ部２０（ｌはステアステップ入力を第６図に示
すフィルタステップ応答に変換する。なお好ましい実施
例におけるステアステップが第６図においてフィルタス
テップ応答曲線に重畳されて描かれている。このフィル
タステップ応答曲線はランダム信号が入力されたときコ
サイン曲線を描くように形成されている。好ましい実施
例においては、フリップフロップＡ−Ｌ、Ａ’−Ｌ’か
らなる遅延線ａ、ｂにはＣＭＯＳロジックが使用されて
いる。ＣＭＯＳロジックはグラウンドレベルから最大供
給電源レベルまで電圧を振ることができ、これにより良
好に分離された２つのレベルを得ることができる。

第１図のフィルタ部２００において使用されているフリ
ップフロップの詳細が第２図に示されている。このフリ
ップフロップはＤタイプのフリップフロップである。

また、各負荷抵抗ＲＡ−ＲＬ、ＲＡ’　−ＲＬ’はフリ
ップフロップの出力端子であるＱまたはＱと前記トラン
ジスタＱ２のエミッタであるコモンとの間に接続されて
いる。この負荷抵抗ＲＡ−ＲＬおよびＲＡ’　−ＲＬ’
　は信号が各出力端子を出て合成される際の寄与分を決
定するという意味を有する。遅延線ａ、ｂにおける抵抗
の位置は、遅延信号が遅延線のどの位置において取り出
されるかということを決定する。また、電流電圧変換ト
ランジスタＱ２のエミッタ部の電圧は、３つの抵抗Ｒ５
１，Ｒ３８，Ｒ３９からなる電圧分配ネットワーク（第
９図参照）により供給電源電圧とグラウンドの中間の値
に固定される。好ましい実施例においてはトランジスタ
Ｑ２のエミッタであるコモンの電圧が電源電圧の５０％
の値に設定される。

トランジスタＱ２のエミッタ電流は、抵抗値および、抵
抗ＲＡ−ＲＬ、ＲＡ’−ＲＬ’のうちいずれが動作して
いるかによって変化する。ＣＭＯ８により形成された回
路を使用しているため、各抵抗ＲＡ−ＲＬ、ＲＡ’−Ｒ
Ｌ’からコモンに流れる電流は供給電源電圧と各抵抗値
によって決定される。

さらに、フィルタの機能は供給電源電圧によっては左右
されない。これは電源線は全ての抵抗ＲＡ−ＲＬ、ＲＡ
’　−ＲＬ’　について共通であり、上記コモンの電圧
が電源電圧に対して一定の電圧に設定されているからで
ある。このためトランジスタＱ２のエミッタで合成され
た信号の振幅は電源電圧に依存するが、フィルタの機能
や出力信号の形状は各抵抗ＲＡ−ＲＬおよびＲＡ’　−
ＲＬ’の大きさにのみ依存する。これにより各抵抗の値
の比率が、各段の出力の全体の出力に寄与する割合を決
定することになる。そして、抵抗値が小さい程総出力に
寄与する割合が多くなる。

また、各抵抗値はトランジスタＱ２にロードされる電流
値が約２５１１１アンペア±２０ｍアンペアとなるよう
に、決定され、これによりトランジスタＱ２は直線性を
有する範囲で動作するよう恭定される。抵抗ＲＡ−ＲＬ
、ＲＡ’−ＲＬ’の抵抗値比率は第６図に示されるフィ
ルタ部２００のステップ応答に対するステップ近似に基
づいて決定される。

このステップ近似の段の位置、段数および各段の大きさ
遅延線ａ、ｂにおける段数と必要な抵抗の数を決定する
。フィルタのステップ応答曲線が対称形をなすことの利
点は、対称形をなす、極めて優れたステップ近似を形成
し得ることである。本実施例においては、ステップの段
数は奇数であり、各段はそれに付された記号と同一の記
号を有する第１図に示すフリップフロップＡ−Ｌ、Ａ’
−Ｌ′の出力に対応する。ステップ近似における縦軸方
向の各段の相対高さは、その段と同一符号を付された各
抵抗の相対的な大きさに一致する。縦軸方向の各段の高
さは、この高さ内において階段線と曲線が形成する２つ
の三角形の面積が略相等しくなるように設定される。ま
た、階段線の各段の横幅は事実上等しくあるいは倍数の
関係となるように設定されており、これにより遅延線ａ
、ｂの各段Ａ−Ｌ、Ａ’−Ｌ’　の出力タイミングが調
整されるようになっている。なお、フィルタ部２００は
、タイミングの調整により階段線の各ステップの高さを
同一とするように形成することもできる。このフィルタ
ステップ応答が対称形となる曲線を示し、２本の遅延線
ａ、ｂが同一となるように形成されているため、抵抗群
ＲＡ−ＲＬもその値が対称形（例えばＲＡ−ＲＬ、ＲＣ
−ＲＫとなる）をなすように、また各々の抵抗ＲＡ−Ｒ
Ｌが対応する抵抗ＲＡ’　−ＲＬ’　と値を同一とする
ように形成される。ただし、実際にはこのうち、いくつ
かの抵抗値は理論上の値からずれる。これはフィルタの
出力を微調整する際に生じるものである。

上述したように、ステップ近似を行なうためのフィルタ
ステップ応答の対称性の長所を得るためには各遅延線ａ
、ｂの段数を奇数にすることがより好ましい。このため
、本実施例においては、段数が１１に設定されている。

しかし、段数は必ずしも１１に限定されるものではなく
、奇数、偶数のいずれであってもよく、その数は、許容
されるノ１−ドウエアの大きさあるいは所定の曲線をど
の程度近似するか等を考慮して適切な値とすればよい。

一般に、各段Ａ−Ｌ、Ａ’−Ｌ’の遅延信号は、出力端
子Ｑから出力された場合は正数値として、また出力端子
Ｑから出力された場合は負数値として、各々トランジス
タＱ２のエミッタにて合成される。第１図の回路におい
て、反転データをフリップフロップＡ′に入力する前に
インパルス１データを反転させるのに必要とされる反転
増幅器は省略されており、トランジスタＱ２において合
成されるフリップフロップＡ′からの信号骨がＱ端子か
ら、また、フリップフロップＡ′から遅延線の後続１段
に送出されるシフトのためのデータがＱ端子から出力さ
れるようになっている。フリップフロップＢ、　　Ｂ’
　は遅延線の出力の振幅骨には寄与しないが、信号を遅
延させるために使用される。

本実施例における抵抗ＲＡ−ＲＬ、ＲＡ’　−ＲＬ′の
値は下表に示すように設定されている。

抵　　　　抗　　　　　　　　　抵抗値（Ω）！？Ａ、
ＲＡ　’　　、　　ＲＬ、Ｉ？Ｌ　’　　　　　　　　
　６．１９ＫＲＣ，ＲＣ’　　、　　ＲＫ、ｌ？Ｋ　’
　　　　　　　　　４．８７ＫＲＤ、ＲＤ　’　　、　
　ＲＪ、Ｉ？Ｊ　’　　　　　　　　　２．８７ＫＲＥ
、ＲＥ　’　　、　　Ｉ？Ｉ、Ｒ１’　　　　　　　　
　１．８２ＫＲＦ、Ｉ？ｒ”　　、　　１？１１，１７
１１　’　　　　　　　　　　１．５１３ＫＲＧ、ＲＧ
　’　　　　　　　　　　　　　　　　１．４３にとこ
ろで、各フリップフロップＡ−Ｌ、Ａ’−Ｌ′は遅延線
に入力されるバイナリ信号のクロックレートに基づくク
ロックレート（あるいは周波数）ををするタイミング信
号によって駆動される。

このタイミング信号はバイナリ信号を遅延線ａ、ｂに入
力する際のクロックと同期している。なおＩＥＥＥスペ
ック８０２．４に基づいてシステムを構成するよう全て
のデータタイミングのソースにヘッドエンドが付加され
る。第３Ａ図に示すように、クロックシグナルはＭＯＤ
ＥＭのクロックリカバリ回路２２０により発生される。

クロックリカバリ回路２２０はクロックレートの４倍周
期を有する１つの出力４ＸＣＬＫ信号を出力する。この
４ＸＣＬＫ信号はクロック分周回路２２４にて互いに異
なる位相を有する４つのタイミング信号に分けられる。

この４ｘＣＬＫ信号および分周された４つのタイミング
信号を第５図に示す。なお基本タイミング信号はＣＬＫ
と称せられる。またＣＬＫＤはＣＬＫに対して位相を９
０″ずらしたタイミング信号であり、ＣＬＫ　　はＣＬ
Ｋを反転させたタイミング信号であり、さらにＣＬＫＤ
　　はＣＬＫ　　に対して位相を９０°ずらしたタイミ
ング信号である。

このように上記４つのタイミング信号は同一の周波数を
有する信号として形成され、これにより各遅延線ａ、ｂ
の第１フリツプフロツプに入力される信号は９０°ずつ
位相をずらした立ち上がりエツジを有することになる。

またタイミング信号は各遅延線ａ、ｂの各段Ａ−り、Ａ
’　−Ｌ’　に対してタイミングをとり、またタロツク
入力として寄与する。適切な位相のタイミング信号が、
第２図に示される各フリップフロップＡ−Ｌ、Ａ’−Ｌ
’のＣＫ端子に入力され、また、エンコードされたバイ
ナリデータがフリップフロップＡ、Ａ’　にタイミング
信号と同期して入力され、第７図に示されるように、バ
イナリデータ信号が立ち上がり、立ち下がりを繰り返す
とともに、遅延線ａ、ｂを進むにしたがって信号シフト
されるように形成されている。シフトアウトされたバイ
ナリデータはフィルタの最終段であるフリップフロップ
Ｌ、Ｌ’から出力されてトランジスタＱ２において合成
される同期化された波形となり、伝送のためミディアム
に入力される。両遅延線ａ、ｂの最終段り、　　Ｌ’か
らデータの最終ビットがシフトアウトされたとき、伝送
キャリア信号が断状態となる。なお、第１図に示す両遅
延線ａ。

ｂは２．５ビツトの遅延時間をもたらす。

この遅延線ａ、ｂによる遅延は遅延線ａ、ｂの構成によ
り異なるもので、その遅延時間は必ずしも２゜５ビツト
に限られるものではない。全てのデータが伝送されたと
き、インパルス０およびインパルス１双方が論理的に１
になることにより表わされるサイレンスデータが伝送さ
れる。すなわち、伝送キャリア信号は、サイレンスデー
タの前に位置するビットが遅延線ａ、ｂを通過し、ミデ
ィアムに伝送されたとき断状態となる。第１図に示すよ
うに、アンドゲート２５は何時、インパルス０およびイ
ンパルス１の双方が論理的に１になるかをモニタしてお
り、この双方が論理的に１となったとき論理的に１を出
力する。またアンドゲート２６は、何時、両遅延線ａ、
ｂの各最終段り、　　Ｌ’からシフトアウトされたビッ
トが双方とも論理的に１になるかをモニタしており、こ
のとき論理的に１を出力する。第７図は一連のバイナリ
データおよびエンコードされたインパルス０信号を示す
。なお、これらの縦軸方向の振幅はトランジスタＱ２の
エミッタにおいて合成される各フリップフロップＡ−り
から出力される信号の寄与分を示すものである。なお、
フリップフロップＧからの出力は便宜上、振幅が半分と
なるようなスケールで描かれている。第７図に示す各フ
リップフロップＡ−Ｌの出力信号の振幅は第６図に示す
同一記号の区分における段の高さに一致する。各フリッ
プフロップＡ−Ｌ、Ａ’−Ｌ’からの出力信号の立ち上
りは入力されるクロック信号の立ち上りエツジと同期し
ている。

ところで、両アンドゲート２５，２Ｂの出力がＨ状態と
なったとき、アンドゲート２７の出力がＨ状態となり、
サイレンスデータが十分長い時間送出され、全てのデー
タが遅延線ａ、ｂを通過してトランジスタＱ２のエミッ
タにて合成され、伝送キャリア信号が断状態に設定され
る。　　　”・プログラマブル増幅器２１０はアンドゲ
ート２７からの論理信号を入力され、この入力信号に基
づいて伝送キャリア信号を継状態もしくは断状態に設定
するものである。このプログラマブル増幅器２１０はコ
モンモードにてバランス調整されているため、その出力
には過渡現象が生じない。このプログラマブル増幅器２
１０の詳細な回路を第１０図に示す。トランジスタＱ２
のエミッタからアッテネータ２０６を介してミキサ２０
８に入力される１対のバイナリデータ信号はベース帯域
信号で１０ＭビットのＭＯＤＥＭの場合ＤＣレベル付近
から５Ｍヘルツに至る帯域を有する。伝送キャリア信号
はオシレータ２３０により発生された高周波信号である
。

ミキサ２０８はビデオ変調信号を、３つの高周波信号の
うち選択された周波数信号に変換する。ミキサ２０８は
、プログラマブル増幅器２１０のトランジスタＱ３．Ｑ
Ａの各々のベースに入力される２つの信号を発生する。

このプログラマブル増幅器２１０のゲインはプログラム
により設定されるようになっている。すなわち、ゲイン
コントロール回路２１２をコントロールすることにより
プログラマブル増幅器２１０のバイアス電流、ひいては
ゲインを変化させる。プログラマブル増幅器２１０のゲ
インが最大となると全てのバイアス電流が等しくなって
、トランジスタＱ５．ＱＢのベースに入力される。この
ようにして調整された出力はトランスＴ２にて変圧され
、全ての信号は伝送増幅器２１４に出力される。

ところで、ゲインが最大となるとトランジスタＱｓ、Ｑ
ｙのベースには電流が流れなくなり、プログラマブル増
幅器２１０に入力された全ての、１対のバイナリデータ
信号はバランス増幅器とじて機能するトランジスタＱｓ
、Ｑｓのベースに入力され、これらの出力信号は対応す
るコレクタ位置にいわゆるプッシュプルの出力信号とし
て発生し、トランスＴ２のピン１，４に導かれる。

さらに、ゲインコントロール回路２１２がプログラマブ
ル増幅器２１０のゲインを最小にしたとき、全てのバイ
アス電流がトランジスタＱ６．Ｑ７のベースに入力され
、これによりトランジスタＱｅ。

Ｑ７は飽和状態となり動作を開始する。トランジスタＱ
ｓ、Ｑｔが動作を開始すると全ての増幅器出力電流がト
ランスＴ２のセンタタップに入力されるためバランスが
くずれ、トランスＴ２を通して伝送増幅器２１４に信号
を送出できなくなる。すなわち、プログラマブル増幅器
２１０に対するゲインがとれない状態であったり、この
ゲインが極めて小さい場合にはトランジスタＱｓ、Ｑｙ
が動作を開始しトランジスタＱ５．ＱＢが動作を停止す
る。このときミキサ２０８により供給される全ての信号
はトランスＴ２のセンタタップ位置であるピン２に導び
かれる。しかしセンタタップによってはトランスＴ２を
駆動することができないので伝送増幅器２１４にはいか
なる信号も送出されないのである。センタタップから信
号が送出されない理由はこのセンタタップがコンデンサ
Ｃ３０を介して接地されているからである。このように
プログラマブル増幅器２１０は最大と最小の間で種々の
ゲインを取り得ることができる。

プログラマブル増幅器２１０はバランス化された増幅器
であるのでバランス調整されていないものに比べて歪が
少ない。さらに、バランス化された増幅器はキャリア信
号を完全に取り除くことができる。すなわち単一のトラ
ンジスタによってはキャリア信号を完全に除去すること
ができないが、バランス化された増幅器においては、２
つのトランジスタにおいて各々除去できなかったキャリ
ア分を互いにキャンセルすることができる。

ゲインコントロール回路２１２がキャリア信号を消去す
る他、アンドゲート２７の出力がＨ状態となったときも
キャリア信号を消去することができる。

アンドゲート２７の出力がＨ状態となることはサイレン
スデータが遅延線ａ、ｂに入力され、これを通過してい
ることを示す。また、アンドゲート２７がＨ状態となる
とダイオードＣＲＩＯが動作してプログラマブル増幅器
２１０のトランジスタＱｓ、Ｑｖのベースにバイアス電
流が入力される。これによりコンデンサＣ３０を介して
キャリア信号がグラウンドに導かれ、キャリア信号がミ
ディアム２１８に伝送されるのが阻止される。このよう
にして、サイレンスデータが入力されて遅延線ａ、ｂを
通過している間キャリア信号はトランスＴ２を通過する
ことができない。サイレンスデータに代わって通常のデ
ータが入力されると、アンドゲート２５の出力がＬ状態
となり、アンドゲート２７の出力もＬ状態となってダイ
オードＣＲＩＯが動作を停止する。

これによりトランジスタＱａ、Ｑｙのベースにバイアス
電流が入力されなくなり、キャリア信号がトランスＴ２
によって変圧され遅延することな（ミディアム２１８に
送出される。

フィルタ部２００は、入力された、エンコードされたデ
ータを１対のバイナリデータに変換するものであるが、
このような変換処理および逆変換処理は第３Ａ図および
第３Ｂ図にて各々示す高周波信号伝送器および高周波信
号受信器においてなされる。フィルタ部２００からの出
力は合成器２０２にて合成される。この合成器２０２か
らの１対のバイナリデータ出力はスブラックフィルタ２
０４にてスムーズな曲線に形成される。スムーズな曲線
はアッテネータ２０Ｂに入力され通常の伝送高周波信号
レベルに設定され、ミキサ２０８に過大なレベル信号を
入力させないよう設定される。ミキサ２０８はアッテネ
ータ２０Ｇからの５レベルの入力信号を３レベルのキャ
リア信号に変換する。ミキサ２０８に入力されるキャリ
ア信号はオシレータ２３０により発生され、このキャリ
ア信号はやはりオシレータ２３０により発生された１つ
の伝送チャンネルを軸としている。

プログラマブル増幅器２１０およびゲインコントロール
回路２１２については前述した。なお、増幅器２１０か
らの出力はパワーアンプ２１４にて増幅されローパスフ
ィルタ２１６にて低周波分のみ通過され、伝送ミディア
ム２１６に入力される。

なお、本発明のデータ伝送器としては上述した実施例の
ものに限られるものではなくその他種々の構成のものに
よって同様の効果を得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例のバイナリトランスバーサル
フィルタ部を示す回路図、第２図は第１図に示すフリッ
プフロップのピンポジションの一例を示す概略図、第３
Ａ図および第３Ｂ図は各々、トランスバーサルフィルタ
を搭載した高周波信号伝送器および受信器を示すブロッ
ク図、第４図は、互いに異なる位相を有するタイミング
信号を発生させるためのクロック分配回路を示す配線図
、第５図は、第４図に示すクロック分配回路に入力され
た入力クロック信号およびこのクロック分配回路により
発生されたタイミング信号を示すタイムチャート、第６
図はステップ応答曲線および階段状近似線を示すグラフ
、第７図は、バイナリトランスバーサルフィルタ部に入
力されるエンコードされたデータ入力信号およびフィル
タ部内の各ステージから出力される出力信号を示すタイ
ムチャート、第８図は、第７図に示す各ステージからの
出力信号を合成してなる合成信号およびバイナリトラン
スバーサルフィルタ部に入力されるバイナリデータを示
すタイムチャート、第９図は、第１図に示す各ステージ
からの出力信号を合成する合成回路を示す回路図、およ
び第１０図は第３Ａ図に示すプログラマブル増幅器を示
す回路図である。２００・・・バイナリトランスバーサルフィルタ部ａ、
ｂ・・・遅延線（シフトレジスタ）２０２・・・合成手
段（合成器）２２４・・・タイミング信号発生手段Ａ−Ｌ、Ａ’−Ｌ’・・・信号処理ステージ（フリップ
フロップ）ＲＡ−ＲＬ、　ＲＡ’−ＲＬ’・・・負荷手段（負荷回
路、抵抗）

Claims

【特許請求の範囲】

（１）入力クロック信号のパルスに同期した入力信号（
インパルス０、インパルス１）を受信するためのバイナ
リトランスバーサルフィルタにおいて、前記入力クロッ
ク信号を受信するとともに、該入力クロック信号に基づ
いて複数のタイミング信号（ＣＬＫ、ＣＬＫ＾＊、ＣＬ
ＫＤ、ＣＬＫＤ＾＊）を発生させるタイミング信号発生
手段（２２４）、前記入力信号（インパルス０、インパ
ルス１）を入力される遅延線（ａ、ｂ）であって、前記
タイミング信号（ＣＬＫ、ＣＬＫ＾＊、ＣＬＫＤ、ＣＬ
ＫＤ＾＊）によりクロックタイミングがとられる、出力
端子を有する複数個の信号処理ステージ（Ａ−Ｌ、Ａ′
−Ｌ′）を備えた遅延線（ａ、ｂ）、前記各ステージ（
Ａ−Ｌ、Ａ′−Ｌ′）の出力に各々負荷を与える複数個
の負荷手段（ＲＡ−ＲＬ、ＲＡ′−ＲＬ′）、および前記負荷手段（ＲＡ−ＲＬ、ＲＡ′−ＲＬ′）に
より負荷を与えられた前記各ステージ（Ａ−Ｌ、Ａ′−
Ｌ′）の出力を合成して、１つの合成信号を出力する合
成手段（２０２）からなることを特徴とするバイナリト
ランスバーサルフィルタ。
（２）前記遅延線（ａ、ｂ）が、入力クロック信号に基
づいて発生される、互いに位相の異なる２の累乗個のタ
イミング信号（ＣＬＫ、ＣＬＫ＾＊、ＣＬＫＤ、ＣＬＫ
Ｄ＾＊）によってクロックタイミングをとらえられるよ
うに構成されていることを特徴とする特許請求の範囲第
１項記載のバイナリトランスバーサルフィルタ。
（３）前記遅延線（ａ、ｂ）が、入力クロック信号に基
づいて発生される、互いに位相の異なる４つのタイミン
グ信号（ＣＬＫ、ＣＬＫ＾＊、ＣＬＫＤ、ＣＬＫＤ＾＊
）により駆動されるように構成されていることを特徴と
する特許請求の範囲第２項記載のバイナリトランスバー
サルフィルタ。
（４）前記遅延線（ａ、ｂ）が、各々前記合成信号の合
成に寄与するための奇数個の前記ステージ（Ａ−Ｌ、Ａ
′−Ｌ′）を備えていることを特徴とする特許請求の範
囲第１項記載のバイナリトランスバーサルフィルタ。
（５）前記ステージ（Ａ−Ｌ、Ａ′−Ｌ′）の個数が１
１個であることを特徴とする特許請求の範囲第４項記載
のバイナリトランスバーサルフィルタ。
（６）前記遅延線（ａ、ｂ）がシフトレジスタであるこ
とを特徴とする特許請求の範囲第１項記載のバイナリト
ランスバーサルフィルタ。
（７）前記ステージ（Ａ−Ｌ、Ａ′−Ｌ′）がフリップ
フロップ（Ａ−Ｌ、Ａ′−Ｌ′）であることを特徴とす
る特許請求の範囲第１項記載のバイナリトランスバーサ
ルフィルタ。
（８）前記フリップフロップ（Ａ−Ｌ、Ａ′−Ｌ′）が
ＣＭＯＳ論理回路により形成されていることを特徴とす
る特許請求の範囲第７項記載のバイナリトランスバーサ
ルフィルタ。
（９）前記フリップフロップ（Ａ−Ｌ、Ａ′−Ｌ′）が
Ｄ型フリップフロップであることを特徴とする特許請求
の範囲第７項記載のバイナリトランスバーサルフィルタ
。
（１０）前記負荷手段（ＲＡ−ＲＬ、ＲＡ′−ＲＬ′）
が抵抗であって、この抵抗が前記フリップフロップ（Ａ
−Ｌ、Ａ′−Ｌ′）の出力端子と前記合成手段（２０２
）を接続するように配されていることを特徴とする特許
請求の範囲第７項記載のバイナリトランスバーサルフィ
ルタ。
（１１）前記抵抗（ＲＡ−ＲＬ、ＲＡ′−ＲＬ′）各々
の抵抗値の相対比率に基づいて前記合成信号における、
前記フリップフロップ（Ａ−Ｌ、Ａ′−Ｌ′）各々の信
号寄与分が決定されることを特徴とする特許請求の範囲
第１０項記載のバイナリトランスバーサルフィルタ。
（１２）入力クロック信号のパルスに同期した入力信号
（インパルス０、インパルス１）を受信するためのバイ
ナリトランスバーサルフィルタを備えた高周波信号伝送
器（２００−２２４）において、前記入力クロック信号
のパルスを受信し、該入力クロック信号に基づいて複数
のタイミング信号（ＣＬＫ、ＣＬＫ＾＊、ＣＬＫＤ、Ｃ
ＬＫＤ＾＊）を発生させるタイミング信号発生手段（２
２４）、前記入力信号（インパルス０、インパルス１）
を入力される遅延線（ａ、ｂ）であって、前記タイミン
グ信号（ＣＬＫ、ＣＬＫ＾＊、ＣＬＫＤ、ＣＬＫＤ＾＊
）によりクロックタイミングがとられる、出力端子を有
する複数個の信号処理ステージ（Ａ−Ｌ、Ａ′−Ｌ′）
を備えた遅延線（ａ、ｂ）、前記各ステージ（Ａ−Ｌ、
Ａ′−Ｌ′）の出力に各々負荷を与える複数個の負荷手
段（ＲＡ−ＲＬ、ＲＡ′−ＲＬ′）、および前記負荷手段（ＲＡ−ＲＬ、ＲＡ′−ＲＬ′）に
より負荷を与えられた前記各ステージ（Ａ−Ｌ、Ａ′−
Ｌ′）の出力を合成して、１つの合成信号を出力する合
成手段（２０２）からなることを特徴とする高周波信号
伝送器（２００−２２４）。
（１３）入力クロック信号のパルスに同期した入力信号
（インパルス０、インパルス１）を受信するためのバイ
ナリトランスバーサルフィルタを備えた高周波信号伝送
器（２００−２２４）において、前記入力クロック信号
に基づいて複数個のタイミング信号（ＣＬＫ、ＣＬＫ＾
＊、ＣＬＫＤ、ＣＬＫＤ＾＊）を発生させるタイミング
信号発生手段（２２４）、前記入力信号（インパルス０、インパルス１）を入力さ
れる１対のシフトレジスタ（ａ、ｂ）であって、前記タ
イミング信号（ＣＬＫ、ＣＬＫ＾＊、ＣＬＫＤ、ＣＬＫ
Ｄ＾＊）によりクロックタイミングがとられる、出力端
子を有する複数個の信号処理ステージ（Ａ−Ｌ、Ａ′−
Ｌ′）を各々が備えた１対のシフトレジスタ（ａ、ｂ）
、前記各ステージ（Ａ−Ｌ、Ａ′−Ｌ′）の出力に各々負
荷を与える負荷回路（ＲＡ−ＲＬ、ＲＡ′−ＲＬ′）、および前記負荷回路（ＲＡ−ＲＬ、ＲＡ′−ＲＬ′）に
より負荷を与えられた前記各ステージ（Ａ−Ｌ、Ａ′−
Ｌ′）の出力を合成して、１つの合成信号を出力する合
成手段（２０２）からなることを特徴とする高周波信号
伝送器（２００−２２４）。
（１４）前記入力信号（インパルス０、インパルス１）
に含まれる全ての有用なデータが前記シフトレジスタ（
ａ、ｂ）の各々の最終ステージ（Ｌ、Ｌ′）にシフト入
力されたことを検出する手段（２６）を備えてなること
を特徴とする特許請求の範囲第１３項記載の高周波信号
伝送器。
（１５）前記シフトレジスタ（Ａ−Ｌ、Ａ′−Ｌ′）が
遅延線を構成することを特徴とする特許請求の範囲第１
３項記載の高周波信号伝送器。
（１６）２つの前記入力信号（インパルス０、インパル
ス１）双方が前記シフトレジスタ（Ａ−Ｌ、Ａ′−Ｌ′
）の各々の最初のステージ（Ａ、Ａ′）にシフト入力さ
れたことを検出する手段（２５）により該シフト入力さ
れたことが検出された場合に該検出手段（２５）の出力
が論理的に１となり、２つの前記入力信号（インパルス
０、インパルス１）双方が前記シフトレジスタ（Ａ−Ｌ
、Ａ′−Ｌ′）の各々の最終ステージ（Ｌ、Ｌ′）にシ
フト入力されたことを検出する手段（２６）により該シ
フト入力されたことが検出された場合に該検出手段（２
６）の出力が論理的に１となることを特徴とする特許請
求の範囲第１３項記載の高周波信号伝送器。
（１７）前記合成信号を受信する可変ゲイン増幅器（２
１０）を含み、この増幅器（２１０）のゲインが、前記
２つの検出手段（２５、２６）の出力が双方とも論理的
に１となった場合に０となり、その他の場合に０となら
ないように構成されてなることを特徴とする特許請求の
範囲第１６項記載の高周波信号伝送器。