JP2002009593A - 周波数乗算回路を備える電子装置、周波数乗算回路および信号周波数を乗算する方法 - Google Patents
周波数乗算回路を備える電子装置、周波数乗算回路および信号周波数を乗算する方法Info
- Publication number
- JP2002009593A JP2002009593A JP2001134101A JP2001134101A JP2002009593A JP 2002009593 A JP2002009593 A JP 2002009593A JP 2001134101 A JP2001134101 A JP 2001134101A JP 2001134101 A JP2001134101 A JP 2001134101A JP 2002009593 A JP2002009593 A JP 2002009593A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- circuit
- electronic device
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B21/00—Generation of oscillations by combining unmodulated signals of different frequencies
- H03B21/01—Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies
- H03B21/02—Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies by plural beating, i.e. for frequency synthesis ; Beating in combination with multiplication or division of frequency
Landscapes
- Manipulation Of Pulses (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 データの転送に適用でき、電流モード論理
（ＣＭＬ）にしたがって用いることができる乗算回路を
提供する。 【解決手段】 電子装置は、周期的な信号生成器と、こ
れらの周期的な信号の周波数を乗算する周波数除算回路
と、を備える。乗算回路は、前記周期的な信号を受け入
れる排他的論理和ゲートと、このゲートの入力と出力と
の間に接続された周波数分割回路と、に基づいて形成さ
れている。この分割回路によって、非常に簡単の方法に
より９０度位相の異なる信号を生成することが可能とな
り、このように位相が９０度異なる信号は、「ゼロ復
調」という名前で知られるタイプの変調を行なうことを
許容している。
（ＣＭＬ）にしたがって用いることができる乗算回路を
提供する。 【解決手段】 電子装置は、周期的な信号生成器と、こ
れらの周期的な信号の周波数を乗算する周波数除算回路
と、を備える。乗算回路は、前記周期的な信号を受け入
れる排他的論理和ゲートと、このゲートの入力と出力と
の間に接続された周波数分割回路と、に基づいて形成さ
れている。この分割回路によって、非常に簡単の方法に
より９０度位相の異なる信号を生成することが可能とな
り、このように位相が９０度異なる信号は、「ゼロ復
調」という名前で知られるタイプの変調を行なうことを
許容している。
Description
【０００１】
【発明の属する技術分野】この発明は、周波数乗算回路
を備える電子装置、周波数乗算回路および信号周波数を
乗算する方法に係り、特に、周期的な信号を生成する信
号生成器と、前記周期的な信号を受信する排他的論理和
ゲートに基づいて形成され、それらの周波数を乗算する
周波数乗算回路とを少なくとも備える電子装置に関す
る。
を備える電子装置、周波数乗算回路および信号周波数を
乗算する方法に係り、特に、周期的な信号を生成する信
号生成器と、前記周期的な信号を受信する排他的論理和
ゲートに基づいて形成され、それらの周波数を乗算する
周波数乗算回路とを少なくとも備える電子装置に関す
る。
【０００２】
【従来の技術】この発明は、上述のような電子装置に適
する実際の周波数乗算回路にもまた関する。この発明は
同様に、クロック信号の周波数を乗算する方法にも関す
る。この発明は、特に高周波数信号を用いる電気通信技
術の分野に適用する場合に、とりわけ高い顕著性を有す
るものである。
する実際の周波数乗算回路にもまた関する。この発明は
同様に、クロック信号の周波数を乗算する方法にも関す
る。この発明は、特に高周波数信号を用いる電気通信技
術の分野に適用する場合に、とりわけ高い顕著性を有す
るものである。
【０００３】このような電子装置は、米国特許第５，８
６４，２４６号公報からも公知である。この特許公報に
は、クロック信号の遅延された複製（replica）信号を
生成する位相シフト要素を用いることが提案されている
ので、クロック信号と複製信号とを結合させることによ
り、排他的論理和ゲートは２倍の周波数で信号を生成し
ている。
６４，２４６号公報からも公知である。この特許公報に
は、クロック信号の遅延された複製（replica）信号を
生成する位相シフト要素を用いることが提案されている
ので、クロック信号と複製信号とを結合させることによ
り、排他的論理和ゲートは２倍の周波数で信号を生成し
ている。
【０００４】この先行技術としての特許公報により公知
となった電子装置は、信号の位相を良好にシフトするこ
とができた複製信号が、特に高周波数帯の領域では容易
に実現することができず、もしも実現することができた
としても高いコストを必要とするものとなっていた。
となった電子装置は、信号の位相を良好にシフトするこ
とができた複製信号が、特に高周波数帯の領域では容易
に実現することができず、もしも実現することができた
としても高いコストを必要とするものとなっていた。
【０００５】
【発明が解決しようとする課題】本発明は、周期的な信
号を生成する信号生成器と、前記周期的な信号を受信す
る排他的論理和ゲートに基づいて形成され、それらの周
波数を乗算する周波数乗算回路とを少なくとも備える電
子装置において、位相シフト要素を設けなくても高周波
領域での再現性に優れていると共に費用を掛けることな
く高周波領域の再生を容易に実現することができる電子
装置を提供することを目的としている。
号を生成する信号生成器と、前記周期的な信号を受信す
る排他的論理和ゲートに基づいて形成され、それらの周
波数を乗算する周波数乗算回路とを少なくとも備える電
子装置において、位相シフト要素を設けなくても高周波
領域での再現性に優れていると共に費用を掛けることな
く高周波領域の再生を容易に実現することができる電子
装置を提供することを目的としている。
【０００６】
【課題を解決するための手段】それゆえに、これらの電
子装置は、周期的な信号を生成する信号生成器と、前記
周期的な信号を受信する排他的論理和ゲートに基づいて
形成され、それらの周波数を乗算する周波数乗算回路と
を少なくとも備える電子装置において、前記ゲートの出
力と入力との間に接続された周波数分割回路を備えるこ
とを特徴としている。
子装置は、周期的な信号を生成する信号生成器と、前記
周期的な信号を受信する排他的論理和ゲートに基づいて
形成され、それらの周波数を乗算する周波数乗算回路と
を少なくとも備える電子装置において、前記ゲートの出
力と入力との間に接続された周波数分割回路を備えるこ
とを特徴としている。
【０００７】この発明の好適な実施の態様によれば、こ
のような電子装置は、前記周期的な信号の周波数の位相
が９０度シフトされた信号を生成するための複数の出力
を有していることを特徴としている。
のような電子装置は、前記周期的な信号の周波数の位相
が９０度シフトされた信号を生成するための複数の出力
を有していることを特徴としている。
【０００８】この実施の態様は、「０復調」という名前
によって知られている復調をより容易に、かつ、より費
用を掛けずに実現することができるという長所を提供し
ている。
によって知られている復調をより容易に、かつ、より費
用を掛けずに実現することができるという長所を提供し
ている。
【０００９】この発明のアスペクトは、以下に説明する
実施形態に基づいて明らかなものとなるであろうし、ま
た、その他のアスペクトも以下の実施形態により解明さ
れるであろう。
実施形態に基づいて明らかなものとなるであろうし、ま
た、その他のアスペクトも以下の実施形態により解明さ
れるであろう。
【００１０】
【発明の実施の形態】以下、本発明に係る電子装置、周
波数乗算回路および信号周波数を乗算する方法の実施形
態について添付図面を参照しながら詳細に説明する。図
１は、符号１を付された本発明の実施形態に係る電子装
置を示している。この電子装置１は、例えば、高周波信
号を受信する受信ヘッド端部１０を備えている。このヘ
ッド端部は、高周波局部発振器と呼ばれている。この周
波数を得るためには、周期的な信号を生成する信号生成
器１２が用いられており、周波数２倍（doubler ）回路
１４が少なくとも用いられている。
波数乗算回路および信号周波数を乗算する方法の実施形
態について添付図面を参照しながら詳細に説明する。図
１は、符号１を付された本発明の実施形態に係る電子装
置を示している。この電子装置１は、例えば、高周波信
号を受信する受信ヘッド端部１０を備えている。このヘ
ッド端部は、高周波局部発振器と呼ばれている。この周
波数を得るためには、周期的な信号を生成する信号生成
器１２が用いられており、周波数２倍（doubler ）回路
１４が少なくとも用いられている。
【００１１】図２は、周波数２倍回路１４の電気的な回
路図である。図において、周波数２倍回路１４は、符号
２０を付された排他的論理和ゲートにより構成されてい
る。この排他的論理和ゲート２０は、この説明されてい
る例においては２倍の周波数の信号を生成するための出
力を有しており、また、２つの入力も有している。信号
生成器１２の出力に接続された第１の入力は、その周波
数が２倍にされるべき信号を受信しており、この発明に
よれば、第２の入力は、周波数分割器（分周器）２２を
介してゲート２０の出力に接続されている。
路図である。図において、周波数２倍回路１４は、符号
２０を付された排他的論理和ゲートにより構成されてい
る。この排他的論理和ゲート２０は、この説明されてい
る例においては２倍の周波数の信号を生成するための出
力を有しており、また、２つの入力も有している。信号
生成器１２の出力に接続された第１の入力は、その周波
数が２倍にされるべき信号を受信しており、この発明に
よれば、第２の入力は、周波数分割器（分周器）２２を
介してゲート２０の出力に接続されている。
【００１２】周波数２倍回路１４の動作について、図３
を用いて説明する。この図はこの周波数２倍回路１４に
現れる各種の信号のタイミング図である。波形線ＨＨ
は、排他的論理和ゲート２０の第１の入力に現れる信号
を示している。波形線ＤＤは、ゲート２０の第２の入力
に現れる信号、すなわち周波数２倍回路１４のゲート２
０により生成された出力信号ＸＯＲの分周前の波形を示
している。
を用いて説明する。この図はこの周波数２倍回路１４に
現れる各種の信号のタイミング図である。波形線ＨＨ
は、排他的論理和ゲート２０の第１の入力に現れる信号
を示している。波形線ＤＤは、ゲート２０の第２の入力
に現れる信号、すなわち周波数２倍回路１４のゲート２
０により生成された出力信号ＸＯＲの分周前の波形を示
している。
【００１３】瞬間ｔ０は、信号ＨＨ，ＤＤおよびＸＯＲ
の値が「０」に等しくなる時点として考慮され、この瞬
間ｔ０は周波数分割器２２が初期化されてその入力に供
給される信号、この信号が信号ＸＯＲであるが、その各
立ち上がりエッジにおいてその出力信号の値が変化する
であろうと考えられている。
の値が「０」に等しくなる時点として考慮され、この瞬
間ｔ０は周波数分割器２２が初期化されてその入力に供
給される信号、この信号が信号ＸＯＲであるが、その各
立ち上がりエッジにおいてその出力信号の値が変化する
であろうと考えられている。
【００１４】瞬間ｔ１では、信号ＨＨは、信号ＸＯＲが
また値「１」であると仮定させる値「１」を仮定する。
この信号ＸＯＲのローからハイへの最初の遷移は、瞬間
ｔ２において、分周器２２の出力信号を変化させるだろ
う。この瞬間ｔ２は、持続時間τを分周器２２の転送時
間に等しくした後に生じている。分周器２２の出力にお
ける信号Ｄが値「１」であるものと仮定するとすぐに、
信号ＨＨの変換があるので、信号ＸＯＲは値「０」であ
るものと仮定される。瞬間ｔ３では信号ＨＨの遷移が発
生し、これにより信号ＸＯＲは値を変更し、ローからハ
イへの遷移を引き起こすものであり、この遷移は、時間
τ経過後に、周波数分割器２２の出力における信号の状
態を変化させるものである。このようにして、信号ＸＯ
Ｒは信号ＨＨの周波数の２倍の周波数を有する信号であ
る。
また値「１」であると仮定させる値「１」を仮定する。
この信号ＸＯＲのローからハイへの最初の遷移は、瞬間
ｔ２において、分周器２２の出力信号を変化させるだろ
う。この瞬間ｔ２は、持続時間τを分周器２２の転送時
間に等しくした後に生じている。分周器２２の出力にお
ける信号Ｄが値「１」であるものと仮定するとすぐに、
信号ＨＨの変換があるので、信号ＸＯＲは値「０」であ
るものと仮定される。瞬間ｔ３では信号ＨＨの遷移が発
生し、これにより信号ＸＯＲは値を変更し、ローからハ
イへの遷移を引き起こすものであり、この遷移は、時間
τ経過後に、周波数分割器２２の出力における信号の状
態を変化させるものである。このようにして、信号ＸＯ
Ｒは信号ＨＨの周波数の２倍の周波数を有する信号であ
る。
【００１５】図４は、この発明による他の実施形態に係
る装置を示している。この装置のタイプは、例えばフィ
リップス・セミコンダクタ社により製造された回路ＵＡ
Ａ３５００ＨＬの仕様書に記載されている。この装置の
受信ヘッド端部１０は、本質において、「０-復調器」
の名称により知られた復調器を備えている。この復調器
を得るために、２つのミキサ１９，２１が用いられてお
り、これらは、変調されるべきである信号であって、か
つ、増幅器２５から供給されている信号を受信してい
る。ミキサ１９，２１の入力に現れたこれらの信号の搬
送波周波数は、１／３ｆｓに等しいものである。
る装置を示している。この装置のタイプは、例えばフィ
リップス・セミコンダクタ社により製造された回路ＵＡ
Ａ３５００ＨＬの仕様書に記載されている。この装置の
受信ヘッド端部１０は、本質において、「０-復調器」
の名称により知られた復調器を備えている。この復調器
を得るために、２つのミキサ１９，２１が用いられてお
り、これらは、変調されるべきである信号であって、か
つ、増幅器２５から供給されている信号を受信してい
る。ミキサ１９，２１の入力に現れたこれらの信号の搬
送波周波数は、１／３ｆｓに等しいものである。
【００１６】これらの信号は、局部信号と混合される
が、局部信号の周波数も１／３ｆｓであり、これらの信
号の相互の位相差は９０度の信号である。これらのミキ
サに供給される信号は、ミキサ２７により行なわれる成
分の混合とフィルタ２８によるフィルタリングとを経て
きている。ミキサ２７は、復調されるべき、かつ、周波
数が等しい搬送波を伴って転送されるべき信号を受信し
ているので、この搬送波の１／３の周波数の値を付与し
ている。
が、局部信号の周波数も１／３ｆｓであり、これらの信
号の相互の位相差は９０度の信号である。これらのミキ
サに供給される信号は、ミキサ２７により行なわれる成
分の混合とフィルタ２８によるフィルタリングとを経て
きている。ミキサ２７は、復調されるべき、かつ、周波
数が等しい搬送波を伴って転送されるべき信号を受信し
ているので、この搬送波の１／３の周波数の値を付与し
ている。
【００１７】これらの搬送波信号の周波数ｆｓは、受信
ヘッド端部１０の第１のステージ３０より供給されてい
る。このヘッド端部１０により生成される信号は、端子
３２および３３において有用なものとして取り扱われ
る。端子３２は、増幅器３４およびフィルタ３６を介し
てミキサ１９の出力に接続されているのに対して、端子
３３は増幅器３７およびフィルタ３８を介してミキサ２
１の出力に接続されている。
ヘッド端部１０の第１のステージ３０より供給されてい
る。このヘッド端部１０により生成される信号は、端子
３２および３３において有用なものとして取り扱われ
る。端子３２は、増幅器３４およびフィルタ３６を介し
てミキサ１９の出力に接続されているのに対して、端子
３３は増幅器３７およびフィルタ３８を介してミキサ２
１の出力に接続されている。
【００１８】ミキサ１９，２１，２７に供給される信号
は、この発明に基づいて実現された周波数乗算回路１４
によって生成されており、この周波数乗算回路１４は更
に、多すぎる追加的な支出をすることなく、ミキサ１９
および２１の９０度位相のずれた信号ＩＩとＱＱを供給
する。乗算回路１４は、その発振周波数が１／３ｆｓに
等しい発振器１２から供給される信号を実際に用いてい
る。
は、この発明に基づいて実現された周波数乗算回路１４
によって生成されており、この周波数乗算回路１４は更
に、多すぎる追加的な支出をすることなく、ミキサ１９
および２１の９０度位相のずれた信号ＩＩとＱＱを供給
する。乗算回路１４は、その発振周波数が１／３ｆｓに
等しい発振器１２から供給される信号を実際に用いてい
る。
【００１９】図５は、周波数乗算回路１４の構成を示し
ている。この周波数乗算回路１４は信号および上述した
ようなＣＭＬ論理の特徴的な性質であるこれらの信号の
相補的な信号について対称的に動作している。前記ゲー
ト２０は、このようにして相補的な信号を伴って動作し
ている。
ている。この周波数乗算回路１４は信号および上述した
ようなＣＭＬ論理の特徴的な性質であるこれらの信号の
相補的な信号について対称的に動作している。前記ゲー
ト２０は、このようにして相補的な信号を伴って動作し
ている。
【００２０】前記分周器２２はまた、相補的な信号が考
慮されている間に、２つのＤ形フリップフロップ５０お
よび５１により構成されている。前記信号ＩＩは、前記
フリップフロップ５１の出力から引き出され、信号ＱＱ
は前記フリップフロップ５０の出力から引き出されてい
る。これは、排他的論理和ゲート回路２０の第１の入力
に供給されるこの信号ＱＱである。フリップフロップの
クロック入力は、ゲート回路２０の出力に接続されてい
る。
慮されている間に、２つのＤ形フリップフロップ５０お
よび５１により構成されている。前記信号ＩＩは、前記
フリップフロップ５１の出力から引き出され、信号ＱＱ
は前記フリップフロップ５０の出力から引き出されてい
る。これは、排他的論理和ゲート回路２０の第１の入力
に供給されるこの信号ＱＱである。フリップフロップの
クロック入力は、ゲート回路２０の出力に接続されてい
る。
【００２１】タイミング図は、フリップフロップ５１お
よび５０の出力上の信号Ｑ（ＩＩ）およびＱ（ＱＱ）の
形成を説明している。その周波数が分割される信号は、
回路２０の出力にとって利用できる信号ＸＯＲである。
これらのフリップフロップは立ち上がりおよび立ち下が
りエッジにおいてアクティブ（活性的）であるので、こ
れらの信号はアクティブエッジで位相をシフトされてい
る。もしも信号ＸＯＲのデューティサイクルが０．５に
等しいならば、そのときにはこの信号ＸＯＲはπ／２に
等しく位相をシフトさせられている。換言すれば、この
ことはまた、この信号が値「０」を有している期間が、
信号が値「１」を有している期間と等しいとも言うこと
でもある。この信号ＸＯＲは、例えばパラメータτを変
化させることにより得られるようにしても良い。
よび５０の出力上の信号Ｑ（ＩＩ）およびＱ（ＱＱ）の
形成を説明している。その周波数が分割される信号は、
回路２０の出力にとって利用できる信号ＸＯＲである。
これらのフリップフロップは立ち上がりおよび立ち下が
りエッジにおいてアクティブ（活性的）であるので、こ
れらの信号はアクティブエッジで位相をシフトされてい
る。もしも信号ＸＯＲのデューティサイクルが０．５に
等しいならば、そのときにはこの信号ＸＯＲはπ／２に
等しく位相をシフトさせられている。換言すれば、この
ことはまた、この信号が値「０」を有している期間が、
信号が値「１」を有している期間と等しいとも言うこと
でもある。この信号ＸＯＲは、例えばパラメータτを変
化させることにより得られるようにしても良い。
【００２２】各種の信号が矩形状に示されているが、実
際には信号は以下の事実に依存してサイン波形であって
も良い。一方では、これらの信号は高周波数の信号であ
り、他方では、高周波の限定と言う固有の方法を示すこ
れらの回路は信号の高いランクの調波を通過させること
を許容しないからである。
際には信号は以下の事実に依存してサイン波形であって
も良い。一方では、これらの信号は高周波数の信号であ
り、他方では、高周波の限定と言う固有の方法を示すこ
れらの回路は信号の高いランクの調波を通過させること
を許容しないからである。
【００２３】図７は、ＣＭＬ論理で実現されている周波
数乗算回路の好適な実施形態を示している。
数乗算回路の好適な実施形態を示している。
【００２４】フリップフロップ５０および５１は全く同
一の構成を有しているので、フリップフロップ５０の構
成についてのみ説明する。このフリップフロップ５０は
トランジスタＴ１およびＴ２により形成される第１の対
称的な配置により形成されており、これらトランジスタ
Ｔ１およびＴ２のソース電極はトランジスタＴ３のドレ
インに接続されている。トランジスタＴ３のゲートに
は、電流生成器ＧＣにより電力が供給されている。トラ
ンジスタＴ１およびＴ２のそれぞれは、第１のトランジ
スタとしての１対のトランジスタＴ５およびＴ６と、第
２のトランジスタとしての１対のトランジスタＴ８およ
びＴ９に電力を供給している。
一の構成を有しているので、フリップフロップ５０の構
成についてのみ説明する。このフリップフロップ５０は
トランジスタＴ１およびＴ２により形成される第１の対
称的な配置により形成されており、これらトランジスタ
Ｔ１およびＴ２のソース電極はトランジスタＴ３のドレ
インに接続されている。トランジスタＴ３のゲートに
は、電流生成器ＧＣにより電力が供給されている。トラ
ンジスタＴ１およびＴ２のそれぞれは、第１のトランジ
スタとしての１対のトランジスタＴ５およびＴ６と、第
２のトランジスタとしての１対のトランジスタＴ８およ
びＴ９に電力を供給している。
【００２５】トランジスタＴ５およびＴ９のドレイン
は、抵抗Ｒ１に接続されているのに対して、トランジス
タＴ６およびＴ８のドレインは抵抗Ｒ２に接続されてい
る。これらの抵抗の端部は、ドレインには接続されてお
らず、供給電圧ＶＣＣを受け入れている。相補的な信号
ＱＱは、それぞれのドレイン同士が接続されたトランジ
スタの接続点より引き出されている。これらの出力信号
ＱＱは、フリップフロップ５１の入力Ｈに接続されてい
る。このフリップフロップ５０の入力Ｈは、トランジス
タＴ１およびＴ２のゲートによって形成される。電流生
成器ＧＣと共に共同で動作するトランジスタＴ３は、ト
ランジスタＴ１およびＴ２に電力を供給している。
は、抵抗Ｒ１に接続されているのに対して、トランジス
タＴ６およびＴ８のドレインは抵抗Ｒ２に接続されてい
る。これらの抵抗の端部は、ドレインには接続されてお
らず、供給電圧ＶＣＣを受け入れている。相補的な信号
ＱＱは、それぞれのドレイン同士が接続されたトランジ
スタの接続点より引き出されている。これらの出力信号
ＱＱは、フリップフロップ５１の入力Ｈに接続されてい
る。このフリップフロップ５０の入力Ｈは、トランジス
タＴ１およびＴ２のゲートによって形成される。電流生
成器ＧＣと共に共同で動作するトランジスタＴ３は、ト
ランジスタＴ１およびＴ２に電力を供給している。
【００２６】前記排他的論理和ゲート回路２０は、第１
のトランジスタＴ１０により形成されており、そのソー
スはトランジスタＴ３と丁度同じように接地に接続さ
れ、そのドレインは、２つのトランジスタＴ１１および
Ｔ１２のソースに接続されている。トランジスタＴ１１
およびＴ１２のゲートは信号ＩＩを受け入れている。ト
ランジスタＴ１１およびＴ１２のドレインは、２つのト
ランジスタ対、すなわち第１の対としてのトランジスタ
Ｔ１４およびＴ１５と、第２の対としてのトランジスタ
Ｔ１７およびＴ１８、にそれぞれ接続されている。
のトランジスタＴ１０により形成されており、そのソー
スはトランジスタＴ３と丁度同じように接地に接続さ
れ、そのドレインは、２つのトランジスタＴ１１および
Ｔ１２のソースに接続されている。トランジスタＴ１１
およびＴ１２のゲートは信号ＩＩを受け入れている。ト
ランジスタＴ１１およびＴ１２のドレインは、２つのト
ランジスタ対、すなわち第１の対としてのトランジスタ
Ｔ１４およびＴ１５と、第２の対としてのトランジスタ
Ｔ１７およびＴ１８、にそれぞれ接続されている。
【００２７】トランジスタＴ１４およびＴ１７のドレイ
ンは、抵抗Ｒ５の一方の端子に接続され、その他端は供
給電圧ＶＣＣを受け入れている。同様に、トランジスタ
Ｔ１５およびＴ１８のドレインは、抵抗Ｒ７の一方の端
子に接続され、その他端はまた供給電圧ＶＣＣを受け入
れている。トランジスタＴ１４，Ｔ１５，Ｔ１７および
Ｔ１８のゲートは、その周波数が増幅されることが求め
られる信号ＨＨを受け入れている。トランジスタのドレ
インが接続された抵抗Ｒ５およびＲ７の接続点より引き
出されたこの回路２０の出力信号は、バッファ増幅器６
０の入力に接続されている。
ンは、抵抗Ｒ５の一方の端子に接続され、その他端は供
給電圧ＶＣＣを受け入れている。同様に、トランジスタ
Ｔ１５およびＴ１８のドレインは、抵抗Ｒ７の一方の端
子に接続され、その他端はまた供給電圧ＶＣＣを受け入
れている。トランジスタＴ１４，Ｔ１５，Ｔ１７および
Ｔ１８のゲートは、その周波数が増幅されることが求め
られる信号ＨＨを受け入れている。トランジスタのドレ
インが接続された抵抗Ｒ５およびＲ７の接続点より引き
出されたこの回路２０の出力信号は、バッファ増幅器６
０の入力に接続されている。
【００２８】この増幅器６０はトランジスタＴ２０より
電力が供給される差動対として配置された１対のトラン
ジスタにより形成されている。この対は、それらのソー
スがトランジスタＴ２０のドレインに接続され、それら
のドレインが抵抗Ｒ８およびＲ９の第１の端子に接続さ
れた２つのトランジスタＴ２２およびＴ２４により形成
され、これらの抵抗の他方の端子は供給電圧ＶＣＣを受
け入れている。
電力が供給される差動対として配置された１対のトラン
ジスタにより形成されている。この対は、それらのソー
スがトランジスタＴ２０のドレインに接続され、それら
のドレインが抵抗Ｒ８およびＲ９の第１の端子に接続さ
れた２つのトランジスタＴ２２およびＴ２４により形成
され、これらの抵抗の他方の端子は供給電圧ＶＣＣを受
け入れている。
【００２９】これらのトランジスタのゲートは、この増
幅器６０の入力を形成しているのに対して、これらのト
ランジスタのドレインは増幅器６０の出力を形成してい
る。トランジスタＴ３，Ｔ１０およびＴ２０のゲート
は、トランジスタＴ４０のゲートに接続されており、ト
ランジスタＴ４０のドレインはそのゲートと電流生成器
ＧＣとの両方に接続されておりこれによってカレントミ
ラーを形成している。
幅器６０の入力を形成しているのに対して、これらのト
ランジスタのドレインは増幅器６０の出力を形成してい
る。トランジスタＴ３，Ｔ１０およびＴ２０のゲート
は、トランジスタＴ４０のゲートに接続されており、ト
ランジスタＴ４０のドレインはそのゲートと電流生成器
ＧＣとの両方に接続されておりこれによってカレントミ
ラーを形成している。
【００３０】分周器の分割因数（要素―factor―）を変
更することによって、上述したような２つの異なる乗算
率によって周波数乗算回路が演算を行なうことができる
ことは、良く観察されるべきである。
更することによって、上述したような２つの異なる乗算
率によって周波数乗算回路が演算を行なうことができる
ことは、良く観察されるべきである。
【００３１】
【発明の効果】以上、詳細に説明したように、本発明に
係る周波数乗算回路によれば、排他的論理和ゲートの出
力と入力との間に接続された周波数分割回路を設けるよ
うにしたので、位相シフト要素を設けなくても、高周波
数信号を含む再生信号を生成することが可能となる。
係る周波数乗算回路によれば、排他的論理和ゲートの出
力と入力との間に接続された周波数分割回路を設けるよ
うにしたので、位相シフト要素を設けなくても、高周波
数信号を含む再生信号を生成することが可能となる。
【００３２】特に、再生信号における高周波領域での再
現性に優れていると共に高周波領域の再生を容易に実現
することができる。また、高周波信号を再生することを
単に実現できるばかりでなく、費用を掛けることなく再
生することができ、周波数乗算回路の電子装置への適用
を低コストで行なうことができるばかりでなく、信号周
波数の乗算を低コストで行なうことも可能になる。
現性に優れていると共に高周波領域の再生を容易に実現
することができる。また、高周波信号を再生することを
単に実現できるばかりでなく、費用を掛けることなく再
生することができ、周波数乗算回路の電子装置への適用
を低コストで行なうことができるばかりでなく、信号周
波数の乗算を低コストで行なうことも可能になる。
【図１】この発明の実施形態に係る電子装置を示すブロ
ック図である。
ック図である。
【図２】この発明の実施形態に係る周波数乗算回路の構
成を示す回路図である。
成を示す回路図である。
【図３】上記周波数乗算回路の動作を説明するためのタ
イミング図である。
イミング図である。
【図４】この発明の他の実施形態に係る電子装置を示す
回路図である。
回路図である。
【図５】図４に示された電子装置に用いられる周波数乗
算回路を示す回路図である。
算回路を示す回路図である。
【図６】図４に示された周波数乗算回路の動作を説明す
るためのタイミング図である。
るためのタイミング図である。
【図７】ＣＭＬと呼ばれる論理によって実現される、図
４に示されたタイプの周波数乗算回路の実施形態の一例
を示す回路図である。
４に示されたタイプの周波数乗算回路の実施形態の一例
を示す回路図である。
１２ 周期的信号生成器 １４ 周波数乗算回路 ２０ 排他的論理和ゲート回路 ２２ 周波数分割回路（分周器）
───────────────────────────────────────────────────── フロントページの続き (71)出願人 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ Ｆターム(参考） 5J039 AC02 KK09 KK11 KK27 MM16 NN01
Claims (8)
- 【請求項１】周期的な信号を生成する信号生成器と、前
記周期的な信号を受信する排他的論理和ゲートに基づい
て形成され、それらの周波数を乗算する周波数乗算回路
と、を少なくとも含む周波数乗算回路を備える電子装置
において、 前記周波数乗算回路は、前記排他的論理和ゲートに加え
て、前記排他的論理和ゲートの出力と入力との間に接続
された周波数分割回路を含むことを特徴とする周波数乗
算回路を備える電子装置。 - 【請求項２】前記周波数乗算回路は、前記周期的な信号
の周波数で９０度位相がシフトされた信号を生成するた
めに２つの出力を有していることを特徴とする請求項１
に記載の周波数乗算回路を備える電子装置。 - 【請求項３】前記２つの出力は、前記周波数分割回路の
接続点によって形成されることを特徴とする請求項２に
記載の周波数乗算回路を備える電子装置。 - 【請求項４】前記周波数乗算回路は、電流モード論理と
呼ばれる論理により実現されていることを特徴とする請
求項１ないし請求項３の何れかに記載の周波数乗算回路
を備える電子装置。 - 【請求項５】前記周波数分割回路は、フリップフロップ
入力を有するフリップフロップにより形成され、前記周
波数分割回路の状態は前記フリップフロップ入力へ供給
される方形波出力信号の各立ち上がりまたは立ち下がり
エッジ毎に変化可能であることを特徴とする請求項１な
いし請求項４の何れかに記載の周波数乗算回路を備える
電子装置。 - 【請求項６】前記方形波出力信号は、前記フリップフロ
ップの出力に接続されていることを特徴とする請求項５
に記載の周波数乗算回路を備える電子装置。 - 【請求項７】請求項１ないし請求項６の何れかに記載の
電子装置に用いるのに適する周波数乗算回路であって、
前記周波数乗算回路は、その周波数が乗算されることを
望まれている信号を受信する排他的論理和ゲートに基づ
いて形成され、前記周波数乗算回路は、その出力が前記
乗算回路の出力を形成すると共に他方の入力が前記乗算
回路の入力を形成する前記ゲートの出力と一方の入力と
の間に接続された周波数分割回路を含むことを特徴とす
る周波数乗算回路。 - 【請求項８】請求項１ないし請求項６の何れかに記載の
電子装置に用いられる信号の周波数を乗算する方法であ
って、 その周波数が乗算されることが望まれており、周波数を
乗算された信号を生成する観点より処理される信号を有
する排他的論理和ゲートによる第１の動作ステップと、 前記第１の動作から結果する信号の周波数を分割するこ
とにより前記処理された信号を生成する第２の動作ステ
ップと、 を備えることを特徴とする信号周波数を乗算する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0005640 | 2000-05-03 | ||
| FR0005640 | 2000-05-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002009593A true JP2002009593A (ja) | 2002-01-11 |
Family
ID=8849839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001134101A Withdrawn JP2002009593A (ja) | 2000-05-03 | 2001-05-01 | 周波数乗算回路を備える電子装置、周波数乗算回路および信号周波数を乗算する方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6529052B2 (ja) |
| EP (1) | EP1170857A3 (ja) |
| JP (1) | JP2002009593A (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10210708B4 (de) * | 2002-03-12 | 2015-05-28 | Intel Mobile Communications GmbH | Mobilfunkgerät mit einer Schaltungsanordnung zur Frequenzumsetzung |
| US7242913B2 (en) * | 2002-03-12 | 2007-07-10 | Infineon Technologies Ag | Circuit arrangement for frequency conversion and mobile radio device with the circuit arrangement |
| US6831489B2 (en) * | 2002-05-21 | 2004-12-14 | The Hong Kong University Of Science And Technology | Low-voltage high-speed frequency-divider circuit |
| US7324561B1 (en) | 2003-06-13 | 2008-01-29 | Silicon Clocks Inc. | Systems and methods for generating an output oscillation signal with low jitter |
| US7098753B1 (en) | 2003-06-13 | 2006-08-29 | Silicon Clocks, Inc. | Oscillator with variable reference |
| US7340233B2 (en) * | 2004-03-29 | 2008-03-04 | Intel Corporation | Integrated circuit and methods for third sub harmonic up conversion and down conversion of signals |
| KR100570632B1 (ko) * | 2004-07-06 | 2006-04-12 | 삼성전자주식회사 | 클록복원회로 및 방법과 이를 이용한 고속 데이터송수신회로 |
| JP4152969B2 (ja) * | 2005-01-07 | 2008-09-17 | 富士通株式会社 | ラッチ回路および４相クロック発生器 |
| JP2008011132A (ja) * | 2006-06-29 | 2008-01-17 | Nec Electronics Corp | ９０度移相器 |
| US7863953B2 (en) * | 2008-12-23 | 2011-01-04 | Jennic Limited | Apparatus and method for use with quadrature signals |
| JP2015149669A (ja) * | 2014-02-07 | 2015-08-20 | 富士通株式会社 | クロック制御回路，受信器および通信装置 |
| US9800249B2 (en) * | 2016-02-23 | 2017-10-24 | Qualcomm Incorporated | Current steering phase control for CML circuits |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1436933A (en) * | 1974-09-26 | 1976-05-26 | Mullard Ltd | Phase and/or frequency comparators |
| NL8401629A (nl) * | 1984-05-22 | 1985-12-16 | Philips Nv | Elektrische schakeling met een faseregelkring. |
| US4590440A (en) * | 1984-07-06 | 1986-05-20 | American Microsystems, Inc. | Phase locked loop with high and/or low frequency limit detectors for preventing false lock on harmonics |
| DE59007455D1 (de) * | 1990-03-27 | 1994-11-17 | Telefunken Microelectron | Phasenteiler. |
| US5180994A (en) * | 1991-02-14 | 1993-01-19 | The Regents Of The University Of California | Differential-logic ring oscillator with quadrature outputs |
| US5923621A (en) * | 1995-06-07 | 1999-07-13 | Cirrus Logic, Inc. | Clock doubler circuit with duty cycle control |
| JP3307217B2 (ja) * | 1996-03-01 | 2002-07-24 | 株式会社豊田自動織機 | スペクトラム拡散通信方式における受信装置 |
| US5864246A (en) | 1997-03-31 | 1999-01-26 | Lsi Logic Corporation | Method and apparatus for doubling a clock signal using phase interpolation |
-
2001
- 2001-04-24 EP EP01201476A patent/EP1170857A3/fr not_active Withdrawn
- 2001-05-01 JP JP2001134101A patent/JP2002009593A/ja not_active Withdrawn
- 2001-05-02 US US09/847,218 patent/US6529052B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP1170857A3 (fr) | 2003-03-19 |
| EP1170857A2 (fr) | 2002-01-09 |
| US6529052B2 (en) | 2003-03-04 |
| US20010054919A1 (en) | 2001-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002009593A (ja) | 周波数乗算回路を備える電子装置、周波数乗算回路および信号周波数を乗算する方法 | |
| EP1289125A2 (en) | Double balance mixer circuit and orthogonal demodulation circuit using the same | |
| JP2005521298A (ja) | デジタル位相変調（ｐｓｋ）信号をデジタル振幅変調（ａｓｋ）信号に変換するためのシステムとその方法 | |
| US8004342B2 (en) | Mixer with shorting switch | |
| TW201301746A (zh) | 混波器胞元、調變器及方法 | |
| JP2004088784A (ja) | 差動相補形ｃｍｏｓラッチおよび同一型式を使用したディジタル直交局部発振器 | |
| EP0695067A2 (en) | Modem with local oscillator phase correction | |
| JPH1022799A (ja) | 位相検出回路 | |
| JPH07170301A (ja) | 搬送波をベースバンド信号で変調する方法と装置 | |
| WO2002069499A2 (en) | Divide-by-three circuit | |
| JPH05211413A (ja) | 位相比較回路 | |
| US5736903A (en) | Carrier buffer having current-controlled tracking filter for spurious signal suppression | |
| JP6755093B2 (ja) | 無線送信装置及び無線送信方法 | |
| KR100274447B1 (ko) | 다중 위상 전압 제어 방식 및 이를 이용한 주파수 혼합기 구조 | |
| JP2606651B2 (ja) | ４相信号発生回路 | |
| JP6950043B2 (ja) | 無線送信装置及び無線送信方法 | |
| TWI542175B (zh) | 提高訊號增益之調變方法及其高增益調變裝置 | |
| JP2003283253A (ja) | Ｉｑ変復調回路 | |
| JPH07336217A (ja) | 信号処理回路 | |
| JPS59161157A (ja) | デジタル処理形位相変調回路 | |
| JPH07250113A (ja) | 搬送波発生回路 | |
| RU2255414C1 (ru) | Частотный модулятор с целочисленным индексом модуляции | |
| JP2003209463A (ja) | 周波数変換器およびそれを用いた周波数可変発振器およびそれらを用いた電子装置 | |
| JP2001217886A (ja) | 移相器 | |
| JPS5937756A (ja) | サブキヤリアｍｓｋ変調器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080414 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080522 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20081107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081202 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090121 |