JPS63131610A - 検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は光電スイッチ等の検出器の入力信号を２値化
することにより、検出物体の検出信号を出力する検出回
路に係り、特に入力信号にノイズが重畳されてもその影
響を除去し得る検出回路に関する。

〔従来の技術〕

従来技術を光電スイッチを例に採り、以下説明する。第
４図に示すように、発振回路１の出力パルスに同期して
投光素子２が発光する。このパルス光を受光して、受光
素子３に受光信号が発生する。この受光信号は増幅器４
で増幅された後、前記出力パルスに同期してスイッチ５
が閉じている間に伝達され、抵抗Ｒ１およびコンデンサ
Ｃ９からなる積分回路で積分される。この積分値が比較
器６の設定レベルを越えると、投光素子２がらのパルス
光を受光した旨の検出信号が出力される。

しかしこの技術では、光量の大きなパルス光が受光素子
３に入光すると、受光信号のピークが大きなレベルにな
る。すると比較器６の設定レベルに達する時間が速まり
、また光量が小さいとその逆になり、応答速度が受光量
の変化により変動し常時一定でないという問題点がある
。

この問題点を解決するために、次に述べる２つの技術が
提案されている。まず第１の技術は２つの比較器を設置
し、受光素子の受光信号を増幅した後、１番目の比較器
で一定レベル以上の受光信号のみを取り出す。この受光
信号を積分回路で積分し、これを２番目の比較器に入力
する。そして、この比較器の基準レベルを越えると検出
信号を出力する。

第２の技術は比較器で一定レベル以上の受光信号のみを
取り出した後、この受光パルス信号をカウンタ等を用い
て計数する。この場合に所定個数の受光パルス信号が連
続して来ない限り、検出信号を出力しないように構成す
る。

〔発明が解決しようとする問題点〕

ところが、これら２つの従来技術には以下に述べる問題
点がある。第１の技術は１番目の比較器である一定レベ
ル以上の受光信号を選別するが、この場合に外乱光等の
ノイズが重畳すると、上述の従来例と同様に応答速度の
不均一という問題点がなお残存する。またノイズの影密
により受光信号の欠落が生じたり、受光していないにも
拘わらず受光信号の出力が発生する。よって誤検出を招
来する。第２の技術にも第１の技術同様、ノイズの影響
による誤検出という問題点がある。

この発明は上記問題点に鑑みてなされたものであり、ノ
イズの影響下であっても正確な検出をなし得、誤動作を
生じることがない検出器に用いられる検出回路の提供を
目的とする。

〔問題点を解決するための手段〕

上記問題点を解決し、この目的を達成するための具体的
手段は、一定タイミングの入力信号を２値化する比較器
と、この比較器の出力信号を前記一定タイミングに同期
して順次記憶する記憶回路と、この記憶回路に記憶され
た所定個数の前記比較器の出力信号を設定された論理に
基づいて判断し検出信号を出力する相関演算回路を具備
したことである。　′ 〔作　　用〕 この発明は前述のような手段を採ったので、次のような
作用がもたらされる。光電スイッチ等の検出器のアナロ
グの入力信号は比較器で２値化され、発振回路の出力パ
ルスにより記憶回路で順次記憶される。相関演算回路は
、この記憶された所定個数の比較器の個々の２値化信号
の旧ＧＯ（以下“Ｈ”と言う）またはＬＯＷ　（以下“
Ｌ”と言う）の状態を常時検査する。そして予め設定さ
れた論理、例えば“Ｈ”の２値化信号が５０％以上であ
れば検出信号を出力する等の論理、に基づき判断し検出
信号の出力の要否を決定する。

〔実　施　例〕

この発明を光電スイッチの検出回路を例に採り、以下１
実施例に基づいて詳細に説明する。なお、従来例と同一
部分は同一記号を付しその説明を簡略化する。

まず、この発明の基本概念を第１図に基づいて説明する
。発振回路１の出力パルスは、記憶回路７の各々のＤ−
フリップフロップ（以下Ｄ−ＦＦと言う）のクロック端
子に入力される。記憶回路７は、任意のｎ個のＤ　−Ｆ
　Ｆ７１．７２．−、７（ｎ−１）。

７ｎが直列に接続された構成からなる。初段のＤ−ＦＦ
７１のＤ端子には、比較器６において一定レベルで選別
された“Ｈ”の２値化受光信号が入力される。Ｄ−ＦＦ
７１のＱ端子は、次段のＤ−ＦＦ７２のＤ端子および相
関演算回路８に接続されている。

また、Ｓ（セット）端子はモノマルチ回路１０を経由し
て、相関演算回路８のＱ端子、検出信号を外部機器に伝
達する端子１１、および比較器６に接続されている。さ
らに、Ｒ（リセット）端子はモノマルチ回路９を経由し
て、相関演算回路８のご端子およびＴ（テストビット）
端子に接続されている。記憶回路７においては、第２段
のＤ−ＦＦ７２から最終段のＤ−ＦＦ７ｎまで同様の接
続がなされている。

したがって、ｎ個のＤ−ＦＦのＱ出力信号が相関演算回
路８の入力データとなり、相関演算回路８においてＴ端
子入力とこの入力データとの相関が採られる。相関演算
回路８のＱ端子はこの相関による出力信号を、前述のよ
うに端子１１およびモノマルチ回路１０に伝達するとと
もに、比較器６に対してヒステリシスを付与している。

このような構成であるので検出物体が近接する等して、
受光素子３にパルス光の受光がなされ受光信号が発生す
ると、この受光信号は増幅器４で増幅された後、比較器
６で一定レベルを基準にして２値化される。この２値化
受光信号は発振回路１からの出力パルスに基づいて、記
憶回路７により記憶される。以後出力パルスに基づいて
、２値化受光信号は順次記憶回路７に記憶されて行く。

相関演算回路８は予め設定された論理により、常時記憶
回路７に記憶された２値化受光信号を検査する。ここで
仮に、相関演算回路８の入力データがｍ個（ｍａｎ）以
上Ｔ端子入力（Ｑ端子出力）と同一であるならば、検出
信号を出力するという論理を設定する。さすれば、相関
演算回路８は記憶回路７に記憶されたＴ端子入力（一端
子出力）と同一の入力データの個数を検査し、ｍ個との
多少を比較する。

そしてｍ個より多い場合には、相関演算回路８はＱ出力
信号を反転する。ここでは“Ｈ”に反転すると仮定する
。これを受けて端子１１は外部機器に検出信号を伝達す
る。またモノマルチ回路１０を経由して、記憶回路７の
各々のＤ−ＦＦのＳ端子に“Ｈ”の信号が伝達されるの
で、すべてのＤ−ＦＦがセットされそれまでの記憶が消
去される。

したがって、強制的に各々のＤ−ＦＦのＱ出力信号は“
Ｈ”になる。さらに、相関演算回路８の“Ｈ”のＱ出力
信号は比較器６に伝達され、比較器６にヒステリシスを
付与するように基準レベル（しきい値）を上昇させる。

この状態において、検出物体の離間等により受光素子３
からの受光信号が衰退して来ると、比較器６の２値化受
光信号が“し”に反転する。すると、記憶回路７に記憶
される２値化受光信号は“Ｌ“のものの数が多くなる。

そして記憶されている“Ｌ”の２値化受光信号の個数が
ｍ個を越えた場合には、相関演算回路８はＱ出力信号を
“Ｌ゛に、ζ出力信号を“Ｈ”に反転し、検出信号の出
力を停止する。これを受けて記憶回路７のすべてのＤ−
ＦＦはリセットされ、記憶が消去される。そして各々の
Ｄ−ＦＦのＱ出力信号は“し”に反転する。それととも
に相関演算回路８０Ｔ端子に、“Ｈ”の信号が入力され
る。また、相関演算回路８のＱ出力信号がＬ″になった
ので比較器６のヒステリシスが解除され、比較器６の基
準レベルが低減する。

以後同様に、セントあるいはリセットされ記憶が消去さ
れた後に新たに記憶回路７に記憶されるデータに基づき
、常時相関演算回路８がＴ端子（一端子出力）と同一の
入力データの個数を設定論理であるｍ個との多少の比較
をして、検出信号の出力の要否を判断する。なお、相関
演算回路８は論理回路、アナログ演算回路等を用いて構
成可能である。

次にこの発明に係る概念を明確化するために、より詳細
な１実施例に基づいて説明する。第２図に示すように、
概念図（第１図参照）と構成は同一である。主要な相違
点は、相関演算回路８がカウンタを用いて形成されてお
り、その構成を例示していることである。相関演算回路
８は、排他的論理和ゲート１２の出力側にＡＮＩ）ゲー
ト１３．１４が接続され、これらの出力側に９進のアッ
プ／ダウン・カウンタ１５が接続され、この出力側にＲ
Ｓフリップフロップ（以下Ｒ３−ＦＦと言う）１６が接
続された構成からなる。また記憶回路７は、１５段のＤ
−ＦＦが直列に接続された構成からなるシフトレジスタ
である。

以下この実施例の動作について説明する。第３図（ｎ）
に示すように、発振回路１から出力のタイミングがずれ
た３つの出力パルスＩ、ｎ、ＩＩＩが出力される。この
出力パルス■の“Ｈ”の時に投光素子２は発光する。同
図（１）に示すように、出力パルスＩの立ち上がりのタ
イミングで記憶回路７のＤ−ＦＦ７１は、比較器６の２
値化受光信号を記憶する。以後出力パルス■に基づき発
光がなされ、記憶回路７は出力パルスＩにより２値化受
光信号を順次記憶して行く。相関演算回路８は、記憶回
路７°の初段のＤ−ＦＦ７１および最終段のＤ−Ｆ　Ｆ
７１５の両Ｑ出力信号が合致しない場合に、同図（ＩＩ
Ｉ）に示すように、出力パルス■の立ち上がりのタイミ
ングで、排他的論理和ゲート１２の出力信号をゲートす
る。すなわち、初段のＤ−ＦＦ７１のＱ出力信号が”Ｈ
”で、最終段のＤ−ＦＦ７１５のＱ出力信号が”Ｌ”の
場合には、へＮＤゲート１３の出力信号は“Ｈ”になり
アップカウンタとして機能する。反対に、初段のＤ−Ｆ
Ｆ７１がＨ”で最終段のＤ−ＦＦ７１５が“Ｌ”の場合
には、ＡＮＤゲート１３の出力信号は”Ｌ”になりダウ
ンカウンタとして機能する。　　　゛ したがって、アップ／ダウン・カウンタ１５の計数値が
８になるとそのＱ、出力は“Ｈ”になり、Ｒ３−ＦＦ１
６をセットするとともに記憶回路７の各々のＤ−ＦＦも
セットする。それゆえ、Ｒ３−ＦＦ１６は受光している
旨の検出信号を端子１１に伝達する。また、初段のＤ−
ＦＦ７１および最終段のＤ　−Ｆ　Ｆ７１５のＱ出力信
号はいずれも“Ｈ”となる。

この状態において、比較器６の２値化受光信号が”Ｌ″
になると、アップ／ダウン・カウンタ１５はダウンカウ
ンタとして機能する。そして計数値がＯになるとそのＱ
０出力は“Ｈ”になり、Ｒ３−ＦＦ１６をリセットする
とともに記憶回路７の各々のＤ−ＦＦもリセットする。

それゆえ、Ｒ３−ＦＦ１６は受光していない旨の信号を
端子１１に伝達する。また、初段のＤ　−Ｆ　Ｆ７１お
よび最終段のＤ−Ｆ　Ｆ７１５のＱ出力信号はいずれも
“Ｌ”となる。

この状態において、比較器６の２値化受光信号がＨ”に
なると、アップ／ダウン・カウンタ１５はアップカウン
タとして機能する。以下前述のような動作がなされる。

なお、この実施例においては、１５段のシフトレジスタ
を用いて記憶回路７を構成するとともに相関演算回路８
を９進アツプ／ダウン・カウンタで構成したので、比較
器６の２値化受光信号が８個“Ｈ”であれば検出信号を
出力し、８個“Ｌ“であれば検出信号を出力しない。し
たがって、相関演算回路８の相関度はｍ／１４＝８／１
４となり、約５７．１％となる。

この実施例においては、この発明に係る検出回路を検出
器として光電スイッチに用いた場合を例に採ったが、他
の検出器でも良いことは言うまでもない。また、記憶回
路７および相関演算回路８の構成は同様の機能を有する
ものであるならば、どのようなもので構成しても構わな
い。

〔発明の効果〕

以上の説明から明らかなように、この発明は、一定タイ
ミングの入力信号を２値化する比較器と、この比較器の
出力信号を前記一定タイミングに同期して順次記憶する
記憶回路と、この記憶回路に記憶された所定個数の前記
比較器の出力信号を設定された論理に基づいて判断し検
出信号を出力する相関演算回路を具備したので、ノイズ
の影響により受光信号の欠落あるいは非受光時の受光信
号の発生が生じても、また増幅器の内部ノイズ等が無視
し得ない場合でも、所定個数の受光信号を検査するため
総体的に見てノイズの影響を軽減し得る。

また、記憶回路で記憶された受光信号を相関演算回路の
所定論理で判断するため、応答速度は受光信号のレベル
と無関係であり、常時路一定の速度を維持できる。さら
に、検出回路全体をデジタル回路で構成できるため、集
積回路化に適し検出回路の小型化を達成し得る。

【図面の簡単な説明】

第１図ないし第３図はこの発明に係る検出回路Φ説明図
であり、 第１図は概念図、 第２図は１実施例の回路図、 第３図はこの実施例の発振回路の出力パルスの波形図、 第４図は従来例の回路図である。 １・・・発振回路、６・・・比較器、７・・・記憶回路
、７１゜７２、　〜．７１５　、　〜．　７（ｎ−１）
、　７ｎ　　・Ｄフリップフロップ、８・・・相関演算
回路、１２・・・排他的論理和ゲート、１３．１４・・
・ＡＮＤゲート、１５・・・アップ／ダウン・カウンタ
、１６・・・ＲＳフリップフロップ。

Claims (3)

【特許請求の範囲】
1. （１）一定タイミングの入力信号を２値化する比較器と
   、 この比較器の出力信号を前記一定タイミングに同期して
   順次記憶する記憶回路と、 この記憶回路に記憶された所定個数の前記比較器の出力
   信号を設定された論理に基づいて判断し検出信号を出力
   する相関演算回路を具備することを特徴とする検出回路
   。
2. （２）検出信号を出力する際に、比較器にヒステリシス
   を付与するとともに記憶回路の記憶を消去する特許請求
   の範囲第１項記載の検出回路。
3. （３）記憶回路がシフトレジスタである特許請求の範囲
   第１項および第２項記載の検出回路。