JPS63131564A - Protective circuit for output - Google Patents

Protective circuit for output

Info

Publication number
JPS63131564A
JPS63131564A JP61277981A JP27798186A JPS63131564A JP S63131564 A JPS63131564 A JP S63131564A JP 61277981 A JP61277981 A JP 61277981A JP 27798186 A JP27798186 A JP 27798186A JP S63131564 A JPS63131564 A JP S63131564A
Authority
JP
Japan
Prior art keywords
diffusion layer
output
polysilicon
layer
diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61277981A
Other languages
Japanese (ja)
Inventor
Shozo Saito
齋藤 昇三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61277981A priority Critical patent/JPS63131564A/en
Publication of JPS63131564A publication Critical patent/JPS63131564A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices

Abstract

PURPOSE:To increase breakdown strength by static electricity by forming a contact section between a diffusion layer used as a source or a drain for an output transistor pair connected to an output pin and a metallic wiring layer in metal-polysilicon-diffusion layer and deepening a diffusion section under the contact section. CONSTITUTION:A contact section to a diffusion layer 13 on the output terminal side connected in common in an output transistor is shaped in laminated structure of a metallic wiring layer 16-a polysilicon layer 21-a diffusion layer 13. The contact of polysilicon and the diffusion layer is brought to ohmic connection by diffusing an impurity or implanting ions from the upper section of polysilicon. Consequently, a section just under the contact section can be formed in a diffusion region 131 deeper than the diffusion layer in other regions. Accordingly, an output protective circuit can be made to resist against static electricity, and the aluminum layer 16 is not connected directly to the diffusion layer 13, thus eliminating the trouble of the 'whisker' of aluminum.

Description

【発明の詳細な説明】 [発明の目的コ (産業上の利用分野) 本発明は半導体集積回路における出力保護回路に関する
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention (Field of Industrial Application) The present invention relates to an output protection circuit in a semiconductor integrated circuit.

−(従来の技術) 従来、MOS型の半導体集積回路において、静電気によ
る入出力ピンでの破壊という現象は大きな問題であった
。、特に入力ピンはインピーダンスが高いため、この問
題は顕著であシ、静電破壊に対する入力保護回路という
ものは以前よシ多く考察されておシ、比較的強力なもの
となっている。
- (Prior Art) Conventionally, in MOS type semiconductor integrated circuits, the phenomenon of destruction at input/output pins due to static electricity has been a big problem. This problem is especially noticeable because input pins have high impedance, and input protection circuits against electrostatic damage have been considered more frequently than before, and are relatively powerful.

ところが出力回路に対する保護に関しては、あまシ手が
加えられていないのが現状である。あったとしても出力
ピンと出力トランジスタの間に極めて小さな抵抗を入れ
る程度である。この理由としては、出力ピンは比較的大
きな拡散層(出力トランジスタのソース、ドレイン)に
接続されておシ、この拡散層よシ瞬間的に大きな電流を
流すことが可能であるためである。従ってこの電流能力
と出力保護抵抗によシ、比較的静電気による出力ビンの
破壊に対して強い構造となっていた。
However, the current situation is that nothing has been done to protect the output circuit. Even if there is one, it will only require an extremely small resistance between the output pin and the output transistor. The reason for this is that the output pin is connected to a relatively large diffusion layer (the source and drain of the output transistor), and a large current can momentarily flow through this diffusion layer. Therefore, due to this current capacity and output protection resistance, the structure is relatively strong against destruction of the output bin due to static electricity.

(発明が解決しようとする問題点) 出力回路は、接続されるインタフェース回路?直接駆動
するため大きな電流駆動能力が必要であシ、出力保護抵
抗と大きくして出力保護能力を向上させるということは
不可能である。特に最近は高速性能を必要とするデバイ
スでは、抵抗を極力小さくする必要がある。
(Problem to be solved by the invention) Is the output circuit an interface circuit to be connected? Direct driving requires a large current drive capability, and it is impossible to improve the output protection capability by increasing the output protection resistance. Particularly in modern devices that require high-speed performance, it is necessary to minimize resistance.

一方、高集積化されたVLSIデバイスでは、集積密度
を上げるためスケーリング(縮小)していく必要がある
。平面的にはこのような入出力回路に関してパターン的
な余裕を大きくとることで、高集積化による問題(例え
ば拡散層間隔が小さくなってパンチスルーが発生しヤす
くなる)を回避することができる。しかし垂直方向のス
ケーリングに関してはこの回避が困難である。例えば拡
散層のxj(深さ)が浅くなった場合、特にコンタクト
部の下でコンタクトの工、チング時シリコンの表面も工
、チングされ、よシ拡散層のXjが浅くなった場合、表
面の金属配線層からこの拡散層を通して基板に対して電
流(静電気による瞬間的な電流)を流しにくくなる。こ
れはコンタクト部での抵抗が高くなるためである。更に
この部分によシ高い電圧が印加され、電流を流そうとす
ると、この部分で破壊が生じるという問題が発生する。
On the other hand, highly integrated VLSI devices require scaling (reduction) in order to increase the integration density. From a two-dimensional perspective, it is possible to avoid problems caused by high integration (for example, the distance between diffusion layers becomes smaller, which increases the likelihood of punch-through) by allowing a large pattern allowance for such input/output circuits. . However, this is difficult to avoid when it comes to vertical scaling. For example, if the xj (depth) of the diffusion layer becomes shallow, the surface of the silicon will also be etched or etched during contact etching and etching, especially under the contact area, and if the xj (depth) of the diffusion layer becomes shallow, the surface It becomes difficult for current (instantaneous current due to static electricity) to flow from the metal wiring layer to the substrate through this diffusion layer. This is because the resistance at the contact portion increases. Furthermore, if a high voltage is applied to this part and an attempt is made to flow a current, there is a problem in that this part will be destroyed.

結果として、静電気による破壊耐圧が下がってしまうわ
けである。
As a result, the breakdown voltage due to static electricity is lowered.

第5図は典型的な出力回路の出力トランジスタの接続図
である。MOS )ランジスタTl、T2t−プ、シュ
ゾル接続し、トランジスタT1のソース端子とトランジ
スタT2のドレイン端子を共通接続し、出力保護抵抗1
1を介して外部の出力端子2に接続しである。トランジ
スタT1のドレイン端子は電源vecに接続し、トラン
ジスタT2のソース端子は接地Vllに接続しである。
FIG. 5 is a connection diagram of output transistors of a typical output circuit. MOS) Transistors Tl and T2 are connected in series, the source terminal of the transistor T1 and the drain terminal of the transistor T2 are commonly connected, and the output protection resistor 1 is connected.
1 to an external output terminal 2. The drain terminal of the transistor T1 is connected to the power supply vec, and the source terminal of the transistor T2 is connected to the ground Vll.

第6図は従来から使用されている出力トランジスタ(T
IまたはTI)の断面図であシ、ノ1は一導電型基板、
12はソースまたはドレインとなる反対導電型拡散層、
13はドレインまたはソースとなる反対導電型拡散層、
14はポリシリコンよシなるダート電極、15は電源(
■ecまたはVsa)へ接続される拡散層12の電極(
例えばアルミニウム)、16は出力端子へ接続される拡
散層13の電極である。この構成の特徴は、ドレイン、
ソースとなる拡散層には、出力端子、電源となる金属配
線(例えばアルミニウム)から直接コンタクトがとられ
ていることである。この場合の問題は、コンタクト部の
下の拡散層(12まfcは13)に強電界が印加される
と破壊されやすくなる。またアルミニウムと直接拡散層
にコンタクトをとると、拡散層中にアルミニウムの“ヒ
ダが入シこむことがらシ、この場合も強電界により破壊
されやすくなる。
Figure 6 shows the conventionally used output transistor (T
I or TI), No. 1 is a one-conductivity type substrate,
12 is an opposite conductivity type diffusion layer that becomes a source or drain;
13 is an opposite conductivity type diffusion layer which becomes a drain or source;
14 is a dirt electrode made of polysilicon, 15 is a power supply (
■The electrode of the diffusion layer 12 connected to (ec or Vsa)
For example, aluminum), 16 is an electrode of the diffusion layer 13 connected to the output terminal. The features of this configuration are the drain,
The diffusion layer that serves as the source is directly contacted by the output terminal and the metal wiring (for example, aluminum) that serves as the power source. The problem in this case is that if a strong electric field is applied to the diffusion layer (12 or 13 for fc) under the contact portion, it is likely to be destroyed. Furthermore, if aluminum is brought into direct contact with the diffusion layer, folds of the aluminum tend to be introduced into the diffusion layer, and in this case too, it is likely to be destroyed by a strong electric field.

本発明は上記来情に鑑みてなされたもので、半導体集積
回路の信号出力回路において、静電気に対して強い出力
保護回路を提供しようとするものである。
The present invention has been made in view of the above-mentioned circumstances, and it is an object of the present invention to provide an output protection circuit that is resistant to static electricity in a signal output circuit of a semiconductor integrated circuit.

[発明の構成] (問題点を解決するための手段と作用)本発明は、出力
ピンに接続される出力トランジスタ対のソースまたはド
レインとする拡散層と金属配線層とのコンタクト部を、
金属−ポリシリコン−拡散層という構造とし、かつコン
タクト部下の拡散層を深くすることによシ、静電気に、
よる破壊耐圧を向上させたものである。
[Structure of the Invention] (Means and Effects for Solving the Problems) The present invention provides a contact portion between a diffusion layer and a metal wiring layer that serves as a source or drain of a pair of output transistors connected to an output pin.
By using a metal-polysilicon-diffusion layer structure and making the diffusion layer deep under the contact, static electricity can be reduced.
It has improved breakdown voltage.

(実施例) 以下図面を参照して本発明の詳細な説明する。第1図は
第1実施例の出力トランジスタ部の断面図であるが、こ
れは前記第6図のものと対応させた場合の例であるから
、対応個所には同一符号を付して説明を省略し、特徴と
する点の説明を行なう。本笑施例の特徴は、出力トラン
ジスタの共通接続されている出力端子側の拡散層13へ
のコンタクト部を、金属配線層(例えばアルミニウム)
16−ポリシリコン層21−拡散層13という積層構造
にしていることである。
(Example) The present invention will be described in detail below with reference to the drawings. FIG. 1 is a cross-sectional view of the output transistor section of the first embodiment, but since this is an example corresponding to that in FIG. 6, corresponding parts will be given the same reference numerals and explained. This will be omitted, and the main points will be explained. The feature of this embodiment is that the contact portion to the diffusion layer 13 on the output terminal side to which the output transistors are commonly connected is made of a metal wiring layer (for example, aluminum).
16-polysilicon layer 21-diffusion layer 13.

ポリシリコンと拡散層とのコンタクトは、通称パリード
コンタクトと呼ばれている構造であり、ポリシリコンの
上よシネ細物拡散またはイオン注入することにより、ポ
リシリコンと拡散層との間をオーミック接続するもので
ある。この構造にすることによシ、コンタクト部の直下
は他の領域の拡散層に比較して深い拡散層131とする
ことが可能となシ、静電気による強電界に対して強くす
ることができる。またアルミニウム層16が拡散層13
に直接接続されないため、前記アルミニウムの“ヒゲの
問題を除去することができる。
The contact between polysilicon and the diffusion layer has a structure commonly called a pared contact, and an ohmic connection is made between the polysilicon and the diffusion layer by diffusing a thin film or implanting ions onto the polysilicon. It is something to do. By adopting this structure, it is possible to form the diffusion layer 131 deeper than the diffusion layers in other regions directly under the contact portion, and it can be made strong against strong electric fields caused by static electricity. Also, the aluminum layer 16 is the diffusion layer 13
Since it is not directly connected to the aluminum, the above-mentioned "whiskers" problem of aluminum can be eliminated.

第2図は第1図の構造の特徴を、電源、接地側のコンタ
クトにも適用した第2実施例である。これは金属配線1
6に接続される出力端子側に静電気による強電界が印加
され、多量の電流が基板11側に注入された場合、この
電流を電源または接地線15側に吸収する必要がある。
FIG. 2 shows a second embodiment in which the features of the structure shown in FIG. 1 are applied to contacts on the power and ground sides. This is metal wiring 1
When a strong electric field due to static electricity is applied to the output terminal side connected to the power source 6 and a large amount of current is injected to the substrate 11 side, this current needs to be absorbed by the power supply or ground line 15 side.

その際、金属配線15と拡散層12とのコンタクト部が
破壊されやすいため、これらの間にポリシリコン層22
を介挿し、拡散層の深い部分121 を設け、上記問題
を防止する。
At that time, since the contact portion between the metal wiring 15 and the diffusion layer 12 is easily destroyed, a polysilicon layer 22 is placed between them.
The above problem is prevented by inserting a deep diffusion layer 121.

第3図は第3実施例である。即ち第1図、第2図の実施
例では、ダート電極14として使用したポリシリコ/と
コンタクト部に使用したポリシリコン層2ノは同一のも
のを使用したが、その場合e−ト電極14とコンタクト
部を近づけることが困難であシ、比較的大きな面積を必
要とする。この問題を解決するため、r−上電極14に
は第1のポリシリコンを使用しかつコンタクト部には第
2のポリシリコン層31を使用しくつまり2層構造とす
ること)1、ポリシリコン層14と31を重複させられ
る構造として、ダート電極とコンタクト部を近づけるこ
とが可能な構造としたものである。この時第2のポリシ
リコン層31としてポリサイドのような低抵抗の配線材
料を使用することによシ、出力トランジスタのソース、
ドレイン部の低抵抗化も同時に行なえる。
FIG. 3 shows a third embodiment. That is, in the embodiments shown in FIGS. 1 and 2, the polysilicon layer 2 used as the dart electrode 14 and the polysilicon layer 2 used as the contact portion are the same. It is difficult to bring the parts close together and requires a relatively large area. In order to solve this problem, the first polysilicon layer is used for the r-upper electrode 14, and the second polysilicon layer 31 is used for the contact part (i.e., a two-layer structure) 1. Polysilicon layer The structure allows 14 and 31 to overlap, so that the dart electrode and the contact portion can be brought close to each other. At this time, by using a low resistance wiring material such as polycide as the second polysilicon layer 31, the source of the output transistor,
At the same time, the resistance of the drain portion can be reduced.

第4図は第2図の場合と同様に、第3図で説明した構造
を電源、接地側のコンタクトに適用した第4実施例であ
F)、31.32は介挿した第2のポリシリコン層、1
21*131は拡散層の深い部分である。
FIG. 4 shows a fourth embodiment in which the structure explained in FIG. 3 is applied to the power supply and ground side contacts, as in the case of FIG. silicon layer, 1
21*131 is the deep part of the diffusion layer.

[発明の効果] 以上説明した如く本発明によれば、出力トランジスタの
ソース、ドレインを構成する拡散層へのコンタクト部と
1金属配線層−ポリシリコン層−拡散層とし、かつコン
タクト部直下の拡散層が深くしたため、静電気による強
電界に対して強くすることが可能となる。また金属配線
特にアルミニウムが拡散層と接続されないため、アルミ
ニウムの“ヒダの問題を完全に除去できるものである。
[Effects of the Invention] As explained above, according to the present invention, the contact portion to the diffusion layer constituting the source and drain of the output transistor and one metal wiring layer-polysilicon layer-diffusion layer, and the diffusion layer immediately below the contact portion. Since the layer is deep, it can be strengthened against strong electric fields caused by static electricity. Furthermore, since the metal wiring, especially aluminum, is not connected to the diffusion layer, the problem of aluminum "folds" can be completely eliminated.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図ないし第4図は本発明の各実施例を説明するため
のトランジスタ部の断面図、第5図は出力回路図、第6
図は同回路の出力トランジスタの断面図である。 11・・・基板、12.13・・・拡散層、121 。 131・・・拡散層の深い部分、14・・・f−)電極
、15.16・・・金属配線層、21,22,31゜3
2・・・ポリシリコン層。 SS 第50 第6図
1 to 4 are cross-sectional views of a transistor section for explaining each embodiment of the present invention, FIG. 5 is an output circuit diagram, and FIG.
The figure is a cross-sectional view of the output transistor of the same circuit. 11...Substrate, 12.13...Diffusion layer, 121. 131...Deep part of diffusion layer, 14...f-) electrode, 15.16...Metal wiring layer, 21, 22, 31°3
2...Polysilicon layer. SS 50 Figure 6

Claims (3)

【特許請求の範囲】[Claims] (1)半導体集積回路の出力部において前記集積回路の
外部導出用出力ピンに接続される出力トランジスタ対の
ソース、ドレインを共通接続している出力端子の拡散層
と金属配線層とのコンタクト部を、金属−ポリシリコン
−拡散層という構造としかつ前記コンタクト部の直下の
前記拡散層をそのまわりの前記拡散層より深くしたこと
を特徴とする出力保護回路。
(1) In the output section of a semiconductor integrated circuit, a contact portion between a diffusion layer and a metal wiring layer of an output terminal that commonly connects the sources and drains of a pair of output transistors connected to an output pin for external output of the integrated circuit. . An output protection circuit characterized in that it has a metal-polysilicon-diffusion layer structure, and the diffusion layer directly under the contact portion is deeper than the surrounding diffusion layers.
(2)前記出力トランジスタの電源側または接地側の拡
散層と金属配線層とのコンタクト部をいっしょに金属−
ポリシリコン−拡散層という構造としたことを特徴とす
る特許請求の範囲第1項に記載の出力保護回路。
(2) The contact portion between the diffusion layer and the metal wiring layer on the power supply side or ground side of the output transistor is connected to the metal wiring layer.
The output protection circuit according to claim 1, characterized in that it has a structure of polysilicon-diffusion layer.
(3)前記ポリシリコンとして、ゲート配線用の第1の
ポリシリコンとは別の第2のポリシリコンを使用したこ
とを特徴とする特許請求の範囲第1項または第2項に記
載の出力保護回路。
(3) Output protection according to claim 1 or 2, wherein a second polysilicon different from the first polysilicon for gate wiring is used as the polysilicon. circuit.
JP61277981A 1986-11-21 1986-11-21 Protective circuit for output Pending JPS63131564A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61277981A JPS63131564A (en) 1986-11-21 1986-11-21 Protective circuit for output

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61277981A JPS63131564A (en) 1986-11-21 1986-11-21 Protective circuit for output

Publications (1)

Publication Number Publication Date
JPS63131564A true JPS63131564A (en) 1988-06-03

Family

ID=17590963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61277981A Pending JPS63131564A (en) 1986-11-21 1986-11-21 Protective circuit for output

Country Status (1)

Country Link
JP (1) JPS63131564A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031804A (en) * 2002-06-27 2004-01-29 Sanyo Electric Co Ltd Semiconductor device and its manufacturing method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56112756A (en) * 1980-02-08 1981-09-05 Nec Corp Manufacture of complementary insulating gate field effect semiconductor device
JPS58183A (en) * 1981-06-25 1983-01-05 Seiko Epson Corp Manufacturing method for semiconductor device
JPS60126869A (en) * 1983-12-13 1985-07-06 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56112756A (en) * 1980-02-08 1981-09-05 Nec Corp Manufacture of complementary insulating gate field effect semiconductor device
JPS58183A (en) * 1981-06-25 1983-01-05 Seiko Epson Corp Manufacturing method for semiconductor device
JPS60126869A (en) * 1983-12-13 1985-07-06 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031804A (en) * 2002-06-27 2004-01-29 Sanyo Electric Co Ltd Semiconductor device and its manufacturing method
JP4677166B2 (en) * 2002-06-27 2011-04-27 三洋電機株式会社 Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
CA1242532A (en) Input protection arrangement for vlsi intergrated circuit devices
US5621234A (en) Vertical semiconductor device with breakdown voltage improvement region
JP3161508B2 (en) Semiconductor device
JP3417013B2 (en) Insulated gate bipolar transistor
JPH0324791B2 (en)
US5545572A (en) Method for fabricating electrostatic discharge protecting transistor
US5097310A (en) Complementary semiconductor device having improved device isolating region
JP3516565B2 (en) Transistor for electrostatic protection circuit and method of manufacturing the same
JP4615229B2 (en) Semiconductor device
US4520382A (en) Semiconductor integrated circuit with inversion preventing electrode
JPS63131564A (en) Protective circuit for output
JPS63244874A (en) Input protective circuit
JP3366480B2 (en) Semiconductor chip
JPH01185974A (en) Mis-fet
JPS62126663A (en) Input protecting circuit
JP2785792B2 (en) Power semiconductor device
JPH07147384A (en) Semiconductor device
JP2949769B2 (en) Semiconductor input protection device
JPS62279675A (en) Protective circuit for semiconductor integrated circuit
JPH0748552B2 (en) Semiconductor device
JP3119914B2 (en) Semiconductor device
JPH09219521A (en) Semiconductor device
JPS6327044A (en) Semiconductor device
JPS62242366A (en) Semiconductor device
JPH02284433A (en) Compound semiconductor device