JPS63129622A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 電子線描画法の際電子がレジスト層に滞電することを防
止するために下層にクロロメチル化ポリスチレンを用い
る。

〔産業上の利用分野〕

本発明は半導体装置の製造方法に係り、より詳しく述べ
ると、電子線描画法を用いたレジストのバターニング方
法に関する。

〔従来の技術〕

レジストの電子線描画法は電子線感光性層に電子線で描
画して露光し、それを現像してレジストパターンを形成
する手法であり、基本的にはフォトレジスタのパターニ
ングと同一であるが、光ではなく電子線を用いて露光す
るので微細パターンの露光が可能であるという特徴を存
している。

〔発明が解決しようとする問題点〕

しかしながら、電子線露光は光による露光のように一括
露光ではなく、電子線を走査して露光する必要があるた
め、処理速度が遅いほかに、広い露光面積を１００μｍ
０程度の小区画（サブフィールド）に分割し、その小区
画内の露光を終えた後火の小区画の露光を行なうという
ようにして小区画間を移動して最終的に全体の露光を行
なっている。そのため、小区画内でパターンが歪むのみ
ならず、さらに隣接する小区画間で電子線の描画位置が
太き（ズレる（不整合が生ずる）おそれがある。特に、
多層レジストプロセスで電子線感光層あるいは中間層、
下層が厚くなると、前に走査された電子によって感光層
、中間層、下層中に滞電し、隣の小区画の描画の際に走
査中の電子線をゆがめるという不都合が生ずる。

〔問題点を解決するための手段〕

本発明は、上記問題点を解決するために、電子線感光層
の下方にクロロメチル化ポリスチレン層を形成する。こ
の下層クロロメチル化ポリスチレンが、フォトレジスト
やポリイミドに比べて、電子線描画の際の滞電増加を防
止する。その機構は、おそらく、 の反応によって電子がポリマー中に取り込まれることに
よると考えられる。（塩素がとれたメチレン基は他のポ
リマーと反応して橋かけを形成すると考えられる。） クロロメチル化ポリスチレンのクロルメチル化率（上記
式中ｎ　／　（ｍ＋ｎ）　）が高いほど滞電防止効果は
大きい。本発明の目的からはこのクロロメチル化率が５
０％以上であることが望ましい。

本発明では、多層レジストプロセスで上層のＳｉ含有の
電子線感光層を電子線描画法でパターニングした後、そ
のパターンを下層のクロロメチル化ポリスチレンに酸素
反応性イオンエツチング（Ｏｘ　ＲＩＥ　、　Ｒｅａｃ
ｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ）転写するので、解
像度は電子線感光層の厚みで決まることになり、電子線
感光層とクロロメチル化ポリスチレン層からなる全体の
レジスト層の厚さは大きくても、高い解像度を達成する
ことができる。

また、厚いクロルメチル化ポリスチレン層をパターニン
グする上で、必要に応じて、電子線感光層とクロメチル
化ポリスチレン層の間に低温成長のアモルファスシリコ
ンあるいは塗布有機ガラス（ＳＯＧ；５ｐｉｎ　ｏｎ　
ｇｌａｓｓ）からなる中間層を介在させる三層構造にも
適用できる。これらの中間層は上層のパターンを転写し
た後下層パターニング（０２ＲＩＢ）の際のストッパー
マスクとして働くものである。

〔実施例〕

第１図を参照すると、アルミニウム基板１上にクロルメ
チル化ポリスチレン層（クロロメチル化率５０％）２を
約２μｍの厚みに形成し、その上に低温ＣＶＤ法でアモ
ルファスシリコン層３を約０．１μｍの厚みに形成し、
さらにその上に電子線感光性レジスト層（ＰＭ？ＩＳ、
ＣＭＳ−ＥＸ、０ＥＢＲ−１００）　　４を０．８〜１
．０μｍの厚みに形成した。

電子線露光装置を用いて、露光面（ｍａｉｎ　ｆｉｅｌ
ｄ）を１０２．４μｍ０の小区Ｍ　（ｓｕｂｆ　ｆｅｌ
ｄ）に分割し１．電磁偏光及び静電偏向を用いて電子線
を走査し描画した。こうして電子線露光後、電子線感光
性レジスト層４を現像し、焼付け、第１図Ａの如くパタ
ーニングした。

次いで、電子線感光性レジスト層４のパターンをマスク
としてフレオン系ガスを用いて中間層３を選択的にエツ
チングした後、電子線感光性レジストＭ４と中間層３の
２層パターンをマスクとしてＯ□ＲＩＢエツチングによ
りクロロメチル化ポリスチレン層２を選択的にエツチン
グし、パターニングした。　０ｔＲＩＥエツチングによ
り電子線感光性レジスト層４もエツチングされるが、中
間層３のアモルファスシリコンがストッパーとして働く
。

こうして得られたパターンの小区画間のバターンのズレ
は０．１μｍ以下であった。上記実施例において中間層
３としてアモルファスシリコンの代りに有機ガラスをス
ピンコードし、焼付けたガラスを用いた場合にも、全く
同様の成果が得られた。

なお、比較のために、上記実施例において下層２として
クロロメチル化ポリスチレンの代りにフォトレジスト（
ＯＦＰＲ８００、ＮＰＲ８２０）を用いて同様の実験を
行なったところ、小区画間のパターンのズレは約０．６
〜０．７μｍであった。

また、上記実施例と同様にして、但し、クロロメチル化
ポリスチレンのクロロメチル化率をいろいろに代えて実
験したところ、小区画間のパターンのズレ量は第２図に
示す如くであった。

また、上記実施例と同様に、但し、中間層３を形成しな
いで、そしてクロロメチル化ポリスチレン層２のバター
ニングをシリコン含有の電子１５光レジストをマスクと
して酸素反応性イオンエツチングにより行なった。バタ
ーニング後、パターンの全体の厚みは約２μｍ１小区画
間のパターンのズレは０．１μｍ以下であった。

〔発明の効果〕

本発明によれば、電子線描画法においてレジスト層の厚
みを大きくしてもレジスト層の滞電増加を防止してパタ
ーンの歪（不整合）を防止することができる。

【図面の簡単な説明】

第１図Ａ、Ｂは実施例のバターニングの主要工程におけ
る半導体装置の側断面図、 第２図はクロロメチル化ポリスチレンのクロロメチル化
率に関するパターンのズレ量を表わすグラフ図である。 １・・・アルミニウム基板、 ２・・・クロロメチル化ポリスチレン層、３・・・中間
層、　　　　　４・・・電子線感想層。

Claims (1)

1. 【特許請求の範囲】 １、基板上にクロロメチル化ポリスチレン層を形成し、
   その上に電子線感光層を形成し、該電子感光層を電子線
   露光してパターニングし、該パターニングされた電子線
   感光層をマスクに上記クロロメチル化ポリスチレン層を
   パターニングする工程を含むことを特徴とする半導体装
   置の製造方法。 ２、前記クロロメチル化ポリスチレン層と前記電子線感
   光層の間に中間層を形成し、前記電子線感光層のパター
   ンを一旦該中間層に転写した後、更に前記クロロメチル
   化ポリスチレン層をパターニングする特許請求の範囲第
   １項記載の方法。