JPS63129441A - 仮想記憶管理装置 - Google Patents
仮想記憶管理装置Info
- Publication number
- JPS63129441A JPS63129441A JP61277148A JP27714886A JPS63129441A JP S63129441 A JPS63129441 A JP S63129441A JP 61277148 A JP61277148 A JP 61277148A JP 27714886 A JP27714886 A JP 27714886A JP S63129441 A JPS63129441 A JP S63129441A
- Authority
- JP
- Japan
- Prior art keywords
- storage
- real
- memory
- shift register
- record
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007726 management method Methods 0.000 description 16
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置において、複数の記憶装置を階層
的に結合し、これを一つの記憶装置であるかのようにみ
せる仮想記憶システムの仮想記憶管理装置に関するもの
である。
的に結合し、これを一つの記憶装置であるかのようにみ
せる仮想記憶システムの仮想記憶管理装置に関するもの
である。
第2図は仮想化された階層記憶システムの構成を示して
いる。第2図において、このシステムに対する記憶の参
照/更新を要求する装置側に直結されている記憶装置1
を一次記憶装置と呼び、以下そのように称する。また、
−次記憶装置を介して記憶の参照/更新を要求する装置
側に結合されている記憶装置2を二次記憶装置と呼び、
以下そのように称する。
いる。第2図において、このシステムに対する記憶の参
照/更新を要求する装置側に直結されている記憶装置1
を一次記憶装置と呼び、以下そのように称する。また、
−次記憶装置を介して記憶の参照/更新を要求する装置
側に結合されている記憶装置2を二次記憶装置と呼び、
以下そのように称する。
従来、仮想化された階層記憶システムを構成す際、−次
記憶装置に配置する実記憶単位の集合を決定するための
情報を収集するために、−次記憶装置の配置記憶単位枠
に対して参照、更新各々に1ピツl〜の情報保持回路を
設けていた(以下、それぞれ参照ビット、更新ビットと
呼ぶ)。参照ビット、更新ビットのペアは一次記憶装置
の記憶単位枠すべてに用意される場合と、記憶単位枠の
部分集合に対して用意し、どの−次記憶装置上の実記憶
単位に対して参照/更新を記録、保持するかをさらに別
制御する場合がある。ある参照ビットは、これに対応づ
けられている実記憶単位に参照/更新が発生した際にセ
ットされる。同様にある更新ピッl〜は、これに対応づ
けられている実記憶単位に更新が発生した際にセットさ
れる。さらに、参照ビットは一定時間間隔τごとにクリ
アされる。
記憶装置に配置する実記憶単位の集合を決定するための
情報を収集するために、−次記憶装置の配置記憶単位枠
に対して参照、更新各々に1ピツl〜の情報保持回路を
設けていた(以下、それぞれ参照ビット、更新ビットと
呼ぶ)。参照ビット、更新ビットのペアは一次記憶装置
の記憶単位枠すべてに用意される場合と、記憶単位枠の
部分集合に対して用意し、どの−次記憶装置上の実記憶
単位に対して参照/更新を記録、保持するかをさらに別
制御する場合がある。ある参照ビットは、これに対応づ
けられている実記憶単位に参照/更新が発生した際にセ
ットされる。同様にある更新ピッl〜は、これに対応づ
けられている実記憶単位に更新が発生した際にセットさ
れる。さらに、参照ビットは一定時間間隔τごとにクリ
アされる。
これにより一次記憶装置に配置されている各実記憶ペー
ジ々に対し、更新が発生しているかどうか、および最近
のτ時間内に参照があったかどうかの記録が保存される
。
ジ々に対し、更新が発生しているかどうか、および最近
のτ時間内に参照があったかどうかの記録が保存される
。
上記、従来の実記憶単位に対する参照/更新状況を記録
、保持する装置は、−次記憶装置として半導体記憶装置
、二次記憶装置として磁気ディスク装置を使用する仮想
化された階層記憶システムに多くの実施例をもつが、近
年、−次記憶装置、二次記憶装置ともに半導体記憶装置
を用いることが可能になってきている。
、保持する装置は、−次記憶装置として半導体記憶装置
、二次記憶装置として磁気ディスク装置を使用する仮想
化された階層記憶システムに多くの実施例をもつが、近
年、−次記憶装置、二次記憶装置ともに半導体記憶装置
を用いることが可能になってきている。
一次記憶装置と二次記憶装置の間で単位時間に配置を替
えることができる実記憶単位枠数は、主に二次記憶装置
の性能に依存し、このことは反対に、−次、二次記憶装
置に配置する実記憶単位を決定する記憶管理方式に影響
を与える。すなわち、従来の磁気ディスク装置を二次記
憶装置として使用するシステムでは、最も最近参照され
ていない実記憶単位を二次記憶装置に配置しようとする
゛最近最も参照されていない方式°“、最も使用された
回数が少ない実記憶単位を二次記憶装置に配置しようと
する°′最も使用された回数が少ない方式゛′、最も古
く一次記憶装置に配置された実記憶単位を二次記憶装置
に配置しようとする′° “先入れ一先だし方式゛等の
管理方式から何れか1つ、もしくは折衷案的な方式を実
現するために、実記憶単位に対する参照/更新状況を記
録、保持する装置を備えていれば十分であったが、二次
記憶装置として半導体記憶装置を用いる場合には、各種
の記憶管理方式を記憶空間の属性に応じて効果的に実施
する必要があり、従来の実記憶単位に対する参照/′更
新状況を記録、保持する装置では、これを行うことが困
難な状況にあった。
えることができる実記憶単位枠数は、主に二次記憶装置
の性能に依存し、このことは反対に、−次、二次記憶装
置に配置する実記憶単位を決定する記憶管理方式に影響
を与える。すなわち、従来の磁気ディスク装置を二次記
憶装置として使用するシステムでは、最も最近参照され
ていない実記憶単位を二次記憶装置に配置しようとする
゛最近最も参照されていない方式°“、最も使用された
回数が少ない実記憶単位を二次記憶装置に配置しようと
する°′最も使用された回数が少ない方式゛′、最も古
く一次記憶装置に配置された実記憶単位を二次記憶装置
に配置しようとする′° “先入れ一先だし方式゛等の
管理方式から何れか1つ、もしくは折衷案的な方式を実
現するために、実記憶単位に対する参照/更新状況を記
録、保持する装置を備えていれば十分であったが、二次
記憶装置として半導体記憶装置を用いる場合には、各種
の記憶管理方式を記憶空間の属性に応じて効果的に実施
する必要があり、従来の実記憶単位に対する参照/′更
新状況を記録、保持する装置では、これを行うことが困
難な状況にあった。
本発明の仮想記憶管理装置は、複数の記憶装置を階層的
に結合して成る仮想記憶システムにおける一次記憶装置
内の実記憶ページに参照があったことを記録する第1の
記録手段と、一次記憶装置内の実記憶ページに書き込み
があったことを記録する第2の記録手段を有する仮想記
憶管理装置において、前記第1の記録手段が断続的な履
歴形式で参照記録をとるシフト・レジスタより成り、前
記シフト・レジスタの出力を解析し、前記記憶装置の管
理を行う記憶管理手段とを含む。
に結合して成る仮想記憶システムにおける一次記憶装置
内の実記憶ページに参照があったことを記録する第1の
記録手段と、一次記憶装置内の実記憶ページに書き込み
があったことを記録する第2の記録手段を有する仮想記
憶管理装置において、前記第1の記録手段が断続的な履
歴形式で参照記録をとるシフト・レジスタより成り、前
記シフト・レジスタの出力を解析し、前記記憶装置の管
理を行う記憶管理手段とを含む。
第1図は、本発明の仮想記憶管理装置の一実施例を示す
ブロック図であり、実記憶単位に対する参照/更新状況
を記録、保持する装置を示している。同図において、4
は入力であって参照/更新の要求がなされる場合に用い
られる実記憶単位につけられた名前が入力される。この
名前としては一次記憶装置が主記憶の場合、論理アドレ
スもしくは物理アドレスの、ページ・アドレス部を用い
ることができる。5は更新ビットである。6は参照を記
録、保持するシフト・レジスタである。7は1ビツトの
補助的な情報保持回路であって、シフト・レジスタをシ
フトさせた際に発生するキャリーが1の場合にセットさ
れる。8は、前記5゜6.7から成り、一つの実記憶単
位枠の参照/更新状況を記録、保持する実記憶単位参照
/更新記録保持レコード(以下レコードとする)である
。
ブロック図であり、実記憶単位に対する参照/更新状況
を記録、保持する装置を示している。同図において、4
は入力であって参照/更新の要求がなされる場合に用い
られる実記憶単位につけられた名前が入力される。この
名前としては一次記憶装置が主記憶の場合、論理アドレ
スもしくは物理アドレスの、ページ・アドレス部を用い
ることができる。5は更新ビットである。6は参照を記
録、保持するシフト・レジスタである。7は1ビツトの
補助的な情報保持回路であって、シフト・レジスタをシ
フトさせた際に発生するキャリーが1の場合にセットさ
れる。8は、前記5゜6.7から成り、一つの実記憶単
位枠の参照/更新状況を記録、保持する実記憶単位参照
/更新記録保持レコード(以下レコードとする)である
。
9は実記憶参照/更新記録保持部であり複数のレコード
8から構成される。レコード8の個数は、管理対象であ
る上位レベルの記憶装置がそなえる記憶単位枠の数と等
しい、もしくはそれ以下である。10は入力4に与えら
れた名前に対するデコーダであり、4の入力をデコード
し、実記憶参照/更新記録保持部9を構成するレコード
8の集合の中から一つを選択する。11は補助的な出力
であって、レコード8の集合から選択できない場合の信
号線である。なお、出力11は、レコード8の個数が一
次記憶装置が備える記憶単位枠の個数と等しい場合、不
用である。12は更新ビット、シフト・レジスタ、キャ
リー等の読みだし/書き込みパスであり、13はこの読
み出し/書き込みパスを制御し、また読みだした更新ビ
ット、シフト・レジスタ、キャリーを解析、記憶管理を
制御する装置である。
8から構成される。レコード8の個数は、管理対象であ
る上位レベルの記憶装置がそなえる記憶単位枠の数と等
しい、もしくはそれ以下である。10は入力4に与えら
れた名前に対するデコーダであり、4の入力をデコード
し、実記憶参照/更新記録保持部9を構成するレコード
8の集合の中から一つを選択する。11は補助的な出力
であって、レコード8の集合から選択できない場合の信
号線である。なお、出力11は、レコード8の個数が一
次記憶装置が備える記憶単位枠の個数と等しい場合、不
用である。12は更新ビット、シフト・レジスタ、キャ
リー等の読みだし/書き込みパスであり、13はこの読
み出し/書き込みパスを制御し、また読みだした更新ビ
ット、シフト・レジスタ、キャリーを解析、記憶管理を
制御する装置である。
仮想化された階層記憶システムに対して、記憶の参照/
更新が要求される度に入力4が与えられる。デコーダ1
1は、入力として与えられた実記憶単位の゛名前に対し
参照/更新の記録を保持しているレコード8を選択する
。この過程は、実記憶単位参照/更新記録保持部9を構
成するレコード8の集合の数が管理対象である上位レベ
ル記憶装置のそなえる記憶単位枠数に等しい場合は単な
るアドレス選択線により選択される。この場合は入力に
対応するレコード8は必ず存在し、ミス・ヒツトするこ
とはない。前記以外の場合は、高速アドレス変換機構も
しくは連想メモリを用いて対応するレコード8を選択す
る。選択が失敗におわりた場合、出力11によりこのこ
とを通知し、高速アドレス変換機構もしくは連想メモリ
の更新とレコード8の更新が行なわれる。この過程は、
ラフl−ウェアにより実現され、かつその内容は周知で
ある。以下、選択に成功した場合について説明する。
更新が要求される度に入力4が与えられる。デコーダ1
1は、入力として与えられた実記憶単位の゛名前に対し
参照/更新の記録を保持しているレコード8を選択する
。この過程は、実記憶単位参照/更新記録保持部9を構
成するレコード8の集合の数が管理対象である上位レベ
ル記憶装置のそなえる記憶単位枠数に等しい場合は単な
るアドレス選択線により選択される。この場合は入力に
対応するレコード8は必ず存在し、ミス・ヒツトするこ
とはない。前記以外の場合は、高速アドレス変換機構も
しくは連想メモリを用いて対応するレコード8を選択す
る。選択が失敗におわりた場合、出力11によりこのこ
とを通知し、高速アドレス変換機構もしくは連想メモリ
の更新とレコード8の更新が行なわれる。この過程は、
ラフl−ウェアにより実現され、かつその内容は周知で
ある。以下、選択に成功した場合について説明する。
入力が実記憶単位に対する更新であった場合、選択され
たレコード8の更新ビット5がセットされる。入力が実
記憶単位に対する参照であった場合、選択されたレコー
ド8のシフト・レジスタ6の最上位ビットがセットされ
る。シフト・レジスタは単位時間間隔τごとに右シフ■
−され最上位ビットはクリアされた状態になる。また、
あふれた最下位ビットがセットの状態でシフトされた場
合、情報保持回路7はセットされ、1度でも参照があれ
ば長時間経過後も、参照があった事実は記録保持される
。単位時間間隔τは階層化される記憶システムを構成す
る記憶装置の容量、記憶装置間のデータ転送能力、実施
する記憶管理アルゴリズムにより異なる。
たレコード8の更新ビット5がセットされる。入力が実
記憶単位に対する参照であった場合、選択されたレコー
ド8のシフト・レジスタ6の最上位ビットがセットされ
る。シフト・レジスタは単位時間間隔τごとに右シフ■
−され最上位ビットはクリアされた状態になる。また、
あふれた最下位ビットがセットの状態でシフトされた場
合、情報保持回路7はセットされ、1度でも参照があれ
ば長時間経過後も、参照があった事実は記録保持される
。単位時間間隔τは階層化される記憶システムを構成す
る記憶装置の容量、記憶装置間のデータ転送能力、実施
する記憶管理アルゴリズムにより異なる。
第3図は、本発明による装置を用いて“最近最も使用さ
れていない方式”アルゴリズムを実施する際のシフト・
レジスタの意味を表わしている。
れていない方式”アルゴリズムを実施する際のシフト・
レジスタの意味を表わしている。
長さ12は最上位ビットから下位ビットに向けて“0パ
が連続する長さを表わしている。従って12が最も小さ
い状態を示す実記憶単位が最も最近に参照/更新があっ
た記憶単位であり、12が最も大きい状態を示す実記憶
単位が最も最近に参照//更新がなかった記憶単位であ
る。さらにこの場合、シフト・レジスタを符号なし整数
表現とみなせば、シフト・レジスタが最大の整数を持つ
実記憶単位が最も最近に参照/更新があった記憶単位で
あり、シフト・レジスタが宰相の整数を持つ実記憶単位
が最も最近に参照/更新がなかった記憶単位とすること
もできる。
が連続する長さを表わしている。従って12が最も小さ
い状態を示す実記憶単位が最も最近に参照/更新があっ
た記憶単位であり、12が最も大きい状態を示す実記憶
単位が最も最近に参照//更新がなかった記憶単位であ
る。さらにこの場合、シフト・レジスタを符号なし整数
表現とみなせば、シフト・レジスタが最大の整数を持つ
実記憶単位が最も最近に参照/更新があった記憶単位で
あり、シフト・レジスタが宰相の整数を持つ実記憶単位
が最も最近に参照/更新がなかった記憶単位とすること
もできる。
第4図は、本発明による装置を用いて“最も使用された
回数が少ない方式”アルゴリズムを実施する際のシフト
・レジスタの意味を表わしている。
回数が少ない方式”アルゴリズムを実施する際のシフト
・レジスタの意味を表わしている。
13はシフト・レジスタ中のセットされているビットの
総数である。従って13が最も大きい状態を示す実記憶
単位が最も頻繁に参照/更新があった記憶単位であり、
13が最も小さい状態を示す実記憶単位が最も参照/更
新がなかった記憶単位である。
総数である。従って13が最も大きい状態を示す実記憶
単位が最も頻繁に参照/更新があった記憶単位であり、
13が最も小さい状態を示す実記憶単位が最も参照/更
新がなかった記憶単位である。
第5図は本発明による装置を用いて″先入れ一先だし方
式パアルゴリズムを実施する際のシフト・レジスタの意
味を洗わしている。長さ14は最下位ビットから上位ビ
ットに向けて“Oパが連続する長さを表わしている。従
って14が最も小さい状態を示す実記憶単位が最も過去
に参照/更新があった記憶単位であり、14が最も大き
い状態を示す実記憶単位が最も過去に参照/更新がなか
った記憶単位である。さらにこの場合、シフト・レジス
タの値をリバースしたものを符号なし整数表現とみなせ
ば、この値が最大の整数を持つ実記憶単位が最も過去に
参照/更新があった記憶単位であり、最小の整数を持つ
実記憶単位が最も過去に参照/更新がなかった記憶単位
とすることもできる。
式パアルゴリズムを実施する際のシフト・レジスタの意
味を洗わしている。長さ14は最下位ビットから上位ビ
ットに向けて“Oパが連続する長さを表わしている。従
って14が最も小さい状態を示す実記憶単位が最も過去
に参照/更新があった記憶単位であり、14が最も大き
い状態を示す実記憶単位が最も過去に参照/更新がなか
った記憶単位である。さらにこの場合、シフト・レジス
タの値をリバースしたものを符号なし整数表現とみなせ
ば、この値が最大の整数を持つ実記憶単位が最も過去に
参照/更新があった記憶単位であり、最小の整数を持つ
実記憶単位が最も過去に参照/更新がなかった記憶単位
とすることもできる。
第6図は、本発明による装置を用いて周期的な参照/更
新が既知である実記憶単位の集合に対して、これを擬似
的にとらえて記憶管理を行なう際のシフト・レジスタの
意味を表わしている。ここに第6図は最上位ビットがク
リアされた状態で、かつ最上位から1つの下位側のビッ
トがセットされた状態を持つある時点でのシフト・レジ
スタである。長さ15は最上位−2ビツト目から下位ビ
ットに向けて°゛0”が連続する長さを表わしている。
新が既知である実記憶単位の集合に対して、これを擬似
的にとらえて記憶管理を行なう際のシフト・レジスタの
意味を表わしている。ここに第6図は最上位ビットがク
リアされた状態で、かつ最上位から1つの下位側のビッ
トがセットされた状態を持つある時点でのシフト・レジ
スタである。長さ15は最上位−2ビツト目から下位ビ
ットに向けて°゛0”が連続する長さを表わしている。
従って1が最も大きい状態を示す実記憶単位が最も長い
周期で参照/更新のある記憶単位であり、15が最も小
さい状態を示す実記憶単位が最も短い周期で参照/更新
がある記憶単位である。
周期で参照/更新のある記憶単位であり、15が最も小
さい状態を示す実記憶単位が最も短い周期で参照/更新
がある記憶単位である。
検出される周期性の範囲はシフト・レジスタをシフトす
る時間間隔τにより定まる。適当な時間間隔τの値は上
位レベルの記憶装置の容量、下位レベルの記憶装置との
データ転送能力により異なる。
る時間間隔τにより定まる。適当な時間間隔τの値は上
位レベルの記憶装置の容量、下位レベルの記憶装置との
データ転送能力により異なる。
参照/更新の周期性に基づいて記憶管理を行なう場合に
は、管理対象となる実記憶単位すべてについて、上位/
下位レベル記憶装置のいずれに配置されているかにかか
わらず、シフト−レジスタの内容を保持する必要があり
、下位レベルの記憶装置に配置されている実記憶単位の
状態保持は、ソフトウェアにより実現される。また、初
めて参照/更新が発生した際にシフト・レジスタに設定
される初期値は、最上位および最上位から1つ下位側の
ビットがセットされた状態となる。上記のような記憶管
理実施例を組み合わせて行うことも可能である。この場
合、仮想化された記憶システム中の各実記憶単位をその
記憶属性に応じて個カ11管理する場合と、合成したア
ルゴリズムにより実記憶単位を一元的に管理する場合が
ある。
は、管理対象となる実記憶単位すべてについて、上位/
下位レベル記憶装置のいずれに配置されているかにかか
わらず、シフト−レジスタの内容を保持する必要があり
、下位レベルの記憶装置に配置されている実記憶単位の
状態保持は、ソフトウェアにより実現される。また、初
めて参照/更新が発生した際にシフト・レジスタに設定
される初期値は、最上位および最上位から1つ下位側の
ビットがセットされた状態となる。上記のような記憶管
理実施例を組み合わせて行うことも可能である。この場
合、仮想化された記憶システム中の各実記憶単位をその
記憶属性に応じて個カ11管理する場合と、合成したア
ルゴリズムにより実記憶単位を一元的に管理する場合が
ある。
以上述べたように、実記憶単位に対する参照7/更新状
況の履歴をシフト・レジスタを用いて記録、保持するこ
とにより、仮想化された階層記憶装置において様々な記
憶管理アルゴリズムが同時に実施可能となり、より最適
な記憶管理を行なうことができる。
況の履歴をシフト・レジスタを用いて記録、保持するこ
とにより、仮想化された階層記憶装置において様々な記
憶管理アルゴリズムが同時に実施可能となり、より最適
な記憶管理を行なうことができる。
第1図は本発明の一実施例を示すブロック図、第2図は
本発明を用いる仮想化された階層記憶システムの構成図
、第3〜6図は本発明を用いて各種の記憶管理アルゴリ
ズムを実施する際のシフト・レジスタの意味内容の説明
図である。 図において、1は仮想化された階層記憶装置を構成する
上位レベルの記憶装置、2は仮想化された階層記憶装置
を構成する下位レベルの記憶装置、3は仮想化された階
層記憶装置、4は入力、5は更新ビット、6はシフト・
レジスタ、7は情報保持回路、8は5,6.7から構成
される実記憶単位参照/更新記録保持レコード、9は実
記憶参照/更新記録保持部、10はデコーダ、11は補
助的な出力をそれぞれ示す。
本発明を用いる仮想化された階層記憶システムの構成図
、第3〜6図は本発明を用いて各種の記憶管理アルゴリ
ズムを実施する際のシフト・レジスタの意味内容の説明
図である。 図において、1は仮想化された階層記憶装置を構成する
上位レベルの記憶装置、2は仮想化された階層記憶装置
を構成する下位レベルの記憶装置、3は仮想化された階
層記憶装置、4は入力、5は更新ビット、6はシフト・
レジスタ、7は情報保持回路、8は5,6.7から構成
される実記憶単位参照/更新記録保持レコード、9は実
記憶参照/更新記録保持部、10はデコーダ、11は補
助的な出力をそれぞれ示す。
Claims (1)
- 複数の記憶装置を階層的に結合して成る仮想記憶システ
ムにおける一次記憶装置内の実記憶ページに参照があっ
たことを記録する第1の記録手段と、一次記憶装置内の
実記憶ページに書き込みがあったことを記録する第2の
記録手段を有する仮想記憶管理装置において、前記第1
の記録手段が断続的な履歴形式で参照記録をとるシフト
・レジスタより成り、前記シフト・レジスタの出力を解
析し、前記記憶装置の管理を行う記憶管理手段とを含む
ことを特徴とする仮想記憶管理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61277148A JPS63129441A (ja) | 1986-11-19 | 1986-11-19 | 仮想記憶管理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61277148A JPS63129441A (ja) | 1986-11-19 | 1986-11-19 | 仮想記憶管理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63129441A true JPS63129441A (ja) | 1988-06-01 |
Family
ID=17579468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61277148A Pending JPS63129441A (ja) | 1986-11-19 | 1986-11-19 | 仮想記憶管理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63129441A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0683713A (ja) * | 1992-04-22 | 1994-03-25 | Internatl Business Mach Corp <Ibm> | マルチビット・ベクトル履歴のリスト表示を利用するメモリ管理方法および装置 |
JPH0689222A (ja) * | 1992-04-22 | 1994-03-29 | Internatl Business Mach Corp <Ibm> | コンピュータ・システムにおけるメモリ管理方法及び装置 |
JPH0689221A (ja) * | 1992-04-22 | 1994-03-29 | Internatl Business Mach Corp <Ibm> | コンピュータ・システムにおけるメモリ管理方法及び装置 |
US7376797B2 (en) | 2003-03-11 | 2008-05-20 | Kabushiki Kaisha Toshiba | Cache memory system and method using reference bits |
-
1986
- 1986-11-19 JP JP61277148A patent/JPS63129441A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0683713A (ja) * | 1992-04-22 | 1994-03-25 | Internatl Business Mach Corp <Ibm> | マルチビット・ベクトル履歴のリスト表示を利用するメモリ管理方法および装置 |
JPH0689222A (ja) * | 1992-04-22 | 1994-03-29 | Internatl Business Mach Corp <Ibm> | コンピュータ・システムにおけるメモリ管理方法及び装置 |
JPH0689221A (ja) * | 1992-04-22 | 1994-03-29 | Internatl Business Mach Corp <Ibm> | コンピュータ・システムにおけるメモリ管理方法及び装置 |
US7376797B2 (en) | 2003-03-11 | 2008-05-20 | Kabushiki Kaisha Toshiba | Cache memory system and method using reference bits |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4603380A (en) | DASD cache block staging | |
US8548948B2 (en) | Methods and apparatus for a fine grained file data storage system | |
JP5142995B2 (ja) | メモリページ管理 | |
JPH0573217A (ja) | レコードの書き込み更新方法、単一パスアクセス保証方法、及びシステム | |
US20080244112A1 (en) | Handling dma requests in a virtual memory environment | |
CN108762915B (zh) | 一种在gpu内存中缓存rdf数据的方法 | |
Nodine et al. | Greed sort: Optimal deterministic sorting on parallel disks | |
JPH10232824A (ja) | 可搬形記録媒体アクセス方法 | |
JPH02234242A (ja) | 部分書込み制御装置 | |
US11010091B2 (en) | Multi-tier storage | |
JPS63129441A (ja) | 仮想記憶管理装置 | |
JP2002024085A (ja) | ディスクキャッシュシステム、及びその制御方法 | |
CN108829866A (zh) | 一种基于区块链的数据访问系统 | |
US7117333B2 (en) | Apparatus, system, and method to estimate memory for recovering data | |
JPH10269028A (ja) | 外部記憶装置とキャッシュメモリの制御方法 | |
JP2019153030A (ja) | キャッシュ装置およびキャッシュ装置の制御方法 | |
JP2975253B2 (ja) | 多重化ボリューム装置 | |
US20220138338A1 (en) | Data replacement apparatus, data replacement method, and program | |
US11645198B2 (en) | Buffer pool maintenance improvement | |
JPS6029135B2 (ja) | バツフアメモリシステム | |
JPS63280356A (ja) | 仮想ディスク装置のバッファ管理方式 | |
JPH01255028A (ja) | 外部記憶装置のアクセス方法 | |
JP3585264B2 (ja) | データベースシステム及びデータ検索方法 | |
JPH03201045A (ja) | データ管理方式 | |
JPH08194582A (ja) | データ転送制御方法およびデータ転送制御装置 |