JPH0689222A - コンピュータ・システムにおけるメモリ管理方法及び装置 - Google Patents

Abstract

(57)【要約】 【目的】 ページ管理機構と経時管理機構を有するコン
ピュータ・システムにおいて、物理メモリからスワップ
・アウトすべきページを最適に選択できるようにする。 【構成】 経時管理機構が経時管理サイクル毎に、各ペ
ージのアクセス状態を表すアクセス／非アクセス表示フ
ラッグを評価し、各ページのアクセス履歴を記録するマ
ルチビットのＳＰベクトル５２、５４生成し、レポジト
リ５０に収納する。サイクルが更新されると、ビット５
６〜６２の情報「１」、「０」がビット５７〜６３にシ
フトされ、次のサイクル中にページがアクセスされたか
否かに応じてビット５６に「１」、「０」が記憶され
る。このようにしてＳＰベクトルが更新され、過去の数
サイクルに亙っての各ページのアクセス履歴が形成され
る。この履歴に基づき最小使用頻度のページを物理メモ
リからスワップ・アウトするから、スワップ・フォール
トが生じる可能性が少ない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、メモリ管理に関し、特
にマルチビット・ベクトルを用いてページ・エージング
を改善するメモリ管理方法および装置に関する。

【０００２】

【従来の技術】最近のマイクロプロセッサにおいては、
仮想メモリの概念が物理メモリと関連して用いられる。
仮想メモリは、比較的小容量の物理メモリ（小容量の物
理メモリは、低コストで提供できる）を大きなそして
（または）多数のアプリケーションで使用することを可
能にする。これは、特定のアプリケーションが、一時に
物理メモリに記憶されるのはその比較的小部分のみで済
むという事実により可能である。従って、幾つかのアプ
リケーションを同時に実行するコンピュータ・システム
においては、使用されないデータおよびコードは仮想メ
モリに残されるかあるいはハード・ディスク・ドライブ
に格納されるが、その時実行中のアプリケーションに必
要なデータおよびコードのみを物理メモリに記憶するこ
とが可能である。

【０００３】

【発明が解決しようとする課題】ページングに基くメモ
リ管理（ページング式メモリ管理）は、各々が４キロバ
イトのメモリ・アドレスを含むページの概念を使用す
る。仮想メモリは、実際には１メガバイト以下の物理メ
モリ（ＲＡＭ）である場合でも、アプリケーションに４
ギガバイトのメモリが使用可能であると思わせる。この
ため、ページを物理メモリから別の場所（即ち、ディス
ク等の２次記憶装置）へ「スワップ」できることが必要
である。

【０００４】ページング式メモリ管理におけるスワッピ
ング（例えば、「ＩＮＴＥＬ」社の３８６および４８６
マイクロプロセッサ、以下本文では、「ｉ３８６／ｉ４
８６」）を可能にするためには、各個のページをマッピ
ングして位置識別するように働くページング・システム
を提供することが典型的である。マッピングは、ページ
・テーブル・エントリ（ＰＴＥ）における各ページの場
所をリストアップするページ・テーブルを生成して維持
することにより行われる。このため、あるアプリケーシ
ョンがある特定ページを要求する時、このページはペー
ジ・テーブルを走査することにより見出すことができ
る。ＰＴＥは、ページのアドレスならびに最新の使用を
表示するアクセス／非アクセス表示フラッグ（アクセス
有無表示フラッグ）を含む。

【０００５】物理メモリへの、また物理メモリからのス
ワッピングの効率を最大化する試みのためには、オペレ
ーティング・システムは経時管理機構（ａｇｅｒ：エー
ジャ）が設けられる。経時管理機構の目的は、物理メモ
リのスペースを必要とする時、物理メモリから最も以前
に使用されたページをスワップすることである。最近使
用されなかったページは、最初にアイドル・リストに対
して指定され、次いで必要に応じてスワップされること
になる。このため、使用されないページがあれば、物理
メモリにスペースを取るのではなく、これらのページを
記憶域（即ち、ディスク）に入れるのが更に効率的であ
る。従って、経時管理機構およびページング・システム
は、１つのページのロケーションを記録し物理メモリに
おいて実際に必要なページのみを保持するように共働す
る。

【０００６】基本的オペレーティング・システムの性能
の１つの主要な決定要素は、ページング式メモリ管理で
ある。これは、ワーキング・セット、応答時間および容
量の諸元におけるシステム性能の残りに直接インパクト
となり得るためである。このため、基本的なメモリ管理
が慎重に設計されることが必須である。最近のマイクロ
プロセッサにおいては、ページング式メモリ管理のサポ
ートは存在するが限定されている。ページング式メモリ
管理の効率は、直接下記の影響を受ける。即ち、（１）
経時管理の効率および有効性、（２）もはやワーキング
・セットに属さないページの適正な識別、および（３）
経時管理サイクルの長さ、である。経時管理サイクルの
短縮により、ワーキング・セットの大きさが適宜減少さ
れる。重装備のシステムの場合は経時管理機構が充分に
効率的であることが必須であるが、これはかかる効率を
欠くとフォールト・ページが物理メモリを占有すること
を許すことになるためである。

【０００７】「ｉ３８６／ｉ４８６」の如き最近のマイ
クロプロセッサのページング式メモリ管理構造において
は、先に述べたように、メモリにおける各ページと対応
するＰＴＥ（ページ・テーブル・エントリ）が存在す
る。このＰＥＴは、ページ・テーブルに備わっている。
各プロセスは、ページ・テーブルおよびＰＴＥのセット
を有する。１つのページの内容がアクセスされる度に、
このページと対応するＰＴＥにおける「アクセス有り」
フラッグが基本ハードウエアによりセットされる。この
フラッグは、このページ・テーブルのサービス即ちサイ
クル以後ページがアクセスされた（あるいは、アクセス
されなかった）ことを経時管理機構に対して通知する。
経時管理機構は、ＰＴＥの走査後フラッグをクリヤす
る。典型的には、経時管理機構は、完全な１経時管理サ
イクルを完了するため、システムにおける全ての処理に
ついて全てのページ・テーブルを走査しなければならな
い。経時管理機構は、全てのＰＴＥを周期的に走査し、
ビットの状態を調べて、最近アクセスされなかったペー
ジをページング・アウトすることを含む適当な処置を行
う。「ｉ３８６／ｉ４８６」マイクロプロセッサにおい
ては、正確なアクセス順序を含む正確なページ・アクセ
ス・パターンの識別のためのサポートは、ＰＴＥにおけ
るアクセス有無表示ビットに限定される。基本ハードウ
エアにおいては、ページング式メモリ管理サブシステム
に対してページ・アクセスの正確な順序を知らせるペー
ジ・タイム・スタンプが得られない。

【０００８】経時管理機構に対して時間を慎重に割付け
ることが非常に重要である。即ち、（１）経時管理機構
が、ページ・アウトされるページの次のセットを識別す
るその選択されたタスクにおいて効率的でなければなら
ず、（２）経時管理機構は、ページ・アウトされる必要
があるページの識別を正確にしなければならない。この
点に関する不正確な判定は、誤りのあるページ・アウト
を著しく増し、物理メモリの必要容量を増して、最後に
はシステムの競合性を低下させ得る。経時管理機構によ
り消費される中央処理装置（ＣＰＵ）の時間は、システ
ムにおける他のプロセスの犠牲によるもので、完全な経
時管理サイクルはＣＰＵの数タイム・スライスを取り得
る。経時管理機構により消費される資源（ＣＰＵ時間の
如き）の有効利用のためには、経時管理機構がこれらの
利用可能な資源を異なるプロセスに慎重に割付けること
が重要である。

【０００９】経時管理機構機能の効率に加えて、次にペ
ージ・アウトされる「アイドル・リスト」用のページ
を、効率良く容易に選択できるようにすることもまた重
要である。今日のシステムは、メモリのページ・アウト
をスワップするＬＲＵ法（ｌｅａｓｔ ｒｅｃｅｎｔｌ
ｙ ｕｓｅｄ 法：最後に使用されてからの経過時間が
長いものをスワップ・アウトする）の近似化を用いてい
る。この方法は、特に高度に動的な負担の過大なシステ
ムにおいてしばしば正しくない判定をもたらすことがあ
る。先に述べたように、２つの物理ページに対応するア
クセス・フラッグが一旦セットされると、オペレーティ
ング・システムがどのページが最初にアクセスされたを
判定する方法がない。更に、一旦２つの異なるページに
対応する２つのＰＴＥのアクセスされたフラッグがリセ
ットされると、オペレーティング・システムがどのフラ
ッグが最後にアクセスされたかを判定する方法はない。
このため、経時管理機構が正しくないページをスワップ
・アウトするように選択することがあり得る。

【００１０】例えば、ＰＴＥの走査中、経時管理機構は
リセットされたアクセス・フラッグを備えた２つのＰＴ
Ｅを検出することができる。経時管理機構にとっては、
このことは、これらフラッグが最後にリセットされた
後、ページがアクセスされなかったことを示す。経時管
理機構は、アイドル・リスト（即ち、ページ・アウトさ
れるべき可能性のある候補のリスト）に対するこれらの
ページの双方を指定することができ、また結局はそれら
が充分早くアクセスなれさければ、その両方をページ・
アウトすることができる。換言すれば、両方のページは
経時管理機構の相関関係から等しく取扱われる。しか
し、他方のページが正に低い使用頻度のページであり得
ても、１方のページは直前にアクセスがたまたまなかっ
た非常に高い使用頻度（高い使用頻度のソフトウエアの
コードを含むページ）であり得る。１方のページは、他
方のページよりも将来にアクセスされる可能性が非常に
高いものである。経時管理機構の制限により、１つのペ
ージをページ・アウトする必要がある時、経時管理機構
の制限された相関関係から両方のページが同じに見える
ため、１方のページ（即ち、高い使用度のページ）が選
択され得ることがある。従って、１方のページがスワッ
プ・アウトされた後再びそれを参照する必要が生じる
と、ページ・フォールトが生じ得る。このページがロケ
ーション識別されて物理メモリへ再度スワップされる
間、実行中のプロセスが停止されねばならないため、ペ
ージ・フォールトは処理時間の遅れを生じる。

【００１１】アクセスされたビット・フラッグは、ペー
ジがアクセスされる時は常に対応するＰＴＥにセットさ
れる。経時管理プロセスは、ＰＴＥを逐次走査してアク
セスされたかページか、アクセスされなかったページか
を識別し、アクセスされなかったページは最終的にはア
イドル・リストに指定されページ・アウトされる。走査
プロセスは本質的に時間を浪費する。ＰＴＥと対応する
ページのサブセットのみが物理メモリにあるため、１つ
のページ・テーブルにおける全てのＰＴＥが走査される
必要はない。典型的には、物理メモリにあるページに対
応するエントリを見出すためだけに、多数のＰＴＥが走
査されねばならない。多数のエントリが、物理メモリに
存在するページと対応するＰＴＥを見出すために走査さ
れねばならない。このため、マイクロプロセッサにおけ
るメモリを更に効率的に管理する方法および装置の提供
が必要となる。特に、ページング式メモリ管理における
更に包括的な経時管理履歴を取得する方法および装置が
要求される。このような点に鑑み、本発明の目的は、効
率的なメモリ管理を行う事ができる方法及び装置を提供
することである。

【００１２】

【課題を解決するための手段】本発明は、標準的なエー
ジング（経時管理）およびページング（ページ管理）の
諸問題のあるものを実質的に排除するかあるいは減少す
るページ・エージングのためマルチビット・ベクトルを
用いる方法および装置を含む。本文に述べる方法および
装置は、ページング式メモリ管理システムにおける更に
正確なページの履歴を提供する。本発明によれば、ペー
ジ管理機構および経時管理機構を用いるコンピュータ・
システムにおけるメモリ管理方法が提供される。ページ
管理機構は、１つのプロセスの各ページをマッピングし
てロケーション識別するためのページ・テーブル・エン
トリを有するページ・テーブルを有する形式である。複
数のビットを含む１つのビット・ベクトルが、各ページ
・テーブルにおける各ページ・テーブル・エントリへの
アクセス履歴記録のために設定される。物理メモリにお
ける新しいページに対して空きを作る必要がある時、ベ
クトルが評価されてどのページが最初にページ・アウト
されねばならないかを判定する。複数のベクトルを維持
するためにリポジトリ（収納場所）が生成される。ビッ
ト・ベクトルは内部に複数のビットを有している。複数
のビットは、例えば、８ビット、１６ビット、３２ビッ
ト、などからなる。ページに対するアクセスの更に詳細
な履歴が維持されることが、本発明の技術的な利点であ
る。したがって、経時管理機構は、物理メモリに対して
空きが必要である時にスワップ・アウトされるべき更に
適当なページを選択することができる。

【００１３】

【実施例】図１には、記憶システムが参照番号１０によ
り全体的に示される。コンピュータ・プログラムが書き
込まれる時、このプログラムは実際に物理的に存在する
よりも多くの使用可能のメモリがアドレス指定可能用途
に使用できるという了解の下に書き込まれる。典型的に
は、４ギガバイトの仮想（即ち、実際に存在しない）ア
ドレス指定可能メモリ１２が提供される。物理メモリ
（ＲＡＭ）１４の容量はコンピュータ・システム毎に異
なるが、仮想メモリ１２より少ない。図１に示されるよ
うに、メモリ１４はｎメガバイトのメモリを有し、ここ
でｎは典型的には１〜６４の変数を表わす。このため、
コンピュータのハードウエアは、例えば物理メモリ１４
と関連して使用されるハード・ディスク・ドライブの如
き記憶装置１６が設けられる。

【００１４】プロセス（即ち、コンピュータ・プログラ
ム）がコンピュータ・システムで実行される時（図５参
照）、ページ１８（４キロバイトのデータからなる）が
仮想メモリ１２から物理的メモリ１４へ送られる。ペー
ジが仮想メモリ１２から物理メモリ１４へ送られる順序
は特になく、従って仮想メモリ１２におけるページの順
番は物理メモリ１４においてはその順番ではない。コン
ピュータ・システムで実行中のプロセスが一旦ページを
使用すると、異なるプロセスが物理メモリ１４における
物理的スペースを要求する。もし使用できるスペースが
なければ、物理メモリ１４におけるページは、物理メモ
リ１４から記憶装置１６へ「スワップ」される必要があ
る。更に、あるプロセスが記憶装置１６に記憶されたペ
ージを要求するならば、このページは記憶装置１６から
物理メモリ１４へスワップされねばならない。

【００１５】仮想メモリ１２、物理メモリ１４および記
憶装置１６間でページをマッピングしてロケーション識
別することがページ式メモリ管理の仕事である。図２に
示すような、ｉ３８６／ｉ４８６ベースの汎用マイクロ
プロセッサでは、ページング式メモリ管理は、複数のペ
ージ・テーブル・エントリ３２を含むページ・テーブル
３０を使用する。各ページ・テーブル・エントリ３２
は、１つのアドレス部分３４と一連の情報ビット即ち情
報フラッグ３６とを含む。この情報フラッグ３６は、例
えばページが物理メモリに存在するかどうか、ページが
読出し／書込みページのいずれであるか、などを表示す
る目的のため使用され、参照番号３８で示される如きア
クセス／非アクセス（アクセス有無）表示フラッグを含
む。このフラッグ３８により、ページが最近使用された
あるいは使用されなかったかの記録をページング式メモ
リ管理が試みることを可能にする。フラッグ３８は、ペ
ージがアクセスされる毎に基本ハードウエア（ｉ３８６
／ｉ４８６チップ）によりセットされる。

【００１６】ページング式メモリ管理と関連して、経時
管理機構は物理メモリ１４と記憶装置１６との間のスワ
ッピングを助けるため使用される。経時管理機構の目的
は、アクセス／非アクセス表示フラッグ３８を走査する
ことであり、物理メモリ１４においてスペースが要求さ
れると、最低使用頻度ページを物理メモリ１４から記憶
装置１６へスワップさせることである。１つのアクセス
／非アクセス表示フラッグ３８から経時管理機構にとっ
て使用可能な制限された情報量により、経時管理機構が
不良ページを物理メモリ１４からスワップされるよう選
択することがある。これは、一旦異なるＰＴＥに対する
フラッグ３８がセットされると、経時管理機構はもはや
どのフラッグ３８が最も後でセットされたかを知ること
ができないために生じるものである。更に、一旦経時管
理機構が全てのＰＴＥを走査すると、フラッグ３８はリ
セットされ、したがってどのページが最後にアクセスさ
れたかを判定する方法はない。

【００１７】図３には、本発明の一実施例が示される。
ＳＰベクトルのレポジトリは全体的に参照番号５０で示
される。このレポジトリ５０は、参照番号５２、５４で
示される如き複数のＳＰベクトル（各物理的ページ毎に
１つのＳＰベクトル）を含む。各ＳＰベクトル５２、５
４は、参照番号５６、５７、５８、５９、６０、６１、
６２、６３で示される複数のビット（本文では、例えば
８ビットと示され、図３では、８つのビット（フラッ
グ）５６〜６３）を含んでいる。以下に更に詳細に述べ
るように、例えば１６ビットのＳＰベクトルが２つの８
ビット・ベクトルの並列とすることもでき、各８ビット
・ベクトルが操作可能である。２４ビット、３２ビッ
ト、なども可能であることは明白である。

【００１８】ＳＰベクトル５２、５４は、「１」または
「０」のいずれかに設定される８ビットを含む。例え
ば、ＳＰベクトル５２に対応するページがアクセスされ
るならば、「１」が最も右のビット、即ちビット５６に
置かれる。経時管理機構がこのページがアクセスされた
かアクセスされなかったかを知るためにＰＴＥを次に調
べる時、ビット５６における「１」は１ビットだけ左
へ、即ちビット５７へ移動する。このページが最後の経
時管理機構の走査以後にアクセスされたならば、別の
「１」がビット５６に置かれる。ページがアクセスされ
なかったならば、「０」がビット５６に置かれる。換言
すれば、右方へのシフトはその都度最も左のビットをド
ロップアウトして生じる。このため、経時管理機構がＰ
ＴＥを走査した最後の８回にわたって、各ＳＰベクトル
と対応する各ページ毎にアクセス有無の履歴が形成され
ることになる。このような履歴は、従来技術において得
られるよりも更に有効な情報を経時管理機構に与える。

【００１９】図４には、本発明によるデータ処理システ
ム１００がブロック図形態で示されている。このシステ
ム１００は、中央処理装置（ＣＰＵ）１０４とメモリ１
０６とを含むプロセッサ１０２を含む。ハード・ディス
ク記憶装置１０８およびディスケット（フロッピー・デ
ィスク）装置１１０の形態のメモリが、プロセッサ１０
２に接続される。ディスケット装置１１０は、システム
１００において本発明を実現するコンピュータ・プログ
ラム・コードが記録されたディスク１１２を収受する。
本システム１００は、ユーザがプロセッサ１０２に入力
するためのマウス１１４およびキーボード１１６と、ユ
ーザに対して視覚的データを提供するディスプレイ１１
８とを含むユーザ・インターフェース・ハードウエアを
含んでいる。システム１００１また、プリンタ１２０も
含んでいる。

【００２０】図５には、ページ・テーブル・エントリの
経時管理機構の走査における本発明を示すフローチャー
トが示される。経時管理機構の走査は、ブロック１４０
で始まり、ブロック１４２にいて、各ページ・テーブル
・エントリにおけるアクセス／非アクセス表示ビット・
フラッグを読出す。次に経時管理機構は、ブロック１４
４において、検査されるページに対応するＳＰベクトル
のその時の値（現在値）を読出す。そしてブロック１４
８において、ＳＰベクトルはブロック１４２で決定され
たフラッグの状態に基いて更新される。次に判断ブロッ
ク１５０において、経時管理機構は全てのフラッグが走
査されたかどうかを判定する。判断ブロック１５０での
判断がＮＯであれば、経時管理機構はブロック１４２へ
戻り、更にアクセス／非アクセス表示フラッグを読出
す。判断ブロック１５０での応答がＹＥＳであれば、経
時管理機構はこの経時管理サイクルを終了する。

【００２１】図６には、ページ付けされているページを
識別する際の本発明のフローチャートが示される。ブロ
ック１６０で開始した後、ブロック１６２においてペー
ジ・アウトされる候補としての「Ｘ」（必要に応じて予
め選択されるパラメータ）のページが、アイドル・リス
トの最前使用端（最も以前にアクセスされたページに対
応）に見出される。ブロック１６４において、ＳＰベク
トルにおける最小数の「１」を持つページ（即ち、過去
の８サイクル間で１度しかアクセスされなかったペー
ジ）が識別される。ブロック１６６において、このペー
ジ（あるいは、複数）がページ・アウトされ、その後ブ
ロック１６８で終了する。

【００２２】

【発明の効果】このように、本発明を用いることによ
り、更に効率的なメモリ管理が達成される。各ページ・
テーブル・エントリにおける１つのアクセス／非アクセ
ス表示ビット・フラッグに因るのではなく、各ページの
アクセス履歴を維持するためマルチビット・ベクトルが
生成される。従って、各ページの更に信頼し得る状態
を、ページを物理メモリから記憶装置へスワップする前
に調べることができる。このため、経時管理機構は最近
の使用頻度の低いページをスワップ・アウトするので、
最も以前にアクセスされたページをスワップ・アウトす
る従来例よりも障害が少なくなる。

【図面の簡単な説明】

【図１】仮想メモリ、物理メモリ、および記憶装置の相
互関係を示す模式図である。

【図２】従来例に係る、ページ・テーブルおよびページ
・テーブル・エントリを示す模式図である。

【図３】本発明に係る、ビット・ベクトルのレポジトリ
（収納場所）を示す模式図である。

【図４】本発明に係る、データ処理システムの概略を示
すブロック図である。

【図５】本発明により、経時管理機構がページ・テーブ
ル・エントリを走査する場合の動作を示すフローチャー
トである。

【図６】本発明により、ページ・アウトされるページを
識別する場合の動作を示すフローチャートである。

【符号の説明】

１０ 記憶システム ３２ ページ・テーブル・エントリ ３４ アドレス部分 ３６ 情報フラッグ ３８ フラッグ ５０ レポジトリ（収納場所） ５２、５４ ＳＰベクトル

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ページ管理機構及び経時管理機構（エー
   ジャ）を用いるコンピュータ・システムにおけるメモリ
   ー管理方法であって、該ページ管理機構が１つのプロセ
   スの各ページをマッピングして位置付けるための少なく
   とも１つのページ・テーブルおよびページ・テーブル・
   エントリを有する、メモリ管理方法において、 各ページ・テーブルにおける各ページ・テーブル・エン
   トリに対する複数の経時管理サイクルにおけるアクセス
   有無の履歴を記録する複数のビットを含むビット・ベク
   トルを形成する集計ステップと、 どのページが最初にページ・アウトされるべきかを判定
   するため前記ベクトルを評価する評価ステップとを含む
   ことを特徴とする方法。
2. 【請求項２】 複数の前記ベクトルを含むレポジトリを
   生成するステップを更に含むことを特徴とする請求項１
   記載の方法。
3. 【請求項３】 前記評価ステップが、前記集計ステップ
   からアクセス頻度の回数を評価するステップを含むこと
   を特徴とする請求項１記載の方法。
4. 【請求項４】 経時管理機構を含むページ管理機構を用
   いるコンピュータ・システムにおけるメモリ管理を助け
   る装置であって、該ページ管理機構が、１つのプロセス
   の各ページのマッピングおよび位置付けのため少なくと
   も１つのページ・テーブルおよびページ・テーブル・エ
   ントリを有する形式である、メモリ管理装置において、 システムの各ページの複数のエージング・サイクルにお
   けるアクセス有無の履歴を記録する複数のビットを含む
   ビット・ベクトルを設けてなることを特徴とするメモリ
   管理装置。
5. 【請求項５】 メモリ管理システムを備えたコンピュー
   タ・システムにおいて、 前記コンピュータ・システムにおけるプロセスの各ペー
   ジの複数の経時管理サイクルにおけるアクセス有無の履
   歴を記録する複数のビットを含むビット・ベクトルと、 前記ビット・ベクトルを評価して、前記ページのどれを
   物理メモリから記憶装置へ取出すべきかを判定する手段
   とを設けてなることを特徴とするコンピュータ・システ
   ム。