JPH0683713A - マルチビット・ベクトル履歴のリスト表示を利用するメモリ管理方法および装置 - Google Patents

Abstract

(57)【要約】 【目的】 マルチビット・ベクトル履歴のリスト表示を
用いてメモリ管理する方法および装置を提供する。 【構成】 プロセスの各ページの履歴を記録するマルチ
ビットＳＰ−ベクトルが生成される。時効プログラムが
ページ・テーブル・エントリのアクセス／非アクセス・
ビット・フラッグを走査する毎に、対応するページがア
クセスされたかどうかを反映するようにＳＰ−ベクトル
が更新される。アクセス／非アクセス状態を最後の走査
が表示するかどうかに応じて、各ＳＰ−ベクトル毎に使
用可能な更新および解釈情報を提供するテーブルが生成
される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、メモリ管理に関し、特
にマルチビット・ベクトルで記録された如きページ使用
履歴を作表するテーブルを用いるページのエージングを
改善する方法および装置に関する。

【０００２】

【従来の技術】最近のマイクロプロセッサにおいては、
仮想記憶概念が物理記憶と関連して使用される。仮想記
憶は、（コストのため重要である）少量の物理記憶を大
きい、そして（または）多数のアプリケーションで使用
されるようにする。これは、特定アプリケーションの比
較的小部分が一時物理記憶にあることが要求される事実
により可能である。従って、幾つかのアプリケーション
を同時に走らせるコンピュータ・システムにおいては、
使用されないデータおよびコードは仮想記憶に残される
かあるいはハード・ディスク・ドライブに格納される
が、その時実行中のアプリケーションに必要とされるデ
ータおよびコードのみを物理記憶に置くことが可能であ
る。

【０００３】ページ・ベースのメモリ管理はページ概念
を使用し、その各々は典型的には４Ｋ（千バイト）の記
憶アドレスからなる。この仮想記憶は、アプリケーショ
ンに例えば４Ｇ（ギガバイト）の使用可能なメモリがあ
ると思わせるが、実際には物理記憶（ＲＡＭ）が典型的
には１Ｍ（メガバイト）以下のどこかにある。このた
め、物理記憶から別の場所（即ち、ディスク／２次記
憶）へページを「スワップ」できることが必要である。

【０００４】ページ・ベースのメモリ管理（例えば、イ
ンテル社の３８６および４８６マイクロプロセッサ、以
下本文では「ｉ３８６／ｉ４８６」）に基くページング
におけるスワッピングを可能にするため、各個のページ
をマップして見出すため働くページング・システムを提
供することが典型的である。マッピングは、各ページの
場所を１つのページ・テーブル・エントリ（ＰＴＥ）に
リストするページ・テーブルを生成して維持することに
より行われる。このため、１つのアプリケーションがあ
る特定のページを要求する時、このページはページ・テ
ーブルを走査することにより見出すことができる。ＰＴ
Ｅは、ページのアドレスならびに最も後の使用を表示す
るアクセスされた／アクセスされないフラッグを含む。

【０００５】物理記憶に対するおよび物理記憶からのス
ワッピングの効率を最大化する試みのため、オペレーテ
ィング・システムに時効プログラム（ａｇｅｒ）が設け
られる。時効プログラムの目的は、スペースが要求され
る時、物理記憶からの最低使用頻度（ｌｅａｓｔ ｒｅ
ｃｅｎｔｌｙ ｕｓｅｄ）ページをスワップすることで
ある。最近使用されなかったページは、最初に「遊休」
リストに対して指示され、次いで必要に応じてスワップ
・アウトされる。このため、使用されないページがある
と、これらのページを物理記憶に必要とされることがあ
る占有スペースではなく記憶装置（即ち、ディスク）に
置くことが更に効率的である。従って、時効プログラム
およびページング・システムは、１つのページの場所を
追跡し、物理記憶に実際に必要とされるページのみを保
持するため組合わせて働く。

【０００６】基本的なオペレーティング・システム性能
の１つの主要な決定要素は、これがワーキング・セッ
ト、応答時間および容量の次元におけるシステム性能の
残部に直接影響を及ぼし得るため、ページングに基くメ
モリ管理の性能である。このため、基本的なメモリ管理
が慎重に設計されることが不可避である。最近のマイク
ロプロセッサにおいては、ページング・メモリ管理のサ
ポートが存在するが制限されている。

【０００７】ページング・メモリ管理の効率は、以下の
ものにより直接影響を受ける。即ち、（１）エージング
の効果および効率、（２）ワーキング・セットにもはや
帰属しないページの適正に識別、および（３）エージン
グ・サイクルの長さである。エージング・サイクルを短
くすることにより、典型的にはワーキング・セットにお
ける比例的な減少が生じることになる。過大なシステム
では、時効プログラムが充分に有効であることが不可避
であるが、これはこのような効率の欠如が不良ページに
物理記憶を占有させることになるためである。

【０００８】

【発明が解決しようとする課題】「ｉ３８６／ｉ４８
６」の如き一部の最近のマイクロプロセッサのページン
グ・ベースのメモリ管理アーキテクチャでは、先に述べ
たように、メモリにおける各ページと対応するページ・
テーブル・エントリ（ＰＴＥ）が生じる。このＰＴＥ
は、ページ・テーブルに存在する。各プロセスは、それ
自体の個々のページ・テーブル・セットおよびＰＴＥを
有する。１つのページの内容がアクセスされる毎に、こ
のページと対応するＰＴＥにおける「アクセス済み」フ
ラッグが基本ハードウエアによりセットされる。このフ
ラッグが、時効プログラムに対してこのページ・テーブ
ルにおける最後のエージング・サービスあるいはサイク
ル以後ページがアクセスされた（あるいはアクセスさな
かった）ことを知らせる。この時効プログラムは、ＰＴ
Ｅの走査後にフラッグをクリヤする。典型的には、時効
プログラムは、１つの完全なエージング・サイクルを完
了するために、システムにおける全てのプロセスの全て
のページ・テーブルを走査しなければならない。時効プ
ログラムは、全てのＰＴＥを周期的に走査し、ビットの
状態を調べ、適当な処置を行い、これが最近アクセスさ
れなかったページをページ・アウトすることを含み得
る。「ｉ３８６／ｉ４８６」マイクロプロセッサにおい
ては、正確な順序のアクセスを含む正確なページ・アク
セス・パターンの識別のためのサポートがＰＴＥにおけ
る「アクセスされた／アクセスされなかった」ビットに
制限される。基本ハードウエアにおいては、ページング
・メモリ管理サブシステムにページ・アクセスの正確な
順序を通知するページ・レベルの時間スタンプが得られ
ない。

【０００９】時効プログラムに割付けられた時間が慎重
に使用されることが非常に重要である。即ち、（１）時
効プログラムはページ・アウトされる次のページ・セッ
トを識別するその選択されたタスクにおいて有効でなけ
ればならず、また（２）時効プログラムはページ・アウ
トされる必要のあるページを識別する上で正確でなけれ
ばならない。この点における正しくない判定は、誤った
ページ・アウトを著しく増やし、物理記憶要求を増大
し、最終的にシステムの競争力を低下し得る。時効プロ
グラムにより費やされる中央処理装置（ＣＰＵ）時間は
システムにおける他のプロセスの犠牲で生じ、完全なエ
ージング・サイクルは幾つかのＣＰＵ時間スライスを取
り得る。時効プログラムにより消費される資源（ＣＰＵ
時間の如き）の有効利用のためには、時効プログラムが
これらの使用可能な資源を正しく割付けることが重要で
ある。

【００１０】時効プログラムの機能の効率に加えて、次
にページ・アウトされる「遊休リスト」に対して指示さ
れるページの超越的選択を容易にすることもまた重要で
ある。現在のシステムは、最低使用頻度（ＬＲＵ）法の
近似化を用いてメモリからページをスワップする。この
方法は、特に非常に動的かつ過大なシステムにおいてし
ばしば正しくない判定を導く。先に述べたように、２つ
の物理的ページと対応するアクセス・フラッグが一旦セ
ットされると、オペレーティング・システムがどのペー
ジが最初にアクセスされたかを判定する方法がない。更
に、２つの異なるページと対応する２つのＰＴＥのアク
セスされたフラッグが一旦リセットされると、オペレー
ティング・システムがどれが最後にアクセスされたかを
判定する方法がない。このため、時効プログラムがスワ
ップ・アウトされる正しくないページ（即ち、最も後に
使用されたもの）を選択することが完全にあり得る。

【００１１】例えば、時効プログラムは、ＰＴＥを走査
しながら、アクセス・フラッグをリセットして２つのＰ
ＴＥを検出することができる。このことは、時効プログ
ラムに対して、これらのフラッグが最後にリセットされ
た後、ページがアクセスされなかったことを示唆する。
これは、遊休リスト（即ち、ページ・アウトされる潜在
的候補のリスト）に対するこれらのページの双方を指定
し得、また最終的にはこれらが充分早くアクセスされな
ければ、その双方をページ・アウトし得る。換言すれ
ば、両方のページが時効プログラムの観点から等しく取
扱われる。しかし、他のページが正真低い使用度のペー
ジであり得るも、たまたま直後にアクセスしなかった１
つのページが、非常に高い使用度であり得る（例えば、
ある高い使用度のソフトウエアのコードを含む１つのペ
ージ）。しかし、最初のページは、第２のページよりも
将来アクセスされる可能性が高い。時効プログラムの制
限により、時効プログラムの制限された観点から両方の
ページが同じに見えるため、１つのページがページ・ア
ウトされることを必要とする時、最初のページ（即ち、
高い使用度のページ）が選択され得ることが可能であ
る。従って、最初のページがスワップ・アウトされた後
再び参照される必要があるならば、ページ不在が生じる
ことになる。ページ不在は、ページが見出されて物理記
憶へ再びスワップされても実行中のプロセスが停止され
ねばならないため、典型的には処理時間における遅れを
生じる。

【００１２】アクセスされたビットのフラッグは、ペー
ジがアクセスされる時常に対応するＰＴＥにセットされ
る。エージング・プロセスは、アクセスされるかされな
かったページを逐次識別するためＰＴＥを走査し、アク
セスされなかったページは最終的に遊休リストに対して
指定されてページ・アウトされる。この走査プロセス
は、本質的に時間を費やすものである。これらのＰＴＥ
と対応するページのサブセットのみが物理記憶に存在す
るため、１つのページ・テーブルにおける全てのＰＴＥ
を走査する必要はない。典型的には、物理記憶に存在す
るページと対応するエントリを見出すだけに多数のＰＴ
Ｅが走査されねばならない。物理記憶に存在するページ
と対応するＰＴＥを見出すためには、実質的に非常に多
数のエントリが走査されねばならない。

【００１３】このため、マイクロプロセッサにおけるメ
モリを更に効率的に管理する方法および装置に対する需
要が存在する。特に、ページ・ベースのメモリ管理にお
ける更に有効なページ・エージングを達成する方法およ
び装置が要求される。

【００１４】

【課題を解決するための手段】本文に開示される本発明
は、標準的なエージングおよびページングを使用する諸
問題を実質的に排除しあるいは低減するタブレーション
・フォーマットでページ・エージングに対してマルチビ
ット・ベクトルの履歴を利用するための方法および装置
を構成する。本文に述べる方法および装置は、ページ・
ベースのメモリ管理システムにおけるより便利かつ容易
に使用可能なデータを可能にする。

【００１５】本発明の一特質によれば、時効プログラム
を含むページ・マネージャを用いるコンピュータ・シス
テムにおけるメモリ管理方法が提供される。このページ
・マネージャは、１つのプロセスの各ページ・マネージ
ャをマッピングして見出すためのページ・テーブル・エ
ントリを含むページ・テーブルを持つ形式のものであ
る。予め定めた最後のサイクル数で各ページ・テーブル
における各ページ・テーブル・エントリに対するアクセ
ス数を記録するために、複数のビットを含むビット・ベ
クトルが確立される。物理記憶における新しいページに
対する余地を作ることが必要である時、どのページが最
初にページ・アウトされるべきかを判定するためベクト
ル評価が行われる。

【００１６】複数のベクトルを保持するための収容場所
が生成される。更に、ベクトルの解釈を助けるテーブル
が生成される。

【００１７】複数のビットを含むビット・ベクトルが確
立される。複数のビットが、例えば、８ビット、１６ビ
ット、３２ビットなどを含むことができる。このテーブ
ルは、その時のアクセス・パターンの概要、ページが再
びアクセスされるならば生成されるパターン、ページが
アクセスされなければ存在するパターン、およびその時
のアクセスの総数を反映する番号を提供する。このた
め、テーブルを利用することにより、時効プログラムは
その時の最も少ないアクセス数により反映されるアクセ
スおよびスワップ・アウトに対応するページ数について
単にテーブルを走査する。

【００１８】本発明の技術的利点は、ページに対するよ
り詳細なアクセス履歴が保持されることである。このた
め、時効プログラムは、物理記憶に対して余地が要求さ
れる時、スワップ・アウトされるより適当なページを選
択することになる。

【００１９】

【実施例】最初に図１において、記憶システムの図形的
表示が参照番号１０により全体的に示される。コンピュ
ータ・プログラムが書込まれる時、実際に物理的に存在
するよりも多くの使用可能メモリがアドレス指定可能に
使用できることを了解して書込まれる。典型的には、４
ギガ（Ｇ）バイトの仮想の（即ち、実際に存在しない）
アドレス指定可能メモリ１２が提供される。物理記憶
（ＲＡＭ）１４の量はコンピュータ・システム毎に異な
るが、仮想記憶１２よりも少ない物理記憶１４が使用可
能である。図１に示されるように、記憶１４はｎＭ（メ
ガバイト）のメモリを持ち、ｎは典型的には１乃至６４
間の可変数を表わす。このため、コンピュータ・ハード
ウエアは、例えば物理記憶１４と関連して使用されるハ
ード・ディスク・ドライブの如き記憶装置１６が設けら
れる。

【００２０】あるプロセス（即ち、コンピュータ・プロ
グラム）が１つのコンピュータ・システム上で実行され
る（図５参照）と、参照番号１８で示される如きページ
（４Ｋのコード・データからなる）が、仮想記憶１２か
ら物理記憶１４へ送られる。ページが仮想記憶１２から
物理記憶１４へ送られる順序は特になく、従って、仮想
記憶１２における順次のページは物理記憶１４における
順次のページではない。

【００２１】コンピュータ・システム上で走るプロセス
が一旦このページを使用すると、異なるプロセスが物理
記憶１４における物理的スペースを要求する。使用可能
なものがなければ、物理記憶１４におけるページが物理
記憶１４から記憶装置１６へ「スワップ」されることが
必要である。更に、プロセスが記憶装置１６へ置かれた
ページを要求するならば、このページは記憶装置１６か
ら物理記憶１４へスワップされねばならない。

【００２２】仮想記憶１２、物理記憶１４および記憶装
置１６間にマップして見出すことがページング・ベース
のメモリ管理の仕事である。図２において、「ｉ３８６
／ｉ４８６」ベースのマイクロプロセッサでは、ページ
ング・ベースのメモリ管理が典型的に複数のページ・テ
ーブル・エントリ３２を含むページ・テーブル３０を使
用する。各ページ・テーブル・エントリ３２は、１つの
アドレス部３４と、一連の情報ビット即ちフラッグ３６
とを含む。情報フラッグ３６は、例えば、ページが物理
記憶に存在するかどうか、ページ・テーブルが読出し／
書込みページのいずれかであるかなどを表示し、参照番
号３８で示される如きアクセスされ／アクセスされなか
ったフラッグを含む如き多くの目的のため使用される。
フラッグ３８の目的は、ページング・ベースのメモリ管
理がページが最近使用されたかされなかったかのいずれ
であることを追跡するよう試みることを許容することで
ある。フラッグ３８は、ページがアクセスされる毎に、
基本ハードウエア（「ｉ３８６／ｉ４８６」チップ）に
よりセットされる。

【００２３】ページング・ベースのメモリ管理と関連し
て、物理記憶１４と記憶装置１６間のスワップを助ける
ため時効プログラムが用いられる。この時効プログラム
の１つの目的は、アクセスされ／アクセスされなかった
フラッグ３８を走査することであり、物理記憶１４でス
ペースが必要とされる時、最低使用頻度ページを物理記
憶１４から記憶装置１６へスワップすることである。１
つのアクセスされ／アクセスされなかったフラッグ３８
からの時効プログラムから使用可能な制限された情報量
により、時効プログラムが誤ったページを物理記憶１４
からスワップされるよう選択することがあり得る。これ
は、異なるＰＴＥに対するフラッグ３８が一旦セットさ
れると、時効プログラムがどのフラッグ３８が最後にセ
ットされたかを知る方法がないという事実により生じ得
る。更に、時効プログラムが全てのＰＴＥを走査する
と、フラッグ３８がリセットされ、これによりどのペー
ジが最後にアクセスされたかを判定する方法がない。

【００２４】次に図３および図４において、本発明の一
実施例が図形的に示される。まず図３によれば、ＳＰ−
ベクトルの収容場所が参照番号５０により全体的に示さ
れる。この収容場所５０は、参照番号５２、５４により
示される如き複数のＳＰ−ベクトル（各物理的ページ毎
に１ＳＰ−ベクトル）を含む。各ＳＰ−ベクトル５２、
５４は、参照番号５６、５７、５８、５９、６０、６
１、６２、６３で示される複数のビット（例えば、僅か
に８ビットとして示される如き）を含む。図３に示され
るように、８つのビット（フラッグ）５６乃至６３があ
るが、必要に応じて、どんな数のビットでも存在し得
る。以下に更に詳細に述べるように、例えば、１６ビッ
トのＳＰ−ベクトルは２つの８ビット・ベクトルの連結
でよく、各８ビット・ベクトルが操作可能である。明ら
かに、２４ビット、３２ビットなどが存在し得る。

【００２５】ＳＰ−ベクトル５２、５４は、「１」また
は「０」のいずれも置くことができる８ビットからな
る。例えば、ＳＰ−ベクトル５２と対応する「１」がア
クセスされるならば、「１」は最も右のビット、即ちビ
ット５６に置かれることになる。時効プログラムは、こ
のページがアクセスされるかアクセスされないかを知る
ため次にＰＴＥを調べる時、ビット５６における「１」
が１ビットを左へ、即ちビット５７へ移動することにな
る。ページが最後の時効プログラムの走査後アクセスさ
れたならば、別の「１」がビット５６に置かれる。この
ページがアクセスされなかったならば、「０」がビット
５６に置かれる、、、などとなる。換言すれば、右シフ
トが生じて最も左のビットを落とす。このため、時効プ
ログラムがＰＴＥを走査した最後の８回にわたる各ＳＰ
−ベクトルと対応する各ページ毎に生成される履歴が存
在することになる。このような履歴は、従来技術におい
て通常可能である以上に有効な情報を提供する。

【００２６】次に図４において、ｄａｔａ Ｉｎｔｅｒ
テーブルが参照番号８０で全体的に示される。このテー
ブル８０は、ＳＰ−ベクトル（図３）に記録される如き
ページ履歴を解釈する１つの方法を提供するよう生成さ
れ、収容場所５０におけるＳＰ−ベクトルを更新する迅
速な方法を提供する。このテーブル８０は、次の４つの
情報欄を含む。即ち、アクセス・パターン８２、アクセ
スされたページ８４、アクセスされなかったページ８
６、および全アクセス８８である。アクセス・パターン
８２は、アクセスなし、即ち全てゼロで始まり全アクセ
ス、即ち８つの１で終るＳＰ−ベクトルの全てのあり得
る組合わせのリストである。アクセスされたページ８４
は、これにより表わされるページが最後の時効プログラ
ム走査以後アクセスされたならば、アクセス・パターン
８２におけるＳＰ−ベクトルが生じる表示である。アク
セスされなかったページ８６は、ページが最後の時効プ
ログラム走査後アクセスされなかったならばページを表
わすＳＰ−ベクトルが生じる表示である。全アクセス８
８は、最後の８回の時効プログラム走査に対してアクセ
ス・パターン８２におけるＳＰ−ベクトルにより表わさ
れるページに対するアクセスの合計数の表示からなる。
このため、テーブル８０は、アクセスされたページ８４
およびアクセスされなかったページ８６が起生したこと
の如何に拘わらず、適当なＳＰ−ベクトルの実際にアク
セスされたパターンを更新するための情報を提供するた
め、あり得る各アクセス・パターン８２に対する迅速な
更新能力を提供する。また、全アクセス８８は、アクセ
ス・パターン８２の各々あるいは各ＳＰ−ベクトルにお
ける１をカウントする必要もなく、対応するページが何
回アクセスしたかのその時の合計を提供する。従って、
必要とされるスワッピングのための最低使用頻度ページ
を提供するため更に情報照会が可能である。

【００２７】次に図５において、参照番号１００により
全体的に示される本発明によるデータ処理システム１０
０がブロック図の形態で示される。このシステム１００
は中央処理装置（ＣＰＵ）１０４とメモリ１０６を含む
プロセッサ１０２を含む。ハード・ディスク記憶装置１
０８およびディスケット装置１１０の形態の別の記憶装
置が、プロセッサ１０２と接続されている。ディスケッ
ト装置１１０はシステム１００において本発明を実現す
るコンピュータ・プログラムが記録されたディスケット
１１２を収受する。システム１００は、プロセッサ１０
２へのユーザ入力を可能にするマウス１１４およびキー
ボード１１６、および視覚的データをユーザに対して表
示するディスプレイ１１８を含むユーザ・インターフェ
ース・ハードウエアを含む。システム１００はまた、プ
リンタ１２０をも含む。

【００２８】図６において、ページ・テーブル・エント
リの時効プログラム走査における本発明を示すフローチ
ャートが示される。時効プログラムは、ブロック１４０
で開始し、ブロック１４２における各ページ・テーブル
・エントリにおけるアクセスされた／アクセスされなか
ったビット・フラッグの読出しに進む。次に、時効プロ
グラムは調べられるページと対応するブロック１４４に
おけるＳＰ−ベクトルのその時の値を読出す。時効プロ
グラムは、次にブロック１４６においてＤａｔａ Ｉｎ
ｔｅｒテーブルを参照して、ブロック１４２で判定され
る如きアクセスされた／アクセスされなかったフラッグ
の状態に応じてＳＰ−ベクトルに対する正しい更新表示
を得る。ブロック１４８において、ＳＰ−ベクトルはブ
ロック１４２における判定された如きフラッグの状態に
基いて、またブロック１４６においてＤａｔａ Ｉｎｔ
ｅｒテーブルで見出される如き正しい更新表示により更
新される。次いで、時効プログラムは全てのフラッグが
判断ブロック１５０で走査されたかどうかを判定する。
判断ブロック１５０に対する応答がＮＯであれば、時効
プログラムはブロック１４２へ戻りアクセスされた／ア
クセスされなかったフラッグを更に読出す。判断ブロッ
ク１５０に対する応答がＹＥＳならば、時効プログラム
はこのエージング・サイクルに対して終了する。

【００２９】図７において、ページ・アウトされるペー
ジを識別する本発明のフローチャートが示される。ブロ
ック１６０で開始した後、ページ・アウトされる候補と
してのページ数「Ｘ」（必要に応じて予め選定できる同
調可能なパラメータ）が遊休リストの最低使用頻度の終
りに見出される。ブロック１６４において、Ｄａｔａ＿
Ｉｎｔｅｒテーブルの全アクセス８８（図４参照）を参
照することにより解釈される如きＳＰ−ベクトルにおけ
る最も少ない数の「１」を持つページが識別される。次
にブロック１６６において、このページ（複数または単
数の）がページ・アウトされ、その後ブロック１６８で
終了する。

【００３０】このため、本発明を用いることにより、更
に効率的なメモリ管理が達成される。各ページ・テーブ
ル・エントリにおける１つのアクセスされた／アクセス
されなかったビット・フラッグに依存するのではなく、
マルチビット・ベクトルが生成されて各ページの使用の
履歴を保持する。従って、各ページの更に信頼し得る状
態が、物理記憶から記憶装置へのスワッピングに先立ち
調べるため使用でき、Ｄａｔａ＿Ｉｎｔｅｒテーブルが
ビット・ベクトルにおける履歴データの解釈を簡単にす
る。

【００３１】

【発明の効果】本発明により、ページに対するより詳細
なアクセス履歴を保持することができる。このため、時
効プログラムは、物理記憶に対して余地が要求される
時、スワップ・アウトされるより適当なページを選択す
ることができる。

【図面の簡単な説明】

【図１】仮想記憶、物理記憶および記憶装置の相互関係
を示す図である。

【図２】従来技術によるページ・テーブルおよびページ
・テーブル・エントリを示す図である。

【図３】本発明によるビット・ベクトル収容場所を示す
図である。

【図４】本発明のベクトルのページ履歴を解釈するため
生成されるテーブルの図である。

【図５】本発明によるデータ処理システムの概略図であ
る。

【図６】本発明によるページ・テーブル・エントリを走
査する間の時効プログラムを示すフローチャートであ
る。

【図７】ページ・アウトされるページを識別する間の本
発明の動作を示すフローチャートである。

【符号の説明】

１２ 仮想記憶（アドレス指定可能メモリ） １４ 物理記憶（ＲＡＭ） １６ 記憶装置 ３０ ページ・テーブル ３２ ページ・テーブル・エントリ ３４ アドレス部 ３６ 情報フラッグ ３８ フラッグ ５０ 収容場所 ５２ ＳＰ−ベクトル ５４ ＳＰ−ベクトル ８０ Ｄａｔａ＿Ｉｎｔｅｒテーブル ８２ アクセス・パターン ８４ アクセスされたページ ８６ アクセスされなかったページ ８８ 全アクセス

Claims (9)

【特許請求の範囲】
1. 【請求項１】時効プログラムを含み、１つのプロセスの
   各ページをマッピングするためのページ・テーブル・エ
   ントリを持ったページ・テーブルを有し、複数のエージ
   ング・サイクルにおいて各ページ・テーブル内の各ペー
   ジ・テーブル・エントリに対するアクセスの履歴を記録
   するビット・ベクトルを有するページ・マネージャを使
   用するコンピュータ・システムのメモリ管理方法におい
   て、 ベクトルを解釈するためのテーブルを生成するステップ
   を含むことを特徴とする方法。
2. 【請求項２】複数の前記ベクトルを収容するための収容
   手段を生成するステップを更に含むことを特徴とする請
   求項１記載の方法。
3. 【請求項３】起り得るアクセス・パターンのリスト表示
   を生成し、 別のアクセスされた記録の後に前記アクセス・パターン
   がどのように現れるかのリスト表示を生成し、 別のアクセスされなかった記録の後に前記アクセス・パ
   ターンがどのように現れるかのリスト表示を生成し、 前記アクセス・パターン毎に前記アクセスされた記録の
   数を合計するステップを含むことを特徴とする請求項１
   記載の方法。
4. 【請求項４】前記合計ステップから前記アクセスの数を
   評価するステップを更に含むことを特徴とする請求項３
   記載の方法。
5. 【請求項５】時効プログラムを含むページ・マネージャ
   を用いてコンピュータ・システムにおけるメモリ管理を
   助ける装置であって、該ページ・マネージャが、プロセ
   スの各ページをマッピングするためのページ・テーブル
   ・エントリーを持ったページ・テーブルを有するものに
   おいて、 システムの各ページの複数のエージング・サイクルにお
   けるアクセス／非アクセス履歴を記録する複数のビット
   を含むビット・ベクトルと、 前記ベクトルに記録された前記履歴をコンパイルするテ
   ーブルとを含むことを特徴とする装置。
6. 【請求項６】複数の前記ベクトルを収容する収容手段を
   更に含むことを特徴とする請求項５記載の装置。
7. 【請求項７】前記テーブルが更に、 前記ビット・ベクトルの全ての起り得るアクセス・パタ
   ーンのリスト表示と、 別のアクセスされた記録の後に前記アクセス・パターン
   がどのように現れるかのリスト表示と、 別のアクセスされなかった記録の後に前記アクセス・パ
   ターンがどのように現れるかのリスト表示と、 前記アクセス・パターンの各々に対する前記アクセスさ
   れた記録の合計とを含むことを特徴とする請求項５記載
   の装置。
8. 【請求項８】メモリ管理システムを備えたコンピュータ
   ・システムにおいて、 前記コンピュータ・システムにおけるプロセスの各ペー
   ジの複数のエージング・サイクルにおけるアクセス／非
   アクセス履歴を記録する複数のビットを含むビット・ベ
   クトルと、 前記ビット・ベクトルを評価して、前記ページのどれが
   メモリから記憶手段へ取出されるべきかを判定する手段
   と、 前記ベクトルから得られた情報を保有するテーブルとを
   含むことを特徴とするコンピュータ・システム。
9. 【請求項９】複数の前記ベクトルを収容する手段を更に
   含むことを特徴とする請求項８記載の装置。