JPH0695970A

JPH0695970A - ページ・テーブル項目の効率的処理方法及び装置

Info

Publication number: JPH0695970A
Application number: JP5078552A
Authority: JP
Inventors: Shrikant N Parikh; シュリカント・エヌ・パリク
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1992-04-22
Filing date: 1993-03-15
Publication date: 1994-04-08

Abstract

(57)【要約】（修正有）【目的】ページング基準メモリー管理におけるページ
・テーブル項目のより効率的な処理を計る。【構成】ページ・テーブル及び各プロセスの各ページ
をマッピングし位置付けするページ・テーブル項目（Ｐ
ＴＥ）とを含む形式のページ機能を有するコンピュータ
・システムにおいて、物理的メモリーに位置付けされる
各プロセスの各ページに対する各ＰＴＥに対応するデー
タ構造を作成し、最後の経時処理サービス以来アクセス
されなかったページを識別すべくデータ構造を走査す
る。また、ページ・シグニチャ５２は、ページが物理的
メモリーにコミットされるとき、及び物理的にコミット
されたページにアクセスするときにリストをデータ構造
と共に更新して、物理的メモリーにあるページに対する
データ構造のみを有し、経時機能は物理的メモリーから
スワップすべきＰＴＥの走査の際、データ構造から適切
なＰＴＥのみを走査する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は広くはメモリー管理に関
し、特にページング基準メモリー管理におけるページ・
テーブル項目の有効な処理方法及び装置に関する。

【０００２】

【従来の技術】本発明はこの出願の出願人と同一人に対
して譲渡された次の米国特許出願の発明と関係がある。
“経時機能（ager) の効率増加方法及び装置”と称する
エス・パリックにより出願された米国特許出願（アイ・
ビー・エム整理番号第ＤＡ９−９２−０２０号）、“ペ
ージの経時処理用多重ビット・ベクトル”と称するエス
・パリックにより出願された米国特許出願（アイ・ビー
・エム整理番号第ＤＡ９−９２−０２８号）、“多重ビ
ット・ベクトル・経過記録の作表”と称するエス・パリ
ックにより出願された米国特許出願（アイ・ビー・エム
整理番号第ＤＡ９−９２−０３２号）、及び“物理的メ
モリーからスワップするページを予め定める方法及び装
置”と称するエス・パリックにより出願された米国特許
出願（アイ・ビー・エム整理番号第ＤＡ９−９２−０３
５号）等である。

【０００３】最近のマイクロプロセッサにおいて、仮想
メモリーの概念は物理的メモリーに関して使用される。
仮想メモリーは大きなアプリケーション・プログラム及
び（又は）複数のアプリケーション・プログラムに対し
て使用される物理的メモリーの量をより少くすることが
できる（コストのために重要である）。

【０００４】これは、１回に要求される物理的メモリー
の量は特定のアプリケーション・プログラム又はアプリ
ケーションのうちの極くわずかな部分のみであるという
事実から可能とされる。故に、同時に複数のアプリケー
ションを走行するコンピュータ・システムにおいては、
現在物理的メモリーにおいて走行しているアプリケーシ
ョンのために必要とされるデータ及びコードのみを物理
的メモリーに配置し、不使用コード及びデータは仮想メ
モリーに残留するか、ハード・ディスク・ドライブに記
憶したままにしておくことが可能である。

【０００５】ページング基準メモリー管理は、各々が典
型的に４Ｋ（４０００パイト）のメモリー・アドレスか
ら成るページの概念を使用する。仮想メモリーは使用可
能なメモリーが４Ｇ（４ギガバイト）あるとアプリケー
ションに信じさせる（３２ビット・アドレシング構造に
対して）のに対し、実際には、典型的に、１Ｍ（１メガ
バイト）より小さい物理的メモリー（ＲＡＭ）の中にあ
る。従って、物理的メモリーから他の記憶位置（例え
ば、ディスク／二次記憶域）にページを“スワップ”す
ることができることが必要である。

【０００６】ページング基準メモリー管理においてスワ
ッピングを可能にするため（例えば、“INTEL ”コーポ
レイション３８６及び４８６マイクロプロセッサ、以下
“ｉ３８６／ｉ４８６”と称する）、典型的には、各個
々のページをマップし、位置付けするよう作用するペー
ジング又はページ機能システムを使用する。マッピング
はページ・テーブル項目（ＰＴＥ）に各ページの位置を
リストするページ・テーブルを作成し維持することによ
って行われる。従って、アプリケーションが特定のペー
ジを要求したときはそのページはページ・テーブルを介
して走査することによって位置付けすることができる。
ＰＴＥはページのアドレスと共に、最も最近の使用を示
すアクセス／非アクセス・フラグを含む。

【０００７】物理的メモリーに対し、及び物理的メモリ
ーからのスワッピングの効率が最高となるよう試みるた
め、オペレーティング・システムは経時機能を供給す
る。経時機能の目的は、スペース、すなわち記憶域が必
要となったときに、物理的メモリーから最も最近使用さ
れていないページをスワップすることである。最近使用
されなかったページは、最初“遊休”リストに指定さ
れ、必要に応じてスワップされる。

【０００８】すなわち、使用されていないページは物理
的メモリーの必要となるかもしれない記憶域を専用する
より他の記憶装置（例えば、ディスク等）に配置する方
がより効率が良いということである。故に、経時機能及
びページング・システムは、共同して、ページの位置の
追跡を維持し、物理的メモリーに実際に必要とされるペ
ージを維持するよう作用する。

【０００９】基本オペレーティング・システムの実行性
能の決定要素の１つの鍵は、実行ページの次元、応答時
間、及び容量等残りのシステムの実行性能に直接衝撃を
与えるということから、ページング基準メモリー管理の
実行性能にあるということができる。従って、基本メモ
リー管理は十分注意して設計されるということが不可欠
である。最近のマイクロプロセッサにおいては、ページ
ング・メモリー管理に対する支援はあるが限定的であ
る。

【００１０】ページング・メモリー管理の効率は次の３
つの事項によって影響を受ける。すなわち、（１）経時
処理（aging)の効率及び有効性、（２）もはや、実行ペ
ージに所属していないページの正しい識別、及び（３）
経時処理サイクルの長さ等である。経時処理サイクルを
短くすることによって、典型的に、それに比例して実行
ページが減少する。オーバーコミットされたシステムに
対しては、かかる効率の不在は誤ったページに物理的メ
モリーを専用させる可能性があるので、経時機能は十分
効率が良いということが不可欠である。

【００１１】“ｉ３８６／ｉ４８６”のようなある最新
のマイクロプロセッサのページング基準メモリー管理ア
ーキテクチャにおいては、前述のように、メモリーの各
ページに対応するＰＴＥがある。ページ・テーブルの項
目又は挿入項目はページ・テーブルに存在する。各処理
又はプロセスはそれ自体の独立した１組のページ・テー
ブル及びＰＴＥ、又はそれらの集合を有する。

【００１２】ページの内容がアクセスされるときごと
に、基本ハードウェアによりそのページに対応するＰＴ
Ｅの“アクセス済”フラグがセットされる。このフラグ
は、そのページ・テーブルを通して最後に経時処理サー
ビス又は経時処理サイクルをして以来、そのページがア
クセスされた（又はアクセスされなかった）ということ
を経時機能に知らせるものである。

【００１３】経時機能はＰＴＥを走査した後、このフラ
グを消去する。経時機能は、典型的に、システムの全処
理のページ・テーブル全てを走査して、１つの全経時処
理サイクルを完了しなければならない。経時機能は周期
的に全ＰＴＥを走査し、ビット状況を検査し、そして最
近アクセスされなかったページのページング・アウト又
は抜出しを含みうる適当なアクションを実行する。

【００１４】

【発明が解決しようとする課題】しかしながら、“ｉ３
８６／ｉ４８６”マイクロプロセッサにおける、アクセ
スの正確な順序を含む正確なページ・アクセス・パター
ンの識別に対する支援はＰＴＥの“アクセス済／未アク
セス”ビットに限定される。基本ハードウェアにおい
て、ページ・アクセスの正確な順序を経時処理メモリー
管理に通知するページ・タイム・スタンプは使用可能で
はない。

【００１５】経時機能に割振られた時間は下記のように
注意深く使用されることが非常に重要である。すなわ
ち、（１）ページ・アウトされるべき次のページ群を識
別する選ばれたタスクに対し経時機能が効率的であるべ
きであり、（２）ページ・アウトされるべき必要なペー
ジを識別することに対し経時機能が正確であるべきであ
る。

【００１６】これらの事項に対する正しくない決定は、
誤ったページ・アウトを増大し、物理的メモリー要求を
増加し、最終的にシステムの競争性をひどく下げる結果
となるかもしれない。

【００１７】経時機能によって使用される中央処理装置
（ＣＰＵ）の時間はそのシステムの他の処理又はプロセ
スを犠牲にするものであり、完全な経時処理サイクルは
数回のＣＰＵ時間スライスがかかるかもしれない。経時
機能が消費する資源（ＣＰＵ時間のような）の効率良い
使用に対し、経時機能が異なる処理に対してこれら使用
可能な資源を慎重に割振ることが重要である。

【００１８】経時機能の作用の効率化に加え、次にペー
ジ・アウトされるであろう“遊休リスト”に指定された
ページの上位選択を促進することも重要である。現行シ
ステムはメモリーのページ・アウトをスワップするため
に、近似の最も最近不使用（ＬＲＵ）法を使用する。こ
の方法は、屡、特に、高度に動的且つオーバーコミット
されたシステムを不正確な決定に導く。

【００１９】前述のように、ひとたび、２つの物理的ペ
ージに対応するアクセス・フラグがセットされると、オ
ペレーティング・システムはどのページが最初アクセス
されたかを判別する方法がない。その上、ひとたび、２
つの異なるページに対応する２つのＰＴＥのアクセス・
フラグがリセットされると、オペレーティング・システ
ムはどのページが最後にアクセスされたかを判別する方
法がない。その結果、経時機能は全体的にスワップ・ア
ウトのため正しくないページ（すなわち、その１つは最
も最近使用されたもの）を選択する可能性がある。

【００２０】例えば、ＰＴＥを走査している間、経時機
能はアクセス・フラグをリセットした状態で２つのＰＴ
Ｅを検出するかもしれない。これは、経時機能に対し、
これらフラグが最後にリセットされた後、ページがアク
セスされなかったということを暗示するものである。そ
れは遊休リスト（ページ・アウトされるべき潜在的候補
のリスト）に対しこれら両ページを指定して、それらが
十分早くアクセスされなかった場合には、結局両方共ペ
ージ・アウトすることができる。

【００２１】換言すると、これら両ページは経時機能の
観点から平等に取扱われる。しかしながら、一方のペー
ジは最近にはアクセスされなかった非常に使用頻度が高
い（例えば、多使用ソフトウェアのコードを含むページ
等）ものであり、他方のページは本来使用頻度が低いも
のであるかもしれない。しかし、その最初のページは将
来第２ページよりアクセスの確率が高いかもしれない。

【００２２】経時機能による制限のため、そのページを
ページ・アウトする必要がある場合、経時機能による限
定的観点から両ページが同時に現われるので、最初のペ
ージ（すなわち、高頻度のページ）を選択することがで
きる。故に、最初のページがスワップ・アウトされた
後、再び照会する必要がある場合はページ障害が発生す
る。ページ障害は、典型的に、走行中のプロセスを停止
してそのページを捜し出し、物理的メモリーにそれをス
ワップ・バックしなければならないので、処理時間を遅
延させることになる。

【００２３】アクセス・ビット・フラグはページをアク
セスしたときは常に対応するＰＴＥにおいてセットされ
る。経時処理により順次ＰＴＥを走査して、アクセスさ
れたページ及びアクセスされていないページを識別し、
アクセスされていないページは結局は遊休リストに指定
されてページ・アウトされるかもしれない。これらＰＴ
Ｅに対応するページのサブセットのみが物理的メモリー
に存在するだろうから、ページ・テーブルのＰＴＥ全べ
てを走査する必要はない。

【００２４】典型的に、物理的メモリーに存在するペー
ジに対応する項目を捜し出すために、多数のＰＴＥを走
査しなければならない。本質的に、物理的メモリーに存
在するページに対応するＰＴＥを捜し出すためには、非
常に多数の項目を走査しなけれはならないかもしれな
い。

【００２５】従って、本発明は上記の問題に鑑みてなさ
れたもので、より効率的にマイクロプロセッサのメモリ
ーを管理する方法及び装置、特に、ページング基準メモ
リー管理におけるページ・テーブル項目のより効率的処
理を達成する方法及び装置を提供することを目的とす
る。

【００２６】

【課題を解決するための手段】本発明は、上記の課題を
解決するため、ページング基準メモリー管理のページ・
テーブル項目のより効率的な処理又はプロセスを達成す
る方法及び装置を開示する。本発明によりここに開示し
た方法及び装置は、経時処理サービス全体に対するより
短い時間で、経時機能がページング基準メモリー管理の
適切なページ・テーブル項目を走査できるようにする。

【００２７】本発明はその一面において、ページ・テー
ブル項目を効率よく処理する方法を提供する。物理的メ
モリーに位置付けされている各プロセスの各ページに対
する各ページ・テーブル項目に対応してデータ構造が作
成される。データ構造は走査されて、最後に経時処理サ
ービスが行われてから処理されなかったページを識別す
る。各プロセスに対するデータ構造のリストが作成され
る。

【００２８】データ構造は次の３つの要素から成る。す
なわち、ページ・シグニチャと、対応するページ・テー
ブル項目に対するポインタと、リストの次のデータ構造
に対するポインタとである。リストは、更に、最近最も
不使用から最も最近使用の順に配列される。

【００２９】物理的メモリーにページを有するＰＴＥの
みがスワップ・アウト可能として走査されるということ
が本発明の技術的利点である。本発明により、物理的メ
モリーにページを持たないＰＴＥを走査して時間を浪費
しないように、より効率良いメモリー管理が可能であ
る。

【００３０】

【実施例】以下、添付図面に基づき本発明の一実施例を
詳細に説明する。図１は仮想メモリーと、物理的メモリ
ーと、記憶装置との間の相互関係を説明するためのグラ
フ図である。図１において、１０はそれによってメモリ
ー・システムを全体的に示す。

【００３１】コンピュータ・プログラムが書込まれると
き、実際に物理的に存在しているものより多くアドレス
可能に使用することができるメモリーがあると理解し
て、書込みが行われる。典型的に、４ギガ（Ｇ）バイト
の仮想（すなわち、実際には存在していない）アドレス
可能メモリー１２が提供される。物理的メモリー（ＲＡ
Ｍ）１４の量は、コンピュータ・システム毎に変化する
が、その使用可能量は仮想メモリー１２より少ない。

【００３２】図１に示すように、物理的メモリー１４
は、ｎが典型的に１乃至６４間の可変数を示すものとす
ると、ｎＭ（ｎメガバイト）のメモリーを持つ。又、コ
ンピュータ・ハードウェアは、例えば、物理的メモリー
１４と関連して使用するハード・ディスク駆動装置のよ
うな記憶装置１６を使用することができる。

【００３３】コンピュータ・システム（図５）において
プロセス（すなわち、コンピュータ・プログラム）を走
行するとき、１８で示すようなページ（４Ｋデータから
成る）が仮想メモリー１２から物理的メモリー１４に転
送される。仮想メモリー１２から物理的メモリー１４に
ページが転送される順序は特にないので、仮想メモリー
１２の順次的ページは、物理的メモリー１４の順次的ペ
ージと一致しないかもしれない。

【００３４】コンピュータ・システムで走行するプロセ
スがページを使用すると、異なるプロセスが物理的メモ
リー１４の物理的スペースを要求するかもしれない。使
用可能なスペースがない場合、物理的メモリー１４のペ
ージを物理的メモリー１４から記憶装置１６に対して
“スワップ”する必要がある。その上、記憶装置１６に
記憶したページをプロセスが要求する場合、そのページ
は記憶装置１６から物理的メモリー１４にスワップされ
なければならない。

【００３５】ページング基準メモリー管理のジョブは仮
想メモリー１２と、物理的メモリー１４と、記憶装置１
６との間でページをマップし、捜出することである。次
に、図２に基づき説明すると、“ｉ３８６／ｉ４８６”
マイクロプロセッサによるページング基準メモリー管理
は典型的に複数のページ・テーブル項目３２を含むペー
ジ・テーブル３０を使用する。各ページ・テーブル項目
３２はアドレス部３４と一列の情報ビット又はフラグ３
６とから成る。

【００３６】情報フラグ３６は、例えば、ページが物理
的メモリーに存在するか否か、ページが読取り／書込み
ページにあるか否か等を示すため、及びアクセス済／未
アクセス・フラグ（３８で示す）を含む等多くの目的の
ために使用される。フラグ３８の目的は、ページが最近
使用されたか、又は使用されなかったかの追跡の維持を
ページング基準メモリー管理が実行できるようにするこ
とである。フラグ３８は基本ハードウェア（ｉ３８６／
ｉ４８６）によりページがアクセスされる度ごとにセッ
トされる。

【００３７】ページング基準メモリー管理に関連して、
物理的メモリー１４と記憶装置１６間のスワッピングを
補助するために経時機能が使用される。経時機能の目的
はアクセス済／未アクセス・フラグ３８を走査すること
であり、物理的メモリー１４にスペースが必要となった
ときに、物理的メモリー１４から記憶装置１６に対して
最も最近不使用なページをスワップすることである。

【００３８】単一のアクセス済／未アクセス・フラグ３
８から経時機能に対して使用可能な情報量は限定されて
いるため、経時機能は物理的メモリー１４から誤ったペ
ージをスワップするよう選択してしまう可能性がある。
ひとたび、異なるＰＴＥに対するフラグがセットされる
と、経時機能はどのフラグ３８が最も最近セットされた
かということを知る方法がないという事実から上記の可
能性が存在する。その上、経時機能がＰＴＥすべてを走
査すると、フラグ３８はリセットされてしまうため、ど
のページが最後にアクセスされたかを判別する方法がな
い。

【００３９】経時機能は周期的に全ＰＴＥを走査して、
フラグ３８の状況を検査する。経時処理プロセスはＰＴ
Ｅが多数のため本質的に時間消費であるＰＴＥを順次的
に走査する。物理的メモリーにそれら全べてが存在する
か否かに拘らず、現行経時機能は全ＰＴＥの走査が要求
されるが、ＰＴＥのあるものは物理的メモリーに存在す
るのみであるから、全ＰＴＥの走査は必要がない（すな
わち、ページが物理的メモリーに存在しなければ、物理
的メモリーからスワップ・アウトすることはできな
い）。

【００４０】実際に物理的メモリーに存在するページに
対応する項目又はエントリを捜し出すために、典型的に
は、多数のＰＴＥを走査しなければならないかもしれな
い。かくして、先行技術においては、物理的メモリーに
存在するページすべてに対応するＰＴＥを“訪問”する
ために、非常に多数の又は大量のＰＴＥを走査する必要
があった。

【００４１】経時機能によって消費されるＣＰＵ時間
は、システムにおいて走行する他の処理時間を消費する
ことであるから、経時機能による消費時間を効率良くす
ることが重要である。故に、経時機能のより効率良い使
用は物理的メモリーにあるページのみのＰＴＥを走査す
ることによって実現することができる。

【００４２】図３は本発明による処理又はプロセスを示
すグラフ図である。図３において、５０は本発明に従っ
て構成された特別目的データ構造を全体的に示すもので
ある。構造５０はＰＴＥに記録されているページ・アク
セス情報を経時機能がより効率良く処理することを可能
にする。各データ構造５０はその中に特別データが配置
されている複数のフィールドを有する。

【００４３】図３に示すように、データ構造５０は３つ
のフィールドを提供する。すなわち、それらは個有のペ
ージ・シグニチャ５２（例えば、物理的ページ番号）
と、それに対応するＰＴＥを指す第１のポインタ５４
と、複数の構造５０を含むリスト（図４）の次の項目又
はエントリを指す第２のポインタ５６である。

【００４４】図４は特別目的リスト６０を例示するプロ
セスのフローチャートである。システムの各プロセスに
対して、６２又は６４で指定したようなサブセット又は
“オプチリスト”（選択リスト、optilist）が構成され
る。各ノード６６，６７，６８，６９等は前述のよう
に、データ構造５０を構成する。プロセスが物理的メモ
リーにページをコミットするか、又は物理的にコミット
されたページをアクセスしたときごとに、適切なオプチ
リストの終りに項目が加えられる（本来、最も最近使用
されなかった項目は各プロセスに対するリストの始めの
方へ向う傾向となる）。

【００４５】ページ・シグニチャ５２（図３）は各オプ
チリストを最適な長さに維持する重要な役割りを果た
す。リストの各項目を訪問したときに、ページ・シグニ
チャ５２は対応するＰＴＥの内容に比較されて、オプチ
リストの項目がまだメモリーに物理的に存在するページ
に対応するか否かが検査される（ページはスワップ・ア
ウトされたか割振り解除されたかもしれず、又は、ＰＴ
Ｅはある他のページに再割振りされたかもしれない。後
者の場合、異なるリスト項目が如何なる方法かにより作
成されたであろう）。

【００４６】共用ページの場合、２つの項目が２つの異
なるオプチリストに存在する。不一致が発生した場合、
ＰＴＥは経時機能によって走査する必要がないので、オ
プチリスト項目は解放される。システムのプロセス全べ
てを通した経時処理スィープの終了により、全べてのオ
プチリストは再び最適の長さとされる。又、オプチリス
トは各プロセスに対する物理的メモリーに存在するペー
ジ数をカウントするためのカウンタを用意することがで
きる。本発明は、又ある物理的メモリーの使用を要求す
るが（関係するものと全く同じ製品）、効率の増加はそ
の使用を補う以上に大きい。

【００４７】図５及び図６は本発明のオペレーションを
例示するフローチャートであり、図５は本発明によるデ
ータ構造を構成するプロセスを例示するフローチャート
（全体的に７０で示す）、及び図６はプロセスのために
ＰＴＥを走査するときの本発明による活動を例示するフ
ローチャートである。

【００４８】プロセス７０はブロック７２において開始
し、ブロック７４に進み、メモリーに対し物理的にコミ
ットされるページのために、又は、物理的にコミットさ
れたページに対して行われるアクセスのために、“リス
ト”ノードの割振りが行われる。ブロック７６に進み、
最初ノードのシグニチャ・フィールドが満たされる。ブ
ロック７８において、ＰＴＥアドレス・フィールドが満
たされ、ブロック８０において、そのプロセスに対応す
る最も最近使用されたリストの終りにノードが加えられ
る。プロセス７０はブロック８２に進み終了する。

【００４９】図６は経時機能によるプロセスの走査中に
おける本発明の活動を例示するものである。走査はブロ
ック８４において開始し、ブロック８６において、特定
のプロセスに対するリストの次のノードを選択する。ブ
ロック８８に進み、ノードのポインタがＰＴＥフラグの
走査のために使用される。ブロック９０において、ＰＴ
Ｅがまだ同じリスト項目に対応するか否かを判別するた
めにページ・シグニチャが使用される。

【００５０】決定ブロック９２において、ＰＴＥとリス
ト項目がまだ同一か否かが判別される。その応答がイエ
スの場合、走査はブロック９４において継続され、決定
ブロック９７に進み、後述の如く決定する。決定ブロッ
ク９２における応答がノーの場合、ブロック９６におい
て、項目はリストから解放され、ブロック９８におい
て、リストの“修復”が行われる（すなわち、リストは
項目の除去により短くされる）。

【００５１】走査はブロック９４において継続され、決
定ブロック９７に進み、この経時処理サイクルが行われ
る否かを判別する。その応答がノーであれば、本発明の
プロセスはブロック８６に戻って前述のように実行し、
決定ブロック９７における応答がイエスの場合、本発明
のプロセスはブロック９９において停止する。

【００５２】図７は本発明によるデータ処理システムを
例示したブロック図である。図７において、１００は本
発明の一実施例によるデータ処理システムを全体的に示
し、そこに含まれているプロセッサ１０２は中央処理装
置（ＣＰＵ）１０４及びメモリー１０６を含む。ハード
・ディスク記憶装置１０８及びディスケット装置１１０
の形式の追加のメモリーがプロセッサ１０２に接続され
る。

【００５３】ディスケット装置１１０は、システム１０
０において本発明を実施するコンピュータ・プログラム
・コードが記録されているディスケット１１２が差し込
まれる。システム１００はプロセッサ１０２に対し使用
者の入力を可能にするマウス１１４及びキーボード１１
６と、使用者に可視データを供給する表示装置１１８と
を含む使用者インターフェース・ハードウェアを含む。
又、システム１００はプリンタ１２０も持つことができ
る。

【００５４】以上、本発明の好ましい一実施例を詳細に
説明したが、本発明はそれに限定されるものではなく、
本発明の理念の範囲内において多くの変化変更が可能で
ある。

【００５５】

【発明の効果】本発明は、以上説明したように構成し、
特に物理的メモリーにページが存在するＰＴＥのみを走
査するようにしたことにより、処理効率を向上すること
ができるので、処理時間が短縮され、能力を向上するこ
とができる。

【図面の簡単な説明】

【図１】仮想メモリーと、物理的メモリーと、記憶装置
との相互関係を示すグラフ図。

【図２】従来技術によるページ・テーブル及びページ・
テーブル項目を説明するためのグラフ図。

【図３】本発明によるデータ構造を示すグラフ図。

【図４】本発明によるプロセスを示すグラフ図。

【図５】本発明によるデータ構造の構成方法を例示する
フローチャートを示す図。

【図６】プロセスのためＰＴＥを走査するときの本発明
による活動を例示するフローチャートを示す図。

【図７】本発明によるデータ処理システムのブロック
図。

【符号の説明】

１０メモリー・システム１２仮想メモリー１４物理的メモリー１６記憶装置１８ページ３０ページ・テーブル３２ページ・テーブル項目３４アドレス部３６フラグ３８アクセス済／未アクセス・フラグ５０データ構造５２ページ・シグニチャ５４第１のポインタ５６第２のポインタ１００データ処理システム１０２プロセッサ１０４中央処理装置１０６メモリー１０８ハード・ディスク装置１１０ディスケット装置１１４マウス１１６キーボード１１８表示装置１２０プリンタ

Claims

【特許請求の範囲】

【請求項１】ページ・テーブルと各プロセスの各ペー
ジをマッピングし位置付けするページ・テーブル項目と
を有する形式のページ機能と、経時機能とを使用するコ
ンピュータ・システムにおいて、ページ・テーブル項目
を処理する方法であって、物理的メモリーに位置付けされる各プロセスの各ページ
に対する各ページ・テーブル項目に対応するデータ構造
を作成し、最後の経時処理サービス以来アクセスされなかったペー
ジを識別するべく前記データ構造を走査する、各工程を
含むことを特徴とするページ・テーブル項目の処理方
法。
【請求項２】前記処理方法は、更に、各プロセスに対
する前記データ構造のリストを作成する工程を含むこと
を特徴とする請求項１記載のページ・テーブル項目の処
理方法。
【請求項３】前記データ構造を作成する工程は、更
に、前記データ構造の各々に対するページ・シグニチャを作
成し、前記データ構造から対応するページ・テーブル項目に対
するポインタを作成し、前記データ構造から前記リストの次のデータ構造に対す
るポインタを作成する、各工程を含むことを特徴とする
請求項２記載のページ・テーブル項目の処理方法。
【請求項４】前記走査工程は、更に、前記データ構造
が前記ページ・テーブル項目に対応することを確認する
工程を含むことを特徴とする請求項１記載のページ・テ
ーブル項目の処理方法。
【請求項５】ページ・テーブルと各プロセスの各ペー
ジをマッピングし位置付けするページ・テーブル項目と
を有する形式のページ機能と、経時機能とを使用するコ
ンピュータ・システムにおいて、ページ・テーブル項目
を処理する装置であって、物理的メモリーに位置付けされた各プロセスの各ページ
に対する各ページ・テーブル項目に対応するデータ構造
を含み、前記データ構造は走査され、最後の経時処理サ
ービス以来アクセスされなかったページを識別するよう
にしたことを特徴とするページ・テーブル項目の処理装
置。
【請求項６】前記処理装置は、前記各プロセスに対す
るデータ構造のリストを含むことを特徴とする請求項５
記載の処理装置。
【請求項７】ページ・テーブルと各プロセスの各ペー
ジをマッピングし位置付けするページ・テーブル項目と
を有する形式のページ機能と、経時機能とを使用するペ
ージ・テーブル項目を処理するコンピュータ・システム
であって、物理的メモリーに位置付けされた各プロセスの各ページ
に対する各ページ・テーブル項目に対応するデータ構造
を作成する手段と、最後の経時処理サービス以来アクセスされなかったペー
ジを識別するため前記データ構造を走査する手段とを含
むことを特徴とするコンピュータ・システム。
【請求項８】前記コンピュータ・システムは、更に、前記各プロセスに対するデータ構造のリストを作成する
手段を含むことを特徴とする請求項７記載のコンピュー
タ・システム。