JPS63125021A - Analog-digital converter - Google Patents

Analog-digital converter

Info

Publication number
JPS63125021A
JPS63125021A JP27263886A JP27263886A JPS63125021A JP S63125021 A JPS63125021 A JP S63125021A JP 27263886 A JP27263886 A JP 27263886A JP 27263886 A JP27263886 A JP 27263886A JP S63125021 A JPS63125021 A JP S63125021A
Authority
JP
Japan
Prior art keywords
converter
digital signal
signal
comparator
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27263886A
Other languages
Japanese (ja)
Inventor
Hiroshi Koyama
博 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP27263886A priority Critical patent/JPS63125021A/en
Publication of JPS63125021A publication Critical patent/JPS63125021A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain a proper digital signal by converting a digital signal into an analog signal and converting the signal into a 2nd digital signal by the same device so as to obtain the difference between the both. CONSTITUTION:An analog signal is converted into a 1st digital signal by using a 1st A/D converter 4, a comparator 6 and a logic circuit 7, then converted into a 2nd analog signal by using a 2nd D/A converter 5 and converted again into the 2nd digital signal by using the same circuit. If the accuracy of the comparator is deteriorated and the level of the 1st digital signal is increased by S from an accurate value, after the 1st digital signal is converted into the 2nd analog signal and the quantity of the 2nd digital signal obtained through digital conversion by the same comparator again is increased by nearly 25 more than the accurate value. Thus, the error S is obtained by subtracting the 1st digital signal from the 2nd digital signal.

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明はA/D変換器に関し、更に詳しく言えば正確な
ディジタル信号を得ることを可能とするA/D変換器の
構成に関する。
DETAILED DESCRIPTION OF THE INVENTION (A) Field of Industrial Application The present invention relates to an A/D converter, and more specifically, to the configuration of an A/D converter that makes it possible to obtain accurate digital signals.

(ロ)従来の技術 第2図は従来例に係るA/D変換器の構成図である。(
1)は抵抗ラダーとスイッチ群によって構成諮れるD/
A変換器、(2)はA/D変換すべきアナログ信号aと
D/A変換器(1〉から出力されるアナログ信号すとの
レベルを比較するフンパレータである。また(3)はフ
ンパレータ(2)の比較結果検知信号に基づいてD/A
変換器(1)のスイッチ群を制御するロジック回路であ
る。
(b) Prior Art FIG. 2 is a block diagram of a conventional A/D converter. (
1) is a D/
The A converter (2) is a humperator that compares the levels of the analog signal a to be A/D converted and the analog signal output from the D/A converter (1). D/A based on the comparison result detection signal of 2)
This is a logic circuit that controls the switch group of the converter (1).

なお、図においてV□、は基準電圧であり、抵抗Rの個
数およびスイッチの個数はともに256個である。
In the figure, V□ is a reference voltage, and the number of resistors R and the number of switches are both 256.

次に従来例のA/D変換器の動作につい説明する。いま
アナログ人力aの信号レベルが254.5/256XV
□、であるとする。
Next, the operation of the conventional A/D converter will be explained. The signal level of analog human power a is now 254.5/256XV
□.

まずロジック回路(3)はスイッチ群の中から中央のス
イッチのみオンすることにより、D/A変換器(1)か
らにV□、のb信号を出力する。フンツメレータ2はa
信号とb信号と比較し、その結果(a>b)はロジック
回路(3)にディジタル変換データの最上位桁ビットが
1″として貯えられる。
First, the logic circuit (3) outputs the b signal of V□ from the D/A converter (1) by turning on only the central switch among the switch group. Huntsmeleta 2 is a
The signal is compared with the b signal, and the result (a>b) is stored in the logic circuit (3) with the most significant bit of the digital conversion data being 1''.

次にロジック回路(3)はスイッチ群の中から特定のス
イッチのみを選択してオンすることにより、b信号の出
力を3/4 V*tyとする。コンパレータ2はこのb
信号とa信号とを比較するが、a>bであるから最上位
桁ビットの次の桁ビットも“1”となる。
Next, the logic circuit (3) selects and turns on only a specific switch from the switch group, thereby setting the output of the b signal to 3/4 V*ty. Comparator 2 is this b
The signal is compared with the a signal, and since a>b, the bit next to the most significant bit also becomes "1".

同様にして、b信号のレベルを7/8vRIF、15/
16 V*!r 、 31/32 V*tt 、 63
/64 V**v 、 127/12g■□、に順次変
更することにより、ディジタルデータの各桁ビットを求
めるが、これらはいずれもa信号のレベルより大きいの
で各桁ビットは“1”となる。
Similarly, the level of the b signal is set to 7/8vRIF, 15/
16 V*! r, 31/32 V*tt, 63
/64 V**v, 127/12g■□, to obtain each digit bit of the digital data, but since these are all higher than the level of the a signal, each digit bit becomes "1". .

次に1番下側のスイッチをオンとするとD/A変換器1
から255/256 V□、が出力される。このときa
<bとなるから、この最後の桁ビットは“Onとなる。
Next, when you turn on the bottom switch, D/A converter 1
255/256 V□ is output. At this time a
Since <b, this last digit bit becomes “On”.

このようにしてこのアナログ信号のディジタル変換デー
タは、(11111110)となる。
In this way, the digital conversion data of this analog signal becomes (11111110).

このように従来例のA/D変換器はアナログ信号を首尾
よくディジタル信号に変換することができる。
In this way, the conventional A/D converter can successfully convert an analog signal into a digital signal.

(ハ)発明が解決しようとする問題点 ところでフンパレータはオフセット電圧や温度ドリフト
および電源電圧の変動によってその特性が変わり、測定
精度が劣化するが、従来例のA/D変換器の構成によれ
ばその影響をそのまま受けて変換精度が劣化するという
問題がある。
(c) Problems to be Solved by the Invention Incidentally, the characteristics of a humperator change due to offset voltage, temperature drift, and fluctuations in power supply voltage, and measurement accuracy deteriorates. However, according to the configuration of a conventional A/D converter, There is a problem in that the conversion accuracy is deteriorated due to this influence.

本発明はかかる従来の問題点に鑑みて創作されたもので
あり、コンパレータの特性が変動しても高精度の変換精
度を維持することができるA/D変換器の提供を目的と
する。
The present invention was created in view of such conventional problems, and an object of the present invention is to provide an A/D converter that can maintain high conversion accuracy even if the characteristics of the comparator vary.

(ニ)問題点を解決するための手段 本発明のA/D変換器は、第1のD/A変換器、第2の
D/A変換器、コンパレータおよびロジック回路を有す
ることを特徴としている。
(d) Means for Solving the Problems The A/D converter of the present invention is characterized by having a first D/A converter, a second D/A converter, a comparator, and a logic circuit. .

(*)作用 まず第1のD/A変換器、コンパレータおよびロジック
回路を用いて、従来例と同様な方法により、測定すべき
第1のアナログ信号を第1のディジタル信号に変換する
(*) Operation First, the first analog signal to be measured is converted into a first digital signal using a first D/A converter, a comparator, and a logic circuit in the same manner as in the conventional example.

次いで第2のD/A変換器により該第1のディジタル信
号を第2のアナログ信号に変換する。
A second D/A converter then converts the first digital signal into a second analog signal.

この第2のアナログ信号を、第1のD/A変換器、コン
パレータおよびロジック回路を用いて第2のディジタル
信号に変更する。
This second analog signal is changed into a second digital signal using a first D/A converter, a comparator, and a logic circuit.

いまフンパレータの精度が劣化して入力アナログ信号を
変換した第1のディジタル信号の大きさが本来の正確な
値よりもSだけ大きくなったとする。この第1のディジ
タル信号を第2のアナログ信号に変換した後、再び同じ
フンパレータを介して第2のアナログ信号をディジタル
変換して得た第2のディジタル信号の大きさは本来の正
確な値よりも(よぼ2Sだけ大きくなる。
Suppose now that the accuracy of the frequency converter has deteriorated and the magnitude of the first digital signal obtained by converting the input analog signal has become larger by S than the original accurate value. After converting this first digital signal into a second analog signal, the magnitude of the second digital signal obtained by digitally converting the second analog signal through the same humperator is higher than the original accurate value. (It becomes larger by about 2S.

従って、例えば第2のディジタル信号から第1のディジ
タル信号を減算すると誤差Sを得ることができるので、
正確なディジタル信号を容易に求めることができる。
Therefore, for example, by subtracting the first digital signal from the second digital signal, the error S can be obtained.
Accurate digital signals can be easily obtained.

(へ)実施例 次に図を参照しながら本発明の実施例について説明する
。第1図は本発明の実施例に係るマイクロコンピュータ
に内蔵されたA/D変換器の構成図である。
(F) Embodiments Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram of an A/D converter built into a microcomputer according to an embodiment of the present invention.

図において、(4)は第1のD/A変換器であり、ロジ
ック回路(7)によりそのスイッチのオン・オフが制御
される。(5)は抵抗ラダーを第1のD/A変換器と共
有する第2のD/A変換器であり、不図示のCPUかも
出力される制御信号によりそのスイッチのオン・オフは
制御される。
In the figure, (4) is a first D/A converter, and its switch is controlled on/off by a logic circuit (7). (5) is a second D/A converter that shares a resistance ladder with the first D/A converter, and its switch on/off is controlled by a control signal output from a CPU (not shown). .

また(6)はアナログ信号c、dのレベルを比較するコ
ンパレータ、(7)はフンパレータ(6)の比較結果に
基づいて第1のD/A変換器(4)のスイッチをオン・
オフ制御するロジック回路である。
Further, (6) is a comparator that compares the levels of analog signals c and d, and (7) is a comparator that turns on the switch of the first D/A converter (4) based on the comparison result of the hum comparator (6).
This is a logic circuit that controls off.

(8)は切替スイッチであり、測定すべきアナログ入力
か、又は第2のD/A変換器(5)のアナログ出力のい
ずれかを選択してコンパレータ(6)に入力する。
(8) is a changeover switch which selects either the analog input to be measured or the analog output of the second D/A converter (5) and inputs it to the comparator (6).

次に本発明の実施例の動作について説明する。Next, the operation of the embodiment of the present invention will be explained.

まず切替スイッチ(8)により測定すべきアナログ入力
をコンパレータ(6)に入力する。第1のD/AIe換
器(4)、コンパレータ(6〉、ロジック回路(7)で
構成きれるA/D変換器は従来と同様な動作を行う。こ
れによりアナログ入力はディジタル信号に変換される。
First, the analog input to be measured is input to the comparator (6) using the changeover switch (8). The A/D converter, which consists of a first D/AIe converter (4), a comparator (6>), and a logic circuit (7), operates in the same way as a conventional one.This converts the analog input into a digital signal. .

いま説明の便宜上、正確に変換きれる場合にはディジタ
ル信号の値はRであるべきが、コンパレータ(6〉の精
度の劣化により得られたディジタル信号はR+S1であ
ったとする。すなわち、Slが誤差である。
For convenience of explanation, it is assumed that the value of the digital signal should be R if it can be converted accurately, but the digital signal obtained due to the deterioration of the accuracy of the comparator (6>) is R + S1. In other words, Sl is an error. be.

次にCPUはこのディジタル信号R+Sに基づいて第2
のD/A変換器(5)のスイッチを制御し、該第2のD
/A変換器(5)からR+Sに対応するアナログ信号を
出力させる。次いでスイッチ(8)はスイッチを切替え
てこのアナログ信号をコンパレータ(6)に入力する。
Next, the CPU generates a second signal based on this digital signal R+S.
controls the switch of the D/A converter (5) of the second D/A converter (5).
/A converter (5) outputs an analog signal corresponding to R+S. The switch (8) then switches to input this analog signal to the comparator (6).

第1のD/A変換器(4)、フンパレータ(6) 、ロ
ジック回路(7)で構成されるA/D変換器は、このア
ナログ信号をディジタル信号に変換する。ところで、こ
の場合にも精度の劣化したコンパレータ(6)を用いて
ディジタル変換を行っているので、誤差S2を生じる。
An A/D converter composed of a first D/A converter (4), a humparator (6), and a logic circuit (7) converts this analog signal into a digital signal. Incidentally, in this case as well, since digital conversion is performed using a comparator (6) with degraded accuracy, an error S2 occurs.

従ってこのディジタル信号の値はR+81+52となる
Therefore, the value of this digital signal is R+81+52.

一般に51とS2の値は異なるが、元々この値は小さい
ので81−32−8と仮定しても実際の測定結果にほと
んど影響ない。そこで、いまこのように仮定すると、最
初に得られたディジタル信号(R+S)と2回目に得ら
れたディジタル信号(R+S+S)の差はSであるから
、これから正しいディジタル信号の値Rを容易に得るこ
とができる。
Generally, the values of 51 and S2 are different, but since this value is originally small, even if it is assumed to be 81-32-8, it will have little effect on the actual measurement results. Now, assuming this, the difference between the first digital signal (R+S) and the second digital signal (R+S+S) is S, so it is easy to obtain the correct digital signal value R from this. be able to.

このように本発明の実施例によれば、コンパレータ(6
)の精度が悪くても正しいディジタル信号データを得る
ことが可能となる。
As described above, according to the embodiment of the present invention, the comparator (6
Even if the accuracy of ) is poor, it is possible to obtain correct digital signal data.

(ト)発明の詳細 な説明したように、本発明によれば精度のあまり良くな
い低価格のコンパレータを用いて高精度のA/D変換が
可能となる。またコンパレータの精度が経時的に劣化し
ても、これを補償して適正なディジタル変換データを得
ることができる。
(G) As described in detail, according to the present invention, high-precision A/D conversion can be performed using a low-cost comparator that is not very accurate. Furthermore, even if the accuracy of the comparator deteriorates over time, this can be compensated for and appropriate digital conversion data can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例に係るA/D変換器の構成を示
す図、 第2図は従来例のA/D変換器の構成を示す図である。 (1)・・・D/A変換器、 (2)、 (6)・・・
コンパレータ、<3)、(7)・・・ロジック回路、(
4)・・・第1のD/A変換器、 (5)・・・第2の
D/A変換器、 (8)・・・切替スイッチ。 出願人 三洋電機株式会社外1名 代理人 弁理士 西野卓嗣 外1名 第1図 e11’Lll?rll)%i
FIG. 1 is a diagram showing the configuration of an A/D converter according to an embodiment of the present invention, and FIG. 2 is a diagram showing the configuration of a conventional A/D converter. (1)...D/A converter, (2), (6)...
Comparator, <3), (7)...logic circuit, (
4)...first D/A converter, (5)...second D/A converter, (8)...changeover switch. Applicant Sanyo Electric Co., Ltd. and one other agent Patent attorney Takuji Nishino and one other person Figure 1 e11'Lll? rll)%i

Claims (1)

【特許請求の範囲】[Claims] 第1のD/A変換器と、第2のD/A変換器と、コンパ
レータと、ロジック回路によって構成され、まず第1の
D/A変換器、コンパレータおよびロジック回路により
測定すべき第1のアナログ信号を第1のディジタル信号
に変換し、次いで前記第2のD/A変換器により該第1
のディジタル信号を第2のアナログ信号に変換した後、
再び第1のD/A変換器、コンパレータおよびロジック
回路により該第2のアナログ信号を第2のディジタル信
号に変換し、更に該第1のディジタル信号と第2のディ
ジタル信号から適正なディジタル信号を得ることを特徴
とするA/D変換器。
It is composed of a first D/A converter, a second D/A converter, a comparator, and a logic circuit. converting an analog signal into a first digital signal; and then converting the analog signal into a first digital signal by the second D/A converter.
After converting the digital signal into a second analog signal,
The second analog signal is again converted into a second digital signal by the first D/A converter, comparator and logic circuit, and a proper digital signal is further converted from the first digital signal and the second digital signal. An A/D converter characterized by obtaining.
JP27263886A 1986-11-14 1986-11-14 Analog-digital converter Pending JPS63125021A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27263886A JPS63125021A (en) 1986-11-14 1986-11-14 Analog-digital converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27263886A JPS63125021A (en) 1986-11-14 1986-11-14 Analog-digital converter

Publications (1)

Publication Number Publication Date
JPS63125021A true JPS63125021A (en) 1988-05-28

Family

ID=17516711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27263886A Pending JPS63125021A (en) 1986-11-14 1986-11-14 Analog-digital converter

Country Status (1)

Country Link
JP (1) JPS63125021A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012049782A (en) * 2010-08-26 2012-03-08 Toppan Printing Co Ltd Sequential comparison type ad converter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012049782A (en) * 2010-08-26 2012-03-08 Toppan Printing Co Ltd Sequential comparison type ad converter

Similar Documents

Publication Publication Date Title
JP3130528B2 (en) Digital to analog converter
JPS58181323A (en) Digital-analog converter with calibrating function
EP0104999B1 (en) Gain switching device with reduced error for watt meter
JP2001024509A (en) Sequential comparator ad converter of charge redistribution self-correcting system
JPH04150519A (en) Digital/analog converter
JPS63125021A (en) Analog-digital converter
JP2000068830A (en) Da converter and successive-comparison type ad converter using the da converter
JPS6161577B2 (en)
JPH0373822B2 (en)
JPS6094534A (en) Digital-analog converter
JPS56164628A (en) Parallel feedback type analog-to-digital converter
JP2626100B2 (en) Multi-point measuring device
JPS5847327A (en) Analog-to-digital converter
JP2893889B2 (en) Voltage generation measurement device
JPS5863227A (en) Digital-analog converting circuit
JPH01227525A (en) D/a converter
JPS5919487B2 (en) analog to digital converter
JPS59141827A (en) Analog/digital conversion controller
SU594582A1 (en) Analogue-digital function converter
JPS60134628A (en) A/d converter
JPH0140531B2 (en)
JPH0497618A (en) Oscillator
JPS58212220A (en) Method for compensating offset voltage of analog- digital converter
JPH0361240B2 (en)
JPS62145929A (en) Digital-analog converter