JPS63124635A - スタツフ同期ｐｃｍ多重化方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、スタッフ同期ＰＣＭ多重化方式に関し、特に
、スタッフビットを利用した通信方法に関する。

〔概　要〕

本発明は、スタッフ同期ＰＣＭ多重化方式において、 スタッフビットにデータ信号を挿入して送受信すること
により、 例えば補助信号を伝送して回線利用の効率化を図ったも
のである。

〔従来の技術〕

従来、この種のスタッフ同′＃ＪＩｐ　ＣＭ多重化方式
におけるスタッフビットは、スタッフ時に送信側で情報
ビット中の定められた位置に挿入され、受信側ではこれ
を除去する構成であり、ノンスタッフ時にはスタッフビ
ットは存在せず通常の情報ビットのみとなる。

第２図は従来例のスタッフ同期ＰＣＭ多重化方式を用い
たＰＣＭ多重化システムの要部を示すブロック構成図で
ある。第２図において、低次群信号は送信側メモリ回路
１へ記憶され、スタッフ制御回路５からの制御信号によ
り読み出され、多重化回路３で高次群信号に多重化され
る。この多重化されるときに、スタッフ操作が行われス
タッフビットが挿入される。受信側では、分離回路４で
高次群信号から低次群信号に分離された後、デスタッフ
制御回路６からの制御を受けた受信側メモリ回路２で、
デスタッフ操作の行われた低次群信号が取り出される。

このデスタッフ操作では、挿入されたスタッフビットが
除去される。

〔発明が解決しようとする問題点〕

上述した従来のスタッフ同期ＰＣＭ多重化方式で、情報
ビット中に挿入されるスタッフビットは、低次群から高
次群へ、および高次群から低次群への信号の多重化によ
る時間（位相）ずれを補正することが役割であり、スタ
ッフビット自身の持つ値（「１」、「Ｏ」）はなんの意
味をもなしていない。すなわち、スタッフビットの数だ
け情報量が減少することになる。例えば、スタッフビッ
トを１フレーム中に１ビット持ちスタッフ率を０．５と
するフレーム構成であれば、２フレームの時間中で、一
つの信号が消滅することとなる。

上記のように、従来のスタッフ同期ＰＣＭ多重化方式は
、信号の多重化を行い回線の有効利用を図っているスタ
ッフ同期ＰＣＭ多重化方式にもかかわらず、スタッフ時
には常に１ビツト情報量を失う欠点があった。

本発明の目的は、上記の欠点を除去することにより、よ
り効率的に回線を有効利用できるスタッフ同期ＰＣＭ多
重化方式を提供することにある。

〔問題点を解決するための手段〕

本発明は、送信側でスタッフビットを挿入し、受信側で
上記スタッフビットを除去するスタッフ同期ＰＣＭ多重
化方式において、送信側で上記スタッフビットに外部か
らデータ信号を挿入し、受信側でこのスタッフビットに
挿入されたデータ信号を分離出力することを特徴とする
。

〔作　用〕

送信側において、スタッフビットを挿入したとき、その
スタッフビットに外部からデータ信号を挿入する。例え
ばデータ信号が４ビツトからなる信号で（１０１０）の
場合には、１番目のスタッフビットに「１」を挿入し、
以下順に２．３および４番目のスタッフビットにそれぞ
れ「０」、「１」および「０」を挿入する。そして、受
信側ではデスタッフ操作時に、スタッフビットの状態を
検出し、外部へデータ信号［１０１０］として出力する
。

従って、この例では、スタッフビットを１フレーム中に
１ビット持ちスタッフ率を０．５とするフレーム構成の
場合には、８フレームの伝送で４ビツトの一つのデータ
信号が送受できることになり、回線の利用効率を高める
ことが可能となる。

〔実施例〕

以下、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例によるＰＣＭ多重化システム
の要部を示すブロック構成図である。

本実施例は、送信側においては、入力された低次群信号
を記憶する送信側メモリ回路１と、この送信側メモリ回
路１に接続されスタッフ制御を行うスタッフ制御回路５
と、送信側メモリ回路１から出力される低次群信号を高
次群信号に多重化するとともにスタッフビットを挿入し
て受信側へ送出する多重化回路３と、上記スタッフビッ
トにパルス入力端子９から入力されるデータ信号を挿入
するパルス挿入回路７とを含み、受信側においては、送
信側から送出された高次群信号を受信し低次群信号に分
離する分離回路４と、この分離された低次群信号を記憶
する受信側メモリ回路２と、受信側メモリ回路２に接続
されデスタッフ制御を行うデスタッフ制御回路６と、デ
スタッフ制御回路６に接続されデスタッフ制御回路６の
出力より上記スタッフビットの状態を検出しデータ信号
を分離しパルス出力端子１０を介し外部の出力するパル
ス分離回路８とを含んでいる。

次に、本実施例の動作について説明する。

送信側メモリ回路１へ記憶された低次群信号はスタッフ
制御回路５からの制御信号により読み出され、多重化回
路３へ送られ、多重化された高次群信号となり次段へ送
出される。また、パルス入力端子９を入力とする外部か
らのデータ信号は、パルス挿入回路７でスタッフ制御回
路５からの制御によってスタッフビットへ挿入され多重
化回路３で多重化される。

受信側では、分離回路４で高次群信号を低次群信号に分
離し、受信側メモリ回路２では、この分離された低次群
信号を記憶し、デスタッフ制御回路６からの制御信号に
従いデスタッフ操作を行い、送信側メモリ回路１へ入力
された低次群信号と同一の信号を出力する。

一方、パルス分離回路８では、デスタッフ制御回路６の
出力からスタッフビットが「０」であるか「１」である
かの状態を検出し、所定フレーム（例えば、データ信号
が４ビツトで、スタッフビットが２フレームごとに挿入
される場合には、８フレーム。）ごとにまとめてデータ
信号としてパルス出力端子１０を介して外部へ送出する
。

本発明の特徴は、第１図において、パルス挿入回路７に
よりスタッフビットに外部からのデータ信号を挿入し、
パルス分離回路８によりこの挿入されたデータ信号を分
離して外部へ出力することにある。

〔発明の効果〕

以上説明したように、本発明は、スタッフ同期ＰＣＭ多
重化方式におけるスタッフビットに、外部から任意にデ
ータ信号が挿入・分離できる構成をとることで、多重化
された一回線を使って外部からの独立した一信号例えば
補助信号が送受でき、効率的な回線使用が得られる効果
がある。従って、本発明によればコストダウンされたデ
ィジタル回線を構成することができその効果は大きい。

【図面の簡単な説明】

第１図は本発明の一実施例によるＰＣＭ多重化システム
の要部を示すブロック構成図。 第２図は従来例によるＰＣＭ多重化システムの要部を示
すブロック構成図。 １・・・送信側メモリ回路、２・・・受信側メモリ回路
、３・・・多重化回路、４・・・分離回路、５・・・ス
タッフ制御回路、６・・・デスタッフ制？ｔ１）回路、
７・・・パルス挿入回路、８・・・パルス分離回路、９
・・・パルス入力端子、１０・・・パルス出力端子。

Claims (1)

【特許請求の範囲】
1. （１）送信側でスタッフビットを挿入し、受信側で上記
   スタッフビットを除去するスタッフ同期ＰＣＭ多重化方
   式において、 送信側で上記スタッフビットに外部からデータ信号を挿
   入し、受信側でこのスタッフビットに挿入されたデータ
   信号を分離出力する ことを特徴とするスタッフ同期ＰＣＭ多重化方式。