JPS63121987A - ニユ−ロンタイプ計算機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ ニューロンタイプ計算機であって、従来各アンプ間を受
動素子（抵抗）で結合していたのを演算器に置換し、任
意のｎ次多項式を評価関数とする問題の極小解を求める
ことを可能とする。

［産業上の利用分野］ 本発明はニューロンタイプ計算機に関し、更に詳しくは
、ｎ次の多項式を評価関数とする問題の極小解を求める
ことができるようにしたニューロンタイプ計算機に関す
る。

ＮＰ完全問題は、ＬＳＩの配置、配線、論理回路の簡単
化、テストパターン生成その他いたるところに発生する
。この問題は、通常のディジタル計算機では、しらみつ
ぶしに解を求めない限り最適解は得られない。従って、
処理時間が長くなり、事実上大きな問題は扱えない。

そこで、このような問題を解決する１つの方法として人
間のニューロンの１ｉ３ｔｉに似せたニューロンタイプ
の計算機が提案されている。このニューロンタイプの計
算機を用いれば、ＮＰ完全問題の幾つかを高速に解くこ
とができる。そして、より多くの問題を解けるようにす
るにはより複雑な式の評価関数を扱えるようにする必要
がある。

［従来の技術］ 第３図は従来のニューロンタイプ計算機の構成例を示す
図である。図において、１は同相アンプ、２は逆相アン
プである。同相アンプ１と逆相アンブ２のペアが複数個
結合されており、これらアンプ１．２間は、マトリクス
状に配された抵抗３で結合されている。４は各アンプ１
，２の入力部に接続された抵抗とコンデンサよりなる時
定数回路である。該時定数回路４は、回路が定常状態に
達するまでの時間を決定する。

このように構成された回路をもつニューロンタイプ計算
機は ・・・（１） なる式で表わされる評価関数Ｅの極小解（■１゜Ｖ２．
・・・ＶＮ）を計算することができることが知られてい
る。ここで、Ｖ＋、Ｖｊ　は同相アンプ１の出力、ＲＮ
は同相アンプの出力Ｖ＋、Ｖ；　間を接続する抵抗の値
である。（１）式の右辺第２項は外部入力より与えられ
る初期値で、系を起動させるためのものである。

ここで、各抵抗３にそれぞれ（１）式で示す抵抗値番目
を付与し、回路を動作させると、第３図に示す回路のア
ンプ１．２はある値にそれぞれ収束する。ここで、各同
相アンプ１の出力を順次■１１Ｖ２＋・・・ＶＮとして
（１）式に代入してやれば、求まったＥが与えられた問
題の極小解ということになる。このようにして、例えば
ＮＰ完全問題の代表であるトラベリング・セールスマン
問題を解くことができる。

トラベリング・セールスマン問題とは、例えば第４図に
示すようにＡ−Ｄの４点をセールスマンが全て回り、且
つ最短距離で回るにはどうすればよいかという問題とし
て表わされる。△〜Ｄの４点を回る方法は図に示すよう
にいろいろ考えられ、各点を結ぶ線分の長さを第３図の
抵抗３のそれぞれに対して与えてやり、回路を起動させ
れば各点を結ぶ線分の和が極小となるような値（評価関
数）を決定することができる。

尚、第３図に示すニューロンタイプ計算機の抵抗３は固
定であるが、これを外部計算機から可変できるように構
成することもできる。第５図は抵抗３を可変できる構成
にした例を示す図である。

ディジタル計算機（図示せず）から入力されたデータは
−Ｈレジスタ１１に入る。レジスタ１１の出力はＤ／Ａ
変換器１２によりアナログ信号に変換され、続く乗算器
１３ｒアンプ（図示せず）からの信号と積算される。こ
の乗算器１３の積算出力を抵抗１４に入力することで等
価的に抵抗の値を変えることができる。このようにして
抵抗の値をディジタル計算機からの制御信号により可変
で　′きるようにすることにより、どのようなＮＰ完全
問題にも対処することができる。

［発明が解決しようとする問題点］ 従来のニューロンタイプ計算機は、（１）式に示すよう
な任意の２次式を評価関数とする問題を解くことはでき
る。しかしながら、通常のＮＰ完全問題は２次式で表現
できるとは限らず、ｎ次式の方が容易であることが多い
。例えばｎ次式の問題として、以下のような例が考えら
れる。

積和形の論理式の恒真判定について考える。具体的な問
題としては、「どのような入力に対してもその論理式の
出力が１になるか否か」という問題の判定を行うことが
考えられる。

論理式の恒真判定は、論理式簡単化（論理合成）、論理
設計検証等を行う際に基本プロシジャとして用いられ、
処理速度を殆ど決定する。従って、恒真判定を高速に行
うことは極めて重要である。

積和形の論理式のうち、１つの積項をキューブと呼び、
幾つかのキューブの集まり（積和形の論理式のこと）を
カバーと呼ぶ。キューブは１つの積項をカバーは積和形
で表わされた論理式を表現する。

ｎ入力９ｍ出力の１つの積項ｐに対して、大きさが２ビ
ツトの要素をｎ個と、大きさが１ビツトの要素をｍ個も
つベクタを用意し、各入力変数×１、ｘ２．、、、ｘｎ
に対して、ｐがちしｘｉを含めばベクタのｉ番目の要素
を０１にし、罰を含めばベクタのｉ番目の要素を１０に
する。そして、もしともに含まなければｉ番目の要素を
１１にする。

出力変数Ｖｌ、ｙ２．．．．ｙｎに関しては、ｙｉがｐ
を含むのであればベクタの（ｎ＋ｉ）番目の要素を１に
、そうでなければＯにする。このようにしてできあがる
ベクタをキューブといい、入力変数の部分を１ｎｐｕｔ
　ｐａｒｔ、出力変数の部分をｏｕｔｐｕｔｐａｒｔと
いう。

更に、与えられた論理式を積和形に変形し、キューブの
集合として表現したもの（集合中の各キューブのＯＲを
とると考える）をカバーという。

く例〉 論理式 ％式％ は、積項ＡＳ、ＢＣ，ＣＤにそれぞれ対応するキューブ
（０１０１１１１１１０）。

（１１１００１１１１１）、　　（０１１１０１１１１
０）、（１１１１１ ０１００１）を用いて次のようにカバーとして表現され
る。

２つのキューブ間のＡＮＤ演算としてインターセクショ
ン（１ｎｔｅｒｓｅｃｔｉｏｎ）が次のように定義され
る。２つのキューブｐ、ｑのインターセクションを施し
た結果、ｐ、ｑはキューブであり、各要素の値は第６図
に示すようなものとなる。尚、φは結果のキューブが存
在しないことを表わす。カバー間のインターセクション
はそれぞれのカバーの各キューブ間でインターセクショ
ンを実行し、それらの結果の和とする。

カバーを用いると、ある積和形の論理式が恒真であるこ
とは次のように言える。

く恒真判定〉 積和形の論理式の出力をＯにする入カバターンがないこ
とである。

論理式の出力をＯにする入カバターンがエネルギー最小
となる評価式を作り、それを用いてニューロンマシンを
動かせばよい。ニューロンマシンの計算結果が論理式の
出力を１とすれば、その論理式は恒真である。

そこで、論理式のカバーとのインターセクションがＯに
なる入カバターンがエネルギー最小となるような評価式
を作る。

〈評価式〉 今ｎ入力変数あるとすると、１つのキューブは２ｎビツ
トなので、２ｎ個のアンプを用いる。

（■１〜Ｖ２　Ｎ　）とすると条件は次の２つとなる。

■ｖ１とＶｌ＋Ｉ　（ｉ　−１〜ｎ　）のどちらかが１
で他方はＯｏ ■論理式のカバーＣとのインターセクションが００上の
２つの条件が満たされる時に最小となる評価式を作れば
よい。

■Ｌｔ　ＡΣ（Ｖ＋　＋Ｖｌ＋１−１　＞　２＋！：な
り、２次式で神１ 済む。しかし、■はｎ変数のどれかとのインターセクシ
ョンがＯ（φ）になることを条件にする必要があるため
ｎ次式が必要である。

ブの数をｍ個とする。

Ｇｒｒ　Ｖ＋　＋Ｃ＋＋ＩＪＶｎｕ＄インターセ’）シ
ｓンが０（φ）の時のみ０となることから、ｎ変数すべ
てに対してインターセクションがＯでない時のみ正の値
をとり、他の場合はＯとなる。

（２）の条件式を２次式で表わすことは、不可能と考え
られる（ｎ次式がいる）。

従来のニューロンタイプ計算機では、任意のｎ次の多項
式を評価関数とする問題の極小解を求めることはできな
かった。

本発明はこのような点に鑑みてなされたものであって、
任意のｎ次の多項式を評価関数とする問題の極小解を求
めることができるニューロンタイプ計算機を提供するこ
とを目的としている。

［問題点を解決するための手段］ 第１図は本発明の原理ブロック図である。第３図と同一
のものは同一の符号を付して示す。図において、１は同
相アンプ、２は逆相アンプで、これら同相アンプ１と逆
相アンプ２のペアが図に示すように複数個結合されてい
るるそし、各アンプ１．２間は演算器２１で結合されて
いる。尚、演算器２１人力配線の“・印は接続状態を示
す。

第３図に示す従来装置と比較して、抵抗で結合されてい
たのを演算器で結合するようにしたのが構成上の相異で
ある。

［作用］ ０次の多項式を有する評価関数Ｅは次式で与えられる。

ここで、ｆ　　（Ｖｌ、　Ｖｚ　、　、　、　、　Ｖｎ
　）は０次の多項式、ｖｔ　＋　Ｖｚ　＋　−−−は演
算器２１の入力？ｆｆ圧、Ｑ−’＜Ｖ＋’）は逆ｒｌｊ
数である。（３）式を時間ｔについて微分すると ｄ　Ｅ／ｄｔ　−−Ｌ　（ｄ　／ｄｖｉ　）　ｆ　　（
Ｖｔ　、　Ｖ２　、　。

ｉｎ＋１ 、　、　Ｖｎ　）　　（ｄ　Ｖｔ　／ｄｔ）−Σ！：ｌ
　−’　（Ｖｔ　）　／Ｒｉｊ＋ｉ となる。従って１ Ｃ（ｄ　Ｖｔ　／ｄｔ）　−（ｄ　／ｄｖｉ　）ｆ　　
（Ｖｌ　、　Ｖｚ＋０．−Ｖｎ）−（Ｖ＋／Ｒ） を満たすように、各珊幅器の出力の多項式和を求めてこ
れらをアンプに接続すればよい。このようにすると、 一−ΣＣＱ　”’　（Ｖｔ　＞　　（ｄ　Ｖｔ　／ｄｔ
）　２１．１ ・・・（３） となり、ｄ　Ｅ／ｄｔ−Ｑなら任意の１についてｄＶ＋
／ｄｔ＝ｏが成立する。従って、回路の安定状態で評価
量＠Ｅの極小値を得ることができる。ここで、各演算器
２１は入力電圧Ｖ＋　　（ｉ　＝１．２．。

０．ｎ）に対して （ｄ／ｄｖｉ　）ｆ　（Ｖｔ、Ｖｚ、、、、Ｖｎ）を出
力するように乗算器と加算器とで構成すればよい。

［実施例］ 以下、図面を参照して本発明の実施例を詳細に説明する
。

第２図は本発明の一実施例を示す構成ブロック図である
。第１図と同一のものは同一の符号を付して示す。図に
おいて、２２は系が起動されてから安定するまでの時定
数を決める時定数回路、２３は各演算器２１とアンプ１
，２間に接続された電流制限抵抗である。演哀器２１は
入力信号の多項式和を演算して出力する。このような回
路が安定した状態における同相アンプ１の出力を■１゜
Ｖ２　、、、、Ｖｎとし、（３）式に代入すると、評価
量′ｔｌｉＥの極小値を求めることができる。

［発明の効果］ 以上詳細に説明したように、本発明によれば、アンプ間
を０次の多項式和を演算する演算器で接続することによ
り任意の０次の多項式を評価関数とする問題の極小解を
求めることができるニューロンタイプ計算機を実現する
ことができる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図は本発明の一
実施例を示す構成ブロック図、第３図は従来のニューロ
ンタイプ計算機の構成例を示す図、第４図はトラベリン
グ・セールスマン問題の説明図、第５図は抵抗を可変で
きる構成にした例を示す図、第６図はインターセクショ
ンの説明図である。 第１図において、 １は同相アンプ、 ２は逆相アンプ、 ２１は演算器である。 １；周相アンプ ２．逆相アンプ 本発明の原理ブロック図 第１図 ］Ｉ同相アンプ ２ｉ１１１栢アング Ｚト時定軟回路 ２３・４ＦＬ 本発明のｍ−ｊを元す構成ブロック図 第２図 ３Ｉ抵抗 ４、嘩囲泪協 突来のニューロンタイプｌ！ｌ貴器の構成〃Ｊを注４図
角■３　図 トラベリング・セールスマン匣題の脱＃４図第４図 低値を可変でさる端ｆｙ、Ｌニジた−１を示４圏第５図 インターセクション○説明図 第６図

Claims (1)

1. 【特許請求の範囲】 同相アンプ（１）と逆相アンプ（２）のペアが複数個結
   合されてなるニューロンタイプ計算機において、 各アンプ（１）、（２）間の結合を演算器（２１）を介
   して結合するように構成したことを特徴とするニューロ
   ンタイプ計算機。