JPS6311803Y2 - - Google Patents

Info

Publication number
JPS6311803Y2
JPS6311803Y2 JP1985136797U JP13679785U JPS6311803Y2 JP S6311803 Y2 JPS6311803 Y2 JP S6311803Y2 JP 1985136797 U JP1985136797 U JP 1985136797U JP 13679785 U JP13679785 U JP 13679785U JP S6311803 Y2 JPS6311803 Y2 JP S6311803Y2
Authority
JP
Japan
Prior art keywords
pulse
circuit
pulse signal
signal
dial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1985136797U
Other languages
English (en)
Other versions
JPS6181280U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1985136797U priority Critical patent/JPS6311803Y2/ja
Publication of JPS6181280U publication Critical patent/JPS6181280U/ja
Application granted granted Critical
Publication of JPS6311803Y2 publication Critical patent/JPS6311803Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 (産業上の利用分野) 本考案は、交換機のダイヤルパルス送出回路に
おけるダイヤルパルスの送出制御に関する。
第1図は、従来からクロスバー交換機で使用さ
れているダイヤルパルス発生回路である。第1図
において、Bは電源、Gは地気、PGは第1巻線
と第2巻線を持つ水銀接点リレー、pgはリレー
PGの接点、Pは中継線A,Bにダイヤルパルス
を送出するリレー、p0,p1はその接点である。
R1〜R7は抵抗であり、Cはコンデンサ、接点st
は本回路を起動するものである。
本回路は、接点stの動作により起動され、PG
リレーの第1巻線を流れる電流は、接点pgを動
作させる方向に働き、第2巻線を流れる電流は、
コンデンサを充電しながら接点pgを現状のまま
維持する方向に働く。初期は第2巻線の励磁力が
強く、接点pgは不動作であるが、コンデンサC
が充電されるに従い第2巻線の電流が減少し、第
1巻線の励磁力の方が強くなると接点pgは動作
し、Mと接続する。この状態でPGリレーの第1
巻線と第2巻線を流れる電流は反転し、第1巻線
の励磁力は接点pgを復旧する方向に働き、第2
巻線の励磁力はコンデンサCの放電電流により動
作状態を維持するように働く。コンデンサCの放
電電流が減少するに従い第2巻線の励磁力が低下
し、第1巻線の励磁力が打勝つたとき接点pgは
復旧し、最初の状態に戻り以後繰り返しパルスを
発生する。接点pgの端子SはリレーPの巻線と
接続し、Pの動作・復旧により中継線A,Bに接
点p0,p1を介しパルス送出を行なう。送出するパ
ルス幅は、抵抗R1〜R7及びコンデンサCで定ま
り、パルス幅の制御は通常R2〜R7の接続を変更
して行なう。
第2図は、電子交換機で使用されるダイヤルパ
ルス送出回路であり、第2図において、B1,B2
は電源、E,Gは地気、Tr1,Tr2はトランジス
タ、D1,D2はダイオード、R1〜R6は抵抗、及び
Pはパルス送出リレーであり、中継線A,Bに対
し接点p0,p1を介してダイヤルパルスを送出す
る。
電子交換機においては、パルス発生回路は処理
装置の一部として組み込まれ、プログラム制御に
より一定幅のパルスが処理装置より発生し、本回
路の入力端子INに加えられる。入力端子INにパ
ルスが加えられるとトランジスタTr1が飽和し、
次いでトランジスタTr2も飽和しパルス送出リレ
ーを駆動し、入力端子INに加えられるパルスが
継続する間リレーを保持する。次に、入力端子
INに加えられていたパルスの復旧によりトラン
ジスタTr1,Tr2は遮断状態となるが、リレーP
は抵抗R1〜R4、ダイオードD2の閉回路により定
まる復旧遅延特性に従つて復旧する。送出するパ
ルス幅の制御は、抵抗R1〜R4の接続を変更して
行なう。
(考案が解決しようとする問題点) 以上のごとく、従来技術におけるパルス発生回
路及びパルス送出回路では、電磁リレーを使用
し、リレーコイルのインダクタンスとコイルとを
接続する抵抗回路の時定数やコンデンサの充放電
特性を利用し、電磁リレーの動作・復旧特性に変
更を加えることで送出するダイヤルパルス幅の制
御を行なつている。本回路に要求されるパルス幅
は、接続する回線や対向する機器により微妙に異
なり、通常パルス幅の設定は製造後出荷前に行な
われ、中継線と接続する出力端子でのパルス波形
を測定しつつ、前記抵抗回路より最適な抵抗値の
接続を選択しているのが実情である。
従つて、調整段階において多大の工数を要し、
設定されたパルスも前記時定数と電磁リレーの動
作・復旧特性で決まり、高精度なものは期待でき
ない。又、第1図のようにコンデンサの充放電を
利用したものは、経年変化によるコンデンサ容量
の変動がパルス幅を不安定にする等の欠点があ
る。
従つて、本考案は従来の技術の上記欠点を改善
するもので、その目的は、パルス幅制御をデイジ
タル化することによりパルス幅調整の簡易化、高
精度化及び安定化を図るダイヤルパルス送出回路
を提供することにある。
(問題点を解決するための手段) 本考案は、交換機のダイヤルパルス送出回路に
係る。
本考案は、このようなダイヤルパルス送出回路
において、(a)ダイヤルパルスの送出毎に所定のパ
ルス幅のパルス信号1を発生するパルス発生回路
と、(b)パルス信号1よりも十分に高周波のパルス
信号2を常時発生するクロツク発生回路と、(c)パ
ルス信号1の入力の有無に基づいて入力クロツク
の計数及び停止を行うと共に、設定値に基づく所
定数まで計数するとキヤリー信号を出力するカウ
ンタ回路、前記キヤリー信号及びパルス信号1に
基づいてパルス信号3を出力する出力ゲート回
路、及び前記パルス信号2及びパルス信号3に基
づいて前記カウンタ回路に入力クロツクを供給す
る入力ゲート回路から成るパルス幅制御回路と、
(d)中継線にパルス信号3と同期したダイヤルパル
スを送出するパルス送出回路とを有して構成され
る。
(実施例) 以下、本考案を実施例に基づき図面を参照して
詳細に説明する。
第3図は、本考案の第1の実施例のブロツク図
である。第3図において、パルス発生回路PGは
出力として得ようとするダイヤルパルスのパルス
幅Tに比し長く、かつ一定のパルス幅T1のパル
ス信号1を発生する。クロツク発生回路CGは、
前記パルス信号1より短周期T2の繰り返しパル
ス信号2を発生する。パルス幅制御回路PWCは、
前記パルス信号1とパルス信号2を入力し、パル
ス信号1のパルス幅を調整しパルス信号3として
パルス送出回路PSに出力する。パルス送出回路
PSは中継線A,Bと接続し、該中継線に入力し
た前記パルス信号3と同期したダイヤルパルス信
号を送出するためのスウイツチング回路である。
第4図は、本考案におけるパルス幅制御回路
PWCの第1の実施例の回路図である。第4図に
おいて、4ビツトのバイナリカウンタCNTはプ
リセツトデータ端子1〜4、プリセツト端子5、
イネーブル端子6、クロツク入力端子7、及びキ
ヤリー出力端子8を持つ。又、G1はアンドゲー
トであり、G2はナンドゲートである。R1〜R4
は抵抗であり、プリセツトデータ端子1〜4に電
圧Bを供給する。J1〜J4はジヤンパ端子であり、
プリセツトデータ端子1〜4と地気Gを接続する
ことでプリセツトデータ端子に地気Gを供給す
る。
従つて、ジヤンパ接続の有無により、プリセツ
トデータ端子1〜4に入力するデータ値を可変に
することができる。
パルス信号1が未入力の状態ではプリセツト端
子5が有効で、プリセツトデータ端子1〜4で定
められる値Mが、パルス信号2がアンドゲートG
1を経由しクロツク入力端子7に到来する毎にカ
ウンタCNTにプリセツトされる。パルス信号1
が入力すると、プリセツト端子5が無効となりイ
ネーブル端子6が有効となつて、カウンタCNT
は計数を開始し、パルス信号1の入力以降到来す
るパルス信号2のパルスを(24−1)−M個計数
するとキヤリー端子8が有効となり、キヤリー端
子8と接続するナンドゲートG2においてパルス
信号1との一致がとれ、ナンドゲートG2の出力
端子3からパルス信号3をパルス送出回路PSに
出力するとともに、アンドゲートG1からパルス
信号2の出力を抑止し、カウンタCNTの計数の
更新を停止する。パルス信号3は、パルス信号1
がナンドゲートG2に入力している間継続して出
力し、パルス信号1の停止と同時に停止する。以
上のようにパルス信号3は、パルス信号1の前縁
をパルス信号2のパルスを計数する時間だけ遅延
させることで得られる。従つて、目的とするダイ
ヤルパルスのパルス幅Tを T1−N・T2TT1−(N−1)・T2 N=(24−1)・M なる範囲に収めるようにプリセツトデータ値Mを
定めれば、パルス信号3のパルス幅T3は次の範
囲で得られる。
T1−N・T2T3T1−(N−1)・T2 TとT3の誤差ΔTは、 ΔT=(T−T3)T2 となる。他方、パルス信号3を入力し中継線にダ
イヤルパルスを送出するパルス送出回路PSで生
じる誤差は、前記ΔTに比し無視できる程度のも
のが要求されるが、一般にダイヤルパルスの許容
誤差は数msec程度であり、半導体スウイツチン
グ素子を使用すれば十分である。
以上説明したように第1の実施例では、ダイヤ
ルパルスのパルス幅の調整は、調整前のパルス信
号の前縁を他のパルス信号のパルスを計数する時
間だけ遅延することで行ない、デイジタル制御を
可能とし、調整の幅はジヤンパ端子の接続により
一通りに定まり、誤差は計数するパルス信号の1
周期以内に収まり、更に経年変化も伴わない等、
パルス幅制御において調整の簡単化と高精度で安
定なパルスを得ることができる。
更に本実施例では、調整前のパルス信号の幅と
計数されるパルス信号の周期に高精度が要求され
るが、従来技術の説明で述べたように、パルス発
生回路PGを処理装置の一部に含み、プログラム
制御で高精度なパルスを発生でき、又、クロツク
発生回路CGは処理装置で使用され、水晶発振器
を原発振とするクロツクを(分周後)利用できる
電子交換機でのダイヤルパルス送出制御回路とし
て非常に有効であり、パルス発生回路PGとクロ
ツク発生回路CGは、複数のパルス幅制御回路
PWCとパルス送出回路に共通に設備すればよく、
他の回路も汎用のカウンタ素子とゲート素子及び
半導体スウイツチング素子等安価な部品で構成で
き、極めて経済的に実現できる。
(考案の効果) 本考案は、パルス幅制御をデイジタル化したこ
とによりパルス幅調整の簡単化と高精度、高安定
なパルスを得られ、クロスバー交換機又は電子交
換機のダイヤルパルス送出制御回路として経済的
に実現することができる。
【図面の簡単な説明】
第1図は従来のクロスバー交換機におけるダイ
ヤルパルス発生回路、第2図は従来の電子交換機
におけるダイヤルパルス発生回路、第3図は本考
案によるダイヤルパルス発生回路のブロツク図、
第4図は第3図におけるパルス幅制御回路のブロ
ツク図である。 PG……パルス発生回路、CG……クロツク発生
回路、PWC……パルス幅制御回路、PS……パル
ス送出回路、CNT……カウンタ、G1……アン
ドゲート、G2……ナンドゲート。

Claims (1)

  1. 【実用新案登録請求の範囲】 交換機のダイヤルパルス送出回路において、 (a) ダイヤルパルスの送出毎に所定のパルス幅の
    パルス信号1を発生するパルス発生回路と、 (b) パルス信号1よりも十分に高周波のパルス信
    号2を常時発生するクロツク発生回路と、 (c) パルス信号1の入力の有無に基づいて入力ク
    ロツクの計数及び停止を行うと共に、設定値に
    基づく所定数まで計数するとキヤリー信号を出
    力するカウンタ回路、前記キヤリー信号及びパ
    ルス信号1に基づいてパルス信号3を出力する
    出力ゲート回路、及び前記パルス信号2及びパ
    ルス信号3に基づいて前記カウンタ回路に入力
    クロツクを供給する入力ゲート回路から成るパ
    ルス幅制御回路と、 (d) 中継線にパルス信号3と同期したダイヤルパ
    ルスを送出するパルス送出回路とを有すること を特徴とするダイヤルパルス送出回路。
JP1985136797U 1985-09-09 1985-09-09 Expired JPS6311803Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1985136797U JPS6311803Y2 (ja) 1985-09-09 1985-09-09

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1985136797U JPS6311803Y2 (ja) 1985-09-09 1985-09-09

Publications (2)

Publication Number Publication Date
JPS6181280U JPS6181280U (ja) 1986-05-29
JPS6311803Y2 true JPS6311803Y2 (ja) 1988-04-06

Family

ID=30695238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1985136797U Expired JPS6311803Y2 (ja) 1985-09-09 1985-09-09

Country Status (1)

Country Link
JP (1) JPS6311803Y2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5013005U (ja) * 1973-06-01 1975-02-10
JPS51107009A (ja) * 1975-03-17 1976-09-22 Nippon Electric Co Daiyaruparusuchukeikairo

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5013005U (ja) * 1973-06-01 1975-02-10
JPS51107009A (ja) * 1975-03-17 1976-09-22 Nippon Electric Co Daiyaruparusuchukeikairo

Also Published As

Publication number Publication date
JPS6181280U (ja) 1986-05-29

Similar Documents

Publication Publication Date Title
US4011516A (en) Frequency correction arrangement
US4017747A (en) First timing circuit controlled by a second timing circuit for generating long timing intervals
US4763222A (en) Vehicle suspension control with actuating circuit protection
US4274056A (en) Charge amplifier with minimum offset voltage
JPS6311803Y2 (ja)
US3732442A (en) Electrical timing device
JPH0255968B2 (ja)
US5619115A (en) Charging and discharging integration circuit for alternately charging and discharging a capacitor
JP3963421B2 (ja) 制御発振システムとその方法
US5200648A (en) Emulator circuit and method for generating CMOS level clock input
JPS62262512A (ja) コム発生器
EP0909030B1 (en) Integrated device for use in a monostable circuit
JPS586693A (ja) ダイヤルパルス送出回路
CA2154703C (en) Fixed-interval timing circuit and method
JPH0537262Y2 (ja)
US3023363A (en) Rate divider circuit
JPS626188B2 (ja)
JPS5832354Y2 (ja) 遅延機能を有するリレ−駆動回路
JPS5914811Y2 (ja) 電圧特性補償回路
JPS5915411B2 (ja) ケイスウカイロ
SU1169132A1 (ru) Формирователь радиоимпульсов
JPS6217755B2 (ja)
JPS63146594A (ja) 電子化チヨ−ク回路
JPS602640Y2 (ja) 減衰振動回路
SU512593A1 (ru) Устройство дл контрол регулировки контактной системы стартстопного телеграфного аппарата