JPS63117269A - 複数信号の比較回路 - Google Patents
複数信号の比較回路Info
- Publication number
- JPS63117269A JPS63117269A JP62132001A JP13200187A JPS63117269A JP S63117269 A JPS63117269 A JP S63117269A JP 62132001 A JP62132001 A JP 62132001A JP 13200187 A JP13200187 A JP 13200187A JP S63117269 A JPS63117269 A JP S63117269A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- circuit
- transistors
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 description 12
- 230000002457 bidirectional effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920000742 Cotton Polymers 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2409—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors
- H03K5/2418—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors with at least one differential stage
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
A、産業上の利用分野
本発明は、開路検出回路に関するものであり、この開路
検出回路は、この回路に接続された入力線(2線式より
線ケーブルの線など)のどれかがその終端抵抗(すなわ
ち、起点抵抗と宛先抵抗)の間で開路したとき、その線
の状態を直ちに示す信号を確実に発生させるものである
。
検出回路は、この回路に接続された入力線(2線式より
線ケーブルの線など)のどれかがその終端抵抗(すなわ
ち、起点抵抗と宛先抵抗)の間で開路したとき、その線
の状態を直ちに示す信号を確実に発生させるものである
。
本発明の回路は、さらに2つの信号グループを別個の2
つの基準と比較するという点で、異なる2つの機能を実
行する。基準レベルは任意であり、回路の直流動作パラ
メータによってのみ制限される。本発明は、第1のグル
ープの信号のどれかが第1の基準レベルよりも下に下降
したか否か、または第2のグループの信号のどれかが第
2の基準レベルよりも上に上昇したか否かを示す論理信
号出力をもたらす。
つの基準と比較するという点で、異なる2つの機能を実
行する。基準レベルは任意であり、回路の直流動作パラ
メータによってのみ制限される。本発明は、第1のグル
ープの信号のどれかが第1の基準レベルよりも下に下降
したか否か、または第2のグループの信号のどれかが第
2の基準レベルよりも上に上昇したか否かを示す論理信
号出力をもたらす。
B、従来技術
トランシーバは、ホスト制禦装置または他の知能制御装
置を一組の周辺装置に接続するトランスミッタ(または
ドライバ)・レシーバ装置である。
置を一組の周辺装置に接続するトランスミッタ(または
ドライバ)・レシーバ装置である。
そのようなトランシーバは通常双方向ドライバ・レシー
バ対またはチャネルから成り、各チャネルは、2線式よ
り線ケーブルの線のような人力線を介して伝送される差
信号レベルと、トランシーバが結合されている機械また
はコンピュータ内の内部論理信号レベルとの間のインタ
ーフェースを備えている。双方向ドライバ出力は、イン
ターフェース内の入力線を介してレシーバ入力に接続さ
れている。レシーバ出力は、ドライバ人力に接続されて
いる。
バ対またはチャネルから成り、各チャネルは、2線式よ
り線ケーブルの線のような人力線を介して伝送される差
信号レベルと、トランシーバが結合されている機械また
はコンピュータ内の内部論理信号レベルとの間のインタ
ーフェースを備えている。双方向ドライバ出力は、イン
ターフェース内の入力線を介してレシーバ入力に接続さ
れている。レシーバ出力は、ドライバ人力に接続されて
いる。
C0発明が解決しようとする問題点
上記差動システムの雑音余裕度は差動対に両方の信号が
存在するかどうかに依存するので、上記トランシーバは
、入力線が開路しているならそれを検出することを必要
とする。そのようなシステムでは、入力線に開路が生じ
たために差動信号が欠如すると、再生困難なランダム伝
送エラーがもたらされることがよくある。したがって、
そのような開路が直ちに検出できることが絶対に必要で
あるが従来は満足されていなかった。
存在するかどうかに依存するので、上記トランシーバは
、入力線が開路しているならそれを検出することを必要
とする。そのようなシステムでは、入力線に開路が生じ
たために差動信号が欠如すると、再生困難なランダム伝
送エラーがもたらされることがよくある。したがって、
そのような開路が直ちに検出できることが絶対に必要で
あるが従来は満足されていなかった。
D1問題点を解決するための手段
本発明は、実質的に比較回路から成る開路検出回路を提
供する。これらの比較回路の出力は互いに結合され、か
つ比較回路の出力で駆動されるオーブン・コレクタ・ド
ライバ段に結合されている。
供する。これらの比較回路の出力は互いに結合され、か
つ比較回路の出力で駆動されるオーブン・コレクタ・ド
ライバ段に結合されている。
検出回路は、所定の線電圧出力を設定するため、その線
入力に接続された2線式より線上に存在する電圧などの
電圧を比較する。検出回路に接続された入力線のどれか
が開路した場合、検出回路は、能動的にリセットされる
まで、そのような開路を示す指定された状態に保持され
る。この検出回路は異なる電圧電源に関して正の電圧も
負の電圧も比較することができる。
入力に接続された2線式より線上に存在する電圧などの
電圧を比較する。検出回路に接続された入力線のどれか
が開路した場合、検出回路は、能動的にリセットされる
まで、そのような開路を示す指定された状態に保持され
る。この検出回路は異なる電圧電源に関して正の電圧も
負の電圧も比較することができる。
E、実施例
次にさらに詳細に図面を参照すると、第1図は本発明の
開路検出回路の概略図を示す。この開路検出回路は、電
流源19を備えた第1の比較回路10と、第2の比較回
路12から成り、両方の比較回路は、電流源14に結合
されたエミッタ結合型トランジスタ・スイッチ13に結
合されている。
開路検出回路の概略図を示す。この開路検出回路は、電
流源19を備えた第1の比較回路10と、第2の比較回
路12から成り、両方の比較回路は、電流源14に結合
されたエミッタ結合型トランジスタ・スイッチ13に結
合されている。
第2の比較回路12は、さらに電流ミラーを介してオー
ブン・コレクタ出力ドライバ段15に結合されている。
ブン・コレクタ出力ドライバ段15に結合されている。
第1の比較回路10は、3つのPNPトランジスタ16
.17および18を含み、これらのトランジスタはすべ
てそのエミッタが相互接続され、かつPNP電流源また
は電流制御トランジスタ19のコレクタに接続されてい
る。トランジスタ19のベースは正の基準電圧源20に
接続され、そのエミッタは抵抗を介して正の電圧源21
に接続されている。PNP比較回路10の基準トランジ
スタ16のコレクタは、抵抗22と、直列に配置された
3個のダイオード23.24および25から成るレベル
・シフタ11とを介して負の電圧源26に結合されてい
る。希望するなら、このレベル・シフタな電池で置き換
えることができる。受信トランジスタ17および18の
コレクタは互いに接続され、かつもう1つの抵抗27お
よび抵抗22を介してトランジスタ16のコレクタに結
合されている。トランジスタ17および18のコレクタ
は、またスイッチ13のNPN)ランジスタ28のベー
スにも結合され、さらにレベル・シフタ11を介して電
圧源26に結合されている。トランジスタ16のコレク
タは、スイッチ13のもう1つのNPNトランジスタ2
9のベースに結合されている。トランジスタ17および
18のベースは、それぞれ入力信号源30および31に
結合され、一方、トランジスタ16のベースは基準電圧
源32に結合されている。
.17および18を含み、これらのトランジスタはすべ
てそのエミッタが相互接続され、かつPNP電流源また
は電流制御トランジスタ19のコレクタに接続されてい
る。トランジスタ19のベースは正の基準電圧源20に
接続され、そのエミッタは抵抗を介して正の電圧源21
に接続されている。PNP比較回路10の基準トランジ
スタ16のコレクタは、抵抗22と、直列に配置された
3個のダイオード23.24および25から成るレベル
・シフタ11とを介して負の電圧源26に結合されてい
る。希望するなら、このレベル・シフタな電池で置き換
えることができる。受信トランジスタ17および18の
コレクタは互いに接続され、かつもう1つの抵抗27お
よび抵抗22を介してトランジスタ16のコレクタに結
合されている。トランジスタ17および18のコレクタ
は、またスイッチ13のNPN)ランジスタ28のベー
スにも結合され、さらにレベル・シフタ11を介して電
圧源26に結合されている。トランジスタ16のコレク
タは、スイッチ13のもう1つのNPNトランジスタ2
9のベースに結合されている。トランジスタ17および
18のベースは、それぞれ入力信号源30および31に
結合され、一方、トランジスタ16のベースは基準電圧
源32に結合されている。
第2の比較回路12は、3つのNPNトランジスタ40
.41および42を含み、これらのトランジスタのエミ
ッタはすべて互いに結合され、かつスイッチ13のトラ
ンジスタ29のコレクタに結合されている。基準トラン
ジスタ42のコレクタは、正の電圧源21に結合されて
いる。受信トランジスタ40および41のコレクタは、
互いに結合され、かつPNPソース・トランジスタ44
、PNPデバイス・トランジスタ46およびPNPミラ
ー・トランジスタ49と50ならびに抵抗45.48.
56とダイオード47から成る、標準の緩@PNP電流
ミラー39に結合されている。
.41および42を含み、これらのトランジスタのエミ
ッタはすべて互いに結合され、かつスイッチ13のトラ
ンジスタ29のコレクタに結合されている。基準トラン
ジスタ42のコレクタは、正の電圧源21に結合されて
いる。受信トランジスタ40および41のコレクタは、
互いに結合され、かつPNPソース・トランジスタ44
、PNPデバイス・トランジスタ46およびPNPミラ
ー・トランジスタ49と50ならびに抵抗45.48.
56とダイオード47から成る、標準の緩@PNP電流
ミラー39に結合されている。
トランジスタ40および41のコレクタは、またスイッ
チ13のもう一方のNPNトランジスタ28のコレクタ
にも結合されている。 トランジスタ40および41の
ベースは、それぞれ差入力信号源34および35に結合
され、一方、トランジスタ42のベースは基準電圧源3
6に結合されている。
チ13のもう一方のNPNトランジスタ28のコレクタ
にも結合されている。 トランジスタ40および41の
ベースは、それぞれ差入力信号源34および35に結合
され、一方、トランジスタ42のベースは基準電圧源3
6に結合されている。
スイッチ13のNPN)ランジスタ28および29のエ
ミッタは、さらに互いに接続され、かつNPN)ランジ
スタ38および33から成る電流源14を介して負の電
圧源26に接続される。
ミッタは、さらに互いに接続され、かつNPN)ランジ
スタ38および33から成る電流源14を介して負の電
圧源26に接続される。
出力ドライバ回路15は、抵抗52、NPN出カ出歩ト
ランジスタ53びダイオード54から成る。PNPミラ
ー・トランジスタ49および50は、そのエミッタが抵
抗56を介して正の電圧源21に結合され、そのコレク
タがNPN出力トランジスタ49のベースに接続され、
かつダイオード54を介して出力55に接続されている
。出力トランジスタ53は、そのコレクタが出力55に
接続され、そのエミッタが接地されている。
ランジスタ53びダイオード54から成る。PNPミラ
ー・トランジスタ49および50は、そのエミッタが抵
抗56を介して正の電圧源21に結合され、そのコレク
タがNPN出力トランジスタ49のベースに接続され、
かつダイオード54を介して出力55に接続されている
。出力トランジスタ53は、そのコレクタが出力55に
接続され、そのエミッタが接地されている。
したがって、第1図に示す開路検出回路は、実質的に、
スイッチング回路に結合され、かつ電流ミラ、−を介し
てオーブン・コレクタ出力ドライバ段に結合された、N
PNトランジスタ比較回路およびPNPトランジスタ比
較回路から成る。
スイッチング回路に結合され、かつ電流ミラ、−を介し
てオーブン・コレクタ出力ドライバ段に結合された、N
PNトランジスタ比較回路およびPNPトランジスタ比
較回路から成る。
以上説明した本発明の回路は、別々の4つの人力30.
31.34または35のどれかに存在する電圧を比較す
る。別々の人力30および31上に存在する電圧が、所
定の障害電圧レベルにある基準電圧源32の電圧と比較
され、一方、人力34および35上の電圧は、やはり所
定の障害電圧レベルにある基準電圧源36の電圧と比較
される。
31.34または35のどれかに存在する電圧を比較す
る。別々の人力30および31上に存在する電圧が、所
定の障害電圧レベルにある基準電圧源32の電圧と比較
され、一方、人力34および35上の電圧は、やはり所
定の障害電圧レベルにある基準電圧源36の電圧と比較
される。
トランシーバに対する特定の1組の論理入力状態に対し
て、検出すべき導通が存在するとき、たとえば、ここで
考察しているトランシーバ中で一対の2線式より線また
は単線が障害を生じ、すなわち開路したとき、任意の人
力線上の正常線電圧と、同じ人力線上の最小線電圧の差
が最大になるような、基準電圧源32および36の電圧
を設定しなければならない。
て、検出すべき導通が存在するとき、たとえば、ここで
考察しているトランシーバ中で一対の2線式より線また
は単線が障害を生じ、すなわち開路したとき、任意の人
力線上の正常線電圧と、同じ人力線上の最小線電圧の差
が最大になるような、基準電圧源32および36の電圧
を設定しなければならない。
それぞれの人力30.31.84および35で印加され
る電圧は、同じ極性にすることも、また異なる極性にす
ることもできる。これらの人力は通常、それぞれ特定の
抵抗で終端する端部を有する当該の各線に接続される。
る電圧は、同じ極性にすることも、また異なる極性にす
ることもできる。これらの人力は通常、それぞれ特定の
抵抗で終端する端部を有する当該の各線に接続される。
通常これらの線は、既知の値を有する大きさが等しくか
つ方向が反対の電流を終端抵抗に強制的に流すことによ
り駆動される。人力30.31.34または35に結合
された綿の1本が開路したとき、その線の起点(駆動点
)から見た、線を終端させる抵抗の実効値は2倍に痴り
、定電流駆動によって生じる電圧も同様に2倍になる。
つ方向が反対の電流を終端抵抗に強制的に流すことによ
り駆動される。人力30.31.34または35に結合
された綿の1本が開路したとき、その線の起点(駆動点
)から見た、線を終端させる抵抗の実効値は2倍に痴り
、定電流駆動によって生じる電圧も同様に2倍になる。
このことが起こったとき、比較回路の一方、すなわち、
10と12のどちらかがこの変化を感知し、それを、そ
れぞれ人力32または36に印加されたどちらかの基準
電圧レベルと比較する。人力32および36に存在する
電圧レベルが適正に選択されている場合、この回路は、
障害状態、すなわち、開路状態を正確に表わす信号を発
生する。
10と12のどちらかがこの変化を感知し、それを、そ
れぞれ人力32または36に印加されたどちらかの基準
電圧レベルと比較する。人力32および36に存在する
電圧レベルが適正に選択されている場合、この回路は、
障害状態、すなわち、開路状態を正確に表わす信号を発
生する。
PNP)ランジスタ16.17および18から形成され
るPNP比較回路10は、トランジスタ16のベースに
結合された基準電圧源32よりも負である、当該の線3
0および31上のどのようなレベルも感知する。このP
NP比較回路10は、PNP電流源トランジスタ19に
よってバイアスされ、トランジスタ19は基準電圧源2
0からその電流基準を引き出す。。トランジスタ19中
を流れるコレクタ電流の値に等しい電流が、常にダイオ
ード23.24および25から成るダイオード・ストリ
ングを通って流れる。この電流は、線30または31上
のレベルが基準電圧源32よりも負であるか否かに応じ
て、トランジスタ16および抵抗22を通るか、または
トランジスタ17かトランジスタ18のどちらか一方を
通り、さらにコレクタ坪抗27を通るように切換えるこ
とができる。同様に、比較回路12′、は、それぞれの
入力線34および35を正の電圧源3(3と比較する。
るPNP比較回路10は、トランジスタ16のベースに
結合された基準電圧源32よりも負である、当該の線3
0および31上のどのようなレベルも感知する。このP
NP比較回路10は、PNP電流源トランジスタ19に
よってバイアスされ、トランジスタ19は基準電圧源2
0からその電流基準を引き出す。。トランジスタ19中
を流れるコレクタ電流の値に等しい電流が、常にダイオ
ード23.24および25から成るダイオード・ストリ
ングを通って流れる。この電流は、線30または31上
のレベルが基準電圧源32よりも負であるか否かに応じ
て、トランジスタ16および抵抗22を通るか、または
トランジスタ17かトランジスタ18のどちらか一方を
通り、さらにコレクタ坪抗27を通るように切換えるこ
とができる。同様に、比較回路12′、は、それぞれの
入力線34および35を正の電圧源3(3と比較する。
NPNトランジスタ40.41および42から形成され
るNPN比較回路12は、トランジスタ42のベースに
結合された基準電圧源36よりも正であるそれぞれの線
34および35上のどのようなレベルをも感知する。こ
のNPN比較回路12は、スイッチ・トランジスタの1
つ、すなわち、スイッチ・トランジスタ29を介してN
PN電流源トランジスタ38により制御される。電流源
トランジスタ38は、基準電流源37からその電流基準
を引き出す。PNP比較回路はこのスイッチ13の状態
を設定するので、トランジスタ38を流れるコレクタ電
流の値に等しい電流が、PNP比較回路10の状態に応
じて、常にスイッチ・トランジスタ28または29のど
ちらか一方を通って流れる。比較回路10に対する差入
力30または31のどちらか一方が、トランジスタ16
のベースに供給される基準電圧源82よりも負である場
合、トランジスタ16は遮断し、電流は、−層負にバイ
アスされたトランジスタ17または18、および電流電
圧抵抗27を通って流れる。したがって、トランジスタ
16が遮断し、トランジスタ17か18のどちらか一方
がオンになったとき、トランジスタ28のベースにおけ
る電圧は上昇し、トランジスタ29のベースにおける電
圧は下降するので、電流スイッチ13はその状態を切り
換える。すなわち、トランジスタ29がオフになり、ト
ランジスタ29を通っていた電流は電流スイッチのもう
一方のトランジスタ28を通るようになる。これにより
トランジスタ44がオンになり、そのためトランジスタ
49および50がオンになり、さらにトランジスタ53
がオンになり、出力線が接地される。
るNPN比較回路12は、トランジスタ42のベースに
結合された基準電圧源36よりも正であるそれぞれの線
34および35上のどのようなレベルをも感知する。こ
のNPN比較回路12は、スイッチ・トランジスタの1
つ、すなわち、スイッチ・トランジスタ29を介してN
PN電流源トランジスタ38により制御される。電流源
トランジスタ38は、基準電流源37からその電流基準
を引き出す。PNP比較回路はこのスイッチ13の状態
を設定するので、トランジスタ38を流れるコレクタ電
流の値に等しい電流が、PNP比較回路10の状態に応
じて、常にスイッチ・トランジスタ28または29のど
ちらか一方を通って流れる。比較回路10に対する差入
力30または31のどちらか一方が、トランジスタ16
のベースに供給される基準電圧源82よりも負である場
合、トランジスタ16は遮断し、電流は、−層負にバイ
アスされたトランジスタ17または18、および電流電
圧抵抗27を通って流れる。したがって、トランジスタ
16が遮断し、トランジスタ17か18のどちらか一方
がオンになったとき、トランジスタ28のベースにおけ
る電圧は上昇し、トランジスタ29のベースにおける電
圧は下降するので、電流スイッチ13はその状態を切り
換える。すなわち、トランジスタ29がオフになり、ト
ランジスタ29を通っていた電流は電流スイッチのもう
一方のトランジスタ28を通るようになる。これにより
トランジスタ44がオンになり、そのためトランジスタ
49および50がオンになり、さらにトランジスタ53
がオンになり、出力線が接地される。
要するに、線30または31のいずれかで障害状態が発
生した場合、すなわち、差入力線30または31のどち
らかが、トランジスタ16のベースに結合された電圧源
32よりも下に下降した場合、電流源19からの電流は
トランジスタ17および18のどちらか一方を介して抵
抗27を通って流れる。この電流が抵抗27を通って流
れるとき、電圧降下が抵抗27の両端間に現れる。しか
し、ダイオード23のアノードは、負の電圧源26より
上の最大の指定電圧に留まる。このとき抵抗22に電流
は流れないので、抵抗22の両端間で電圧降下はなく、
トランジスタ16のコレクタおよびトランジスタ29の
ベースは、ダイオード23のアノードに現れる電圧と同
一電圧で平らになる。したがって、抵抗27の両端間で
の電圧降下は、トランジスタ29のベースに関してトラ
ンジスタ28のベースに現れる。このため、電流源トラ
ンジスタ38からの電流が、トランジスタ42を通る流
れからトランジスタ28を介してトランジスタ40およ
び41のコレクタに向う流れに切り換わる。その結果、
トランジスタ44中を電流が流れ、トランジスタ49の
ベース電圧が変更され、それにより線30または31の
一方における障害状態を示す。
生した場合、すなわち、差入力線30または31のどち
らかが、トランジスタ16のベースに結合された電圧源
32よりも下に下降した場合、電流源19からの電流は
トランジスタ17および18のどちらか一方を介して抵
抗27を通って流れる。この電流が抵抗27を通って流
れるとき、電圧降下が抵抗27の両端間に現れる。しか
し、ダイオード23のアノードは、負の電圧源26より
上の最大の指定電圧に留まる。このとき抵抗22に電流
は流れないので、抵抗22の両端間で電圧降下はなく、
トランジスタ16のコレクタおよびトランジスタ29の
ベースは、ダイオード23のアノードに現れる電圧と同
一電圧で平らになる。したがって、抵抗27の両端間で
の電圧降下は、トランジスタ29のベースに関してトラ
ンジスタ28のベースに現れる。このため、電流源トラ
ンジスタ38からの電流が、トランジスタ42を通る流
れからトランジスタ28を介してトランジスタ40およ
び41のコレクタに向う流れに切り換わる。その結果、
トランジスタ44中を電流が流れ、トランジスタ49の
ベース電圧が変更され、それにより線30または31の
一方における障害状態を示す。
電流ミラー・トランジスタ44のコレクタ中を流れる電
流はNPN比較回路12の状態のみによって決定される
わけではないことに留意すべきである。トランジスタ2
8および29から成るエミッタ結合トランジスタ・スイ
ッチ13は、PNP比較回路10の出力に基いて、電流
をトランジスタ44のコレクタに向けることもできる。
流はNPN比較回路12の状態のみによって決定される
わけではないことに留意すべきである。トランジスタ2
8および29から成るエミッタ結合トランジスタ・スイ
ッチ13は、PNP比較回路10の出力に基いて、電流
をトランジスタ44のコレクタに向けることもできる。
この点でNPN比較回路12とPNP比較回路10が互
いに結合される。
いに結合される。
逆に、それぞれの線34または35のどちらかが基準電
圧源36よりも正である場合は、そのベースに一層正の
信号がかかるトランジスタ40または41がオンになり
、トランジスタ42はオフになり、したがって、トラン
ジスタ42を通って流れていた電流は切り換えられて、
今度は選択されたトランジスタ40または41、および
トランジスタ44を通って流れ、トランジスタ49のベ
ースにおける電圧を再び変更することになる。
圧源36よりも正である場合は、そのベースに一層正の
信号がかかるトランジスタ40または41がオンになり
、トランジスタ42はオフになり、したがって、トラン
ジスタ42を通って流れていた電流は切り換えられて、
今度は選択されたトランジスタ40または41、および
トランジスタ44を通って流れ、トランジスタ49のベ
ースにおける電圧を再び変更することになる。
選択されたトランジスタ40または41のコレクタ、し
たがって、またPNPトランジスタ44のコレクタおよ
びトランジスタ49のベースにこの電流が流れると、そ
れぞれの人力線34または35のどちらかに障害状態が
あることを明らかに示す。
たがって、またPNPトランジスタ44のコレクタおよ
びトランジスタ49のベースにこの電流が流れると、そ
れぞれの人力線34または35のどちらかに障害状態が
あることを明らかに示す。
要するに、たとえば、PNP比較回路10が障害を示し
た場合、トランジスタ17および18のコレクタがトラ
ンジスタ16に関して正になる。
た場合、トランジスタ17および18のコレクタがトラ
ンジスタ16に関して正になる。
電流源14からの電流は、電流スイッチ13のトランラ
スタ28f!:通るように切り換えられる。この電流は
、電流スイッチ・トランジスタ28を通ることにより、
NPN比較回路のトランジスタ42を通る流れからそれ
、そのかわり、トランジスタ44を通って流れるように
切り換えられる。これは、NPN比較回路がそれぞれの
!1i134または35のどちらかで障害を検出した場
合と同じである。PNP比較回路10がそれぞれの線3
0または31で障害を検出しない場合、NPN比較回路
12はトランジスタ29を介して起動され、差入力線3
4および35についてその検査を実行する。
スタ28f!:通るように切り換えられる。この電流は
、電流スイッチ・トランジスタ28を通ることにより、
NPN比較回路のトランジスタ42を通る流れからそれ
、そのかわり、トランジスタ44を通って流れるように
切り換えられる。これは、NPN比較回路がそれぞれの
!1i134または35のどちらかで障害を検出した場
合と同じである。PNP比較回路10がそれぞれの線3
0または31で障害を検出しない場合、NPN比較回路
12はトランジスタ29を介して起動され、差入力線3
4および35についてその検査を実行する。
最終的には、比較回路10または12のどちらか一方で
障害を検出した結果、ソース・トランジスタ44のコレ
クタに電流の流れが生じる。
障害を検出した結果、ソース・トランジスタ44のコレ
クタに電流の流れが生じる。
この電流はトランジスタ46.49および50を介して
出力トランジスタ53に反映され、その結果出力抵抗5
2の両端間に電圧降下が生じるため、出力トランジスタ
53が強く導通し、そのため出力線55がプルダウンさ
れ、比較回路10または12のどちらかの差入力線の一
本における開路障害があることを示す。
出力トランジスタ53に反映され、その結果出力抵抗5
2の両端間に電圧降下が生じるため、出力トランジスタ
53が強く導通し、そのため出力線55がプルダウンさ
れ、比較回路10または12のどちらかの差入力線の一
本における開路障害があることを示す。
一度出力線55がプルダウンされると、障害が訂正され
、プルアップ回路(図示せず)を介して線46がプルア
ップされるまで、出力線55はプルダウン状態に留まる
。
、プルアップ回路(図示せず)を介して線46がプルア
ップされるまで、出力線55はプルダウン状態に留まる
。
上記の例では、電圧電源21および26を正および負で
あるものとして示してきたが、これらは任意的なもので
、変えることができ、その回路に対して選択された直流
動作パラメータによってのみ制限されることに留意すべ
きである。
あるものとして示してきたが、これらは任意的なもので
、変えることができ、その回路に対して選択された直流
動作パラメータによってのみ制限されることに留意すべ
きである。
本発明は、第1のグループの信号のどれかが第1の基準
レベルよりも下に下降したか否が、または第2のグルー
プの信号のどれかが第2の基準レベルよりも上に上昇し
たか否かを示す論理信号出力をもたらす。
レベルよりも下に下降したか否が、または第2のグルー
プの信号のどれかが第2の基準レベルよりも上に上昇し
たか否かを示す論理信号出力をもたらす。
本発明のその他の実施例および変更が可能であることは
明らかである。たとえば、もっと多くの差入力線、すな
わち、比較回路当りの信号人力、およびもっと多くの比
較回路を同一の点に結合)ることができる。
明らかである。たとえば、もっと多くの差入力線、すな
わち、比較回路当りの信号人力、およびもっと多くの比
較回路を同一の点に結合)ることができる。
F0発明の効果
本発明の回路は例えば開路(オブンサーキット)の検出
に適した広範な状態で複数の入力電圧の差を検出するこ
とができ、その検出速度はトランジスタを製造するのに
使用される技術以外によっては制限されない。たとえば
、縦型PNPトランジスタを製造するための技術を用い
れば、この回路は論理的速度で動作する。さらに、性能
上の制限をまったく生じることなく、それぞれのトラン
ジスタをFETで置き換えることができる。
に適した広範な状態で複数の入力電圧の差を検出するこ
とができ、その検出速度はトランジスタを製造するのに
使用される技術以外によっては制限されない。たとえば
、縦型PNPトランジスタを製造するための技術を用い
れば、この回路は論理的速度で動作する。さらに、性能
上の制限をまったく生じることなく、それぞれのトラン
ジスタをFETで置き換えることができる。
第1図は、本発明の開路検出回路の構成図である。
10.12・・・・比較回路、13・・・・スイッチ、
14・・・・電流源、15・・・・出力ドライバ段。 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション
14・・・・電流源、15・・・・出力ドライバ段。 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション
Claims (1)
- 【特許請求の範囲】 第1の型のトランジスタ(例えばPNP型トランジスタ
)を複数個有する第1の比較段と、上記第1の型のトラ
ンジスタとは異なつた型の第2の型のトランジスタ(例
えばNPN型トランジスタ)を複数個有する第2の比較
段と、 上記第1の比較段及び第2の比較段は、それぞれ基準電
圧受入れ端子を有する基準トランジスタと、入力信号受
入れ端子を有する少なくとも1つの比較入力受信トラン
ジスタとを含むことと、上記第1の比較段は、上記第2
の比較段の比較入力受信トランジスタを通って流れる電
流を制御するため上記第2の比較段へ接続されているこ
とと、を特徴とする複数信号の比較回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/925,018 US4697099A (en) | 1986-10-30 | 1986-10-30 | Open line detector circuit |
US925018 | 1992-08-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63117269A true JPS63117269A (ja) | 1988-05-21 |
JPH0718893B2 JPH0718893B2 (ja) | 1995-03-06 |
Family
ID=25451080
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62132001A Expired - Lifetime JPH0718893B2 (ja) | 1986-10-30 | 1987-05-29 | 複数信号の比較回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4697099A (ja) |
EP (1) | EP0266519B1 (ja) |
JP (1) | JPH0718893B2 (ja) |
DE (1) | DE3783716T2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02198792A (ja) * | 1989-01-24 | 1990-08-07 | Mitsubishi Electric Corp | 産業用ロボットの可動部ケーブルの寿命予知装置 |
US5418484A (en) * | 1993-07-01 | 1995-05-23 | International Business Machines Corp. | Line fault detection system with a differential driver |
ES2096514B1 (es) * | 1993-12-31 | 1998-02-16 | Telefonica Nacional Espana Co | Circuito de exploracion de puntos. |
US5424662A (en) * | 1994-05-31 | 1995-06-13 | International Business Machines Corporation | Differential current mode driver circuit with low common-mode noise |
US5488306A (en) * | 1994-05-31 | 1996-01-30 | International Business Machines Corp. | Open and short fault detector for a differential interface |
US5581201A (en) * | 1994-06-30 | 1996-12-03 | Tandem Computers Incorporated | Apparatus for unit control and presence detection |
US6130795A (en) * | 1998-05-05 | 2000-10-10 | International Business Machines Corporation | Method and apparatus to sense and report connection integrity of a differential ECL transmission line having proper parallel termination |
JP3364154B2 (ja) * | 1998-05-22 | 2003-01-08 | 三菱電機株式会社 | 感熱式流量計 |
US6288577B1 (en) | 2001-03-02 | 2001-09-11 | Pericom Semiconductor Corp. | Active fail-safe detect circuit for differential receiver |
US6650149B1 (en) | 2002-08-15 | 2003-11-18 | Pericom Semiconductor Corp. | Latched active fail-safe circuit for protecting a differential receiver |
KR101432846B1 (ko) | 2006-11-07 | 2014-08-26 | 소니 주식회사 | 전자기기 및 케이블 장치 |
US8249501B2 (en) * | 2008-05-05 | 2012-08-21 | International Business Machines Corporation | Self-detecting electronic connection for electronic devices |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57152837U (ja) * | 1981-03-20 | 1982-09-25 | ||
JPS591235U (ja) * | 1982-06-24 | 1984-01-06 | ソニー株式会社 | 信号入力回路 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1330436A (en) * | 1971-07-26 | 1973-09-19 | Integrated Photomatrix Ltd | Device for comparint the magnitudes of electrical quantities |
US4032796A (en) * | 1974-08-13 | 1977-06-28 | Honeywell Inc. | Logic dot-and gate circuits |
US4237387A (en) * | 1978-02-21 | 1980-12-02 | Hughes Aircraft Company | High speed latching comparator |
US4306270A (en) * | 1978-09-05 | 1981-12-15 | Nartron Corporation | Electrical system monitoring means |
US4306159A (en) * | 1979-06-14 | 1981-12-15 | International Business Machines Corporation | Bipolar inverter and NAND logic circuit with extremely low DC standby power |
US4295063A (en) * | 1979-06-28 | 1981-10-13 | Motorola Inc. | Fast settling digital to analog converter bit switch |
US4291356A (en) * | 1979-08-02 | 1981-09-22 | H.O.P. Consulab Inc. | Apparatus for analyzing a physical quantity |
US4300063A (en) * | 1979-11-26 | 1981-11-10 | General Motors Corporation | Multiple input window detector |
JPS56168168A (en) * | 1980-05-29 | 1981-12-24 | Toshiba Corp | Window comparator circuit |
US4494017A (en) * | 1982-03-29 | 1985-01-15 | International Business Machines Corporation | Complementary decode circuit |
JPS58181193A (ja) * | 1982-04-16 | 1983-10-22 | 株式会社日立製作所 | 表示駆動装置 |
US4590391A (en) * | 1983-12-19 | 1986-05-20 | Unitrode Corporation | Multi-input zero offset comparator |
JP3302298B2 (ja) * | 1997-06-18 | 2002-07-15 | キヤノン株式会社 | 画像形成装置と画像表示装置 |
-
1986
- 1986-10-30 US US06/925,018 patent/US4697099A/en not_active Expired - Fee Related
-
1987
- 1987-05-29 JP JP62132001A patent/JPH0718893B2/ja not_active Expired - Lifetime
- 1987-09-11 DE DE8787113323T patent/DE3783716T2/de not_active Expired - Fee Related
- 1987-09-11 EP EP87113323A patent/EP0266519B1/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57152837U (ja) * | 1981-03-20 | 1982-09-25 | ||
JPS591235U (ja) * | 1982-06-24 | 1984-01-06 | ソニー株式会社 | 信号入力回路 |
Also Published As
Publication number | Publication date |
---|---|
US4697099A (en) | 1987-09-29 |
DE3783716D1 (de) | 1993-03-04 |
DE3783716T2 (de) | 1993-07-08 |
JPH0718893B2 (ja) | 1995-03-06 |
EP0266519B1 (en) | 1993-01-20 |
EP0266519A1 (en) | 1988-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890001359B1 (ko) | 차동신호 드라이버 | |
JPS63117269A (ja) | 複数信号の比較回路 | |
EP0097857B1 (en) | Current switch emitter follower | |
US4897564A (en) | BICMOS driver circuit for high density CMOS logic circuits | |
US4385394A (en) | Universal interface for data communication systems | |
JP2008506290A (ja) | 差動増幅器を用いた差動信号受信装置 | |
SE504636C2 (sv) | Universell sändaranordning | |
US4450571A (en) | Two-way signal transmission and one-way DC power supply using a single line pair | |
JPH0339425B2 (ja) | ||
US5142168A (en) | Emitter-coupled logic balanced signal transmission circuit | |
US4590391A (en) | Multi-input zero offset comparator | |
US2880331A (en) | Time controlled signal discriminator circuit | |
US5424662A (en) | Differential current mode driver circuit with low common-mode noise | |
US4801825A (en) | Three level state logic circuit having improved high voltage to high output impedance transition | |
US4516247A (en) | Signal receiver which indicates the status of the device connected thereto | |
JP3166920B2 (ja) | 受信および信号処理装置 | |
JPS6152047A (ja) | データバスシステム | |
US5130636A (en) | Protective circuit for providing a reference voltage at a backplane | |
KR950015208B1 (ko) | 쇼트키 전류 모우드 논리 회로 | |
US3382377A (en) | Polarity shift receiver | |
US3983324A (en) | Full duplex driver/receiver | |
USRE27804E (en) | Transistor-transistor logic circuits having improved voltage transfer characteristics | |
JPH03254246A (ja) | Lan用伝送システム | |
CN112118002A (zh) | 一种切换输出逻辑电平的电路 | |
JP2930794B2 (ja) | 伝送線給電方式の伝送端末器 |