JPS63116238A - デ−タプロセツサ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、専用あるいは汎用データプロセッサの実質
的な実行ステップの多くの部分を占めるループ処理（繰
り返し処理）の高速化に関するもので、より具体的には
Ｃ，Ｐａ５ｃａｌ言語等におけるーｈｔｉｅ文、Ｆｏｒ
ｔｒａｎ言語におけるＤｏ文等で示されるアルゴリズム
の高速処理に関する。

〔従来の技術〕

汎用マイクロプロセッサ、デジタル信号処理プロセッサ
（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｏｒ
；　　Ｄ　Ｓ　Ｐ）等に代表されるデータプロセッサの
プログラムにおける重要な制御構造の１つとしてループ
処理がある。ループは同様な処理を多数のデータに対し
て行う場合に有効な概念で、テキストブロックや配列デ
ータ等の処理に多用される。

例えば、第３図に示される、Ｂ、Ｗ、カーニハン、　　
Ｄ、　Ｍ、　　リソチー著石田晴久訳「プログラム言語
Ｃ，ｌ、（共立出版）昭和５６年初版ｐ、１０に記載さ
れた摂氏−華氏温度対応表印字プログラムは、温度表の
下限から上限までの一定の刻みをもった複数の華氏温度
データに対し、摂氏変換−印字処理を操り返し実行する
ためにｗｈ　ｉ　ｌｅ文で表されるループ処理を用いて
いる。

この第３図のプログラムの意味は変数ｆａｈｒにｌ。

ｗｅｒの値を代入した後、変数ｆａｈｒＯ値がｕＰｐｅ
ｒの値に等しくなるまでｃｅｌｓｉｕｓ　＝５／９（ｆ
ａｈｒ−３２）の値を計算し、ｆａｈｒ及びＣｅ１ｓｉ
ｕｓの値をそれぞれ４桁及び６桁（後者については１桁
は少数点以下）フィールドをとって表示し改行し、ｆａ
ｈｒの値を５ｔｅｐの値に等しいきざみで進める、とい
う処理を繰り返すというものである。

通常のプログラムでは１ｆ−ｅｌｓｅ構造と並び、ｗｈ
Ｈｅまたはｆｏｒ文で表されるループ構造は一般的に用
いられているが、その性質上、ループ処理の実質的な処
理シーケンスは高水準言語においてそのステップ数が占
める割合以上に大きな割合を占めている。このため、デ
ータプロセッサの全体的な高速化のためには、ループ処
理部分の高速化が必要不可欠である。

従来のデータプロセッサでは、このループ処理を行うた
めに、ブランチ命令またはループ命令または条件テスト
、デクリメント　アンド　ブランチ命令を用いていた。

例えばインテル社の１６ビフトマイクロブロセソサ１８
０８６では前記の摂氏−華氏温度対応表プログラムの−
ｈｉｌｅ文の部分に対応するループ処理は第４図に示す
ようなブランチ命令を用いて行っていた。

この第４図の意味は、変数ｌｏｗｅｒＯ値をｆａｈｒに
移し、ｆａｈｒとｕｐｐｅｒとの値を比較し、両者が等
しければラベルｅｎｄの付いた命令ｉｎｔヘジャンプし
、そうでなければプログラム本体を実行し、ｆａｈｒの
値にｓ　ｔｅｐの値を加えたものをｆ　ａ　ｔ＋　ｒに
格納し、ラベルｂｅｇｉｎの付いた命令ｃｍｐへ戻ると
いうものである。なお命令ｉｎｔの実行により制御はオ
ペレーティングシステムに戻される。

１８０８６に限らず従来のデータプロセッサはブランチ
の際にそのオペランドであるアドレスオフセットのイ直
とカレントプログラムカウンタ（ＰＣ）値とを加算して
次の命令アドレスを計算する処理をブランチの都度行う
必要がある。この事実は１８０８６に関しては、インテ
ルジャパン社１ＡＰＸ８６マクロアセンブリ営語プログ
ラミングマニュアル　１９８１年２月２０日発行のブラ
ンチ命令の記述（ｐ、１７７〜ｐ、１９６　）に記載さ
れている。また第４図には示さなかったが、１８０８６
でループをサポートする他の命令であるループ命令は第
５図にＣ言語で示されるように、ループを一回通るごと
にＣＸレジスタの内容を“１”ずつ減じ、ＣＸレジスタ
の値が０”になるまで命令ポインタＩＰにループのディ
スプレイスメントｄｉｓｐを加える、というアルゴリズ
ムを実行するが、この命令によるブランチ時も同様に次
の命令アドレスを求める必要がある。

この事実も上記マニュアル（ｐ、２０１〜ｐ、２０３）
に記載されている。

〔発明が解決しようとする問題点〕

従来のデータプロセッサ装置のループ処理は以上のよう
に行われていたため、１ループ毎にブランチアドレスを
計算することが必要で、またデータプロセッサからみて
ブランチ時まで次の命令アドレスが不明であるため、第
６図に示すようにブランチ命令アドレスをオーバーして
不必要なプリフェッチを行いそのため無駄なバスサイク
ルを発生してしまい、ループ処理のスピードが低下する
などの問題点があった。

なおこれらの問題点はループを形成するコードブロック
の最後のステップで特に問題となる。なぜならこのステ
ップではループ続行のためループ開始アドレスへブラン
チする必要があるためである。

この発明は、上記のような問題点を解消するためになさ
れたもので、ループ時に最初の一回を除きループ開始ア
ドレスにブランチするためのアドレス計算を不要とする
ことができるとともに、ループ終了アドレスを越えてプ
リフェッチを行おうとした場合に強制的にプリフェッチ
アドレスをループ開始部にリセットでき、ループ処理を
高速に実行できるデータプロセッサ装置を得ることを目
的とする。

〔問題点を解決するための手段〕

この発明に係るデータプロセッサ装置は、データプロセ
ッサの内部にループ開始アドレスおよびループ終了アド
レスを各々記憶する２つのレジスタを設けるとともに、
プリフェッチカウンタおよびプログラマブルカウンタに
そのカウント値またはそのカウント値がロードするアド
レスのブロックがループ終了アドレスを含む場合、上記
カウンタをループ開始アドレスにリセットできる手段を
設け、また上記２つのレジスタに特定の演算結果をセッ
トするためのマシンコードであるホヮイル（ｗｈ　ｉ　
ｌｅ）命令とプログラムカウンタをループ終了アドレス
にリセットするためのマシンコードであるブレイク（ｂ
ｒｅａｋ）命令とプログラムカウンタをループ開始アド
レスにリセットするためのマシンコードであるコンティ
ニュー（ｃｏｎｔｉｎｕｅ）命令とを直接実行できる実
行ユニットを設けたものである。

〔作用〕

この発明においては、実行ユニットはループの先頭で宣
言された一ｈｉｌｅ命令によりループ開始アドレスレジ
スタをこの−ｈｕｅ命令直後の命令アドレスに、またル
ープ終了アドレスレジスタをｗｈｉｌｅ命令のオペラン
ドであるアドレスオフセラ１−値と現在のプログラムカ
ウンタの和にリセットする。

アドレスリセット手段はプリフェッチがループ終了アド
レスレジスタ値を越えて進もうとしたとき、プリフェッ
チカウンタをループ開始アドレス値でリセットし、また
プログラムカウンタがループ終了アドレスレジスタ値に
等しくなったときもこのプログラムカウンタをループ開
始アドレスレジスタ値にリセットする。

また、ループ中でｂｒｅａｋ命令が実行されれば、プロ
グラムカウンタをループ終了アドレスにリセットしてル
ープを抜は出し、また同じ＜　ｃｏｎｔｉｎｕｅ命令が
実行されれば、プログラムカウンタをループ開始アドレ
スにリセットしループを継続するから、ループ時に最初
の一回を除きループ開始アドレスにブランチするための
アドレス計算を不要とすることができるとともに、ルー
プ終了アドレスを越えてプリフェッチを行おうとした場
合にプリフェッチアドレスは強制的にループ開始部にリ
セットされ、不要なバスサイクルの発生が回避される。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図は本発明の一実施例によるデータプロセッサ装置を示
し、図において、１は１６ビツト外部バス、２はこの１
６ビツト外部バスへのアクセスを制御するバスインター
フェイスユニット、３はこのバスインターフェイスユニ
ット２がフェッチした命令コードをデコードする命令デ
コードユニット、４はこの命令デコードユニット３がデ
コードした命令に従い実際の処理を行う実行ユニット、
５はレジスタブロック、６はプログラムカウンタ、７は
ループ開始アドレスレジスタ、８はループ終了アドレス
レジスタ、９は上記ループ終了レジスタ８出力と上記プ
ログラムカウンタ６出力とを入力とするＡＮＤアレイで
ある。

また１６はこのＡＮＤアレイ９の出力により制御され、
上記ループ開始アドレスレジスタ７の内容で上記プログ
ラムカウンタ６をリセットするリセットロジック、１）
は上記バスインターフェイスユニット２に含まれプリフ
ェッチアドレスを保持しているプリフェッチカラン′夕
、１２はル−フ。

終了アドレスレジスタ８の最下位ビット（ＬＳＢ）部で
あるループ終了アドレスレジスタのＬＳＢ。

１３は上記ループ終了アドレスレジスタ８と上記プリフ
ェッチカウンタ１）の各々ＬＳＢを除くビットを入力と
するＡＮＤアレイ、１４はこのＡＮＤアレイ１３により
制御され前記プリフェッチカウンタ１）を上記ループ開
始アドレスレジスタ７の内容にリセットするリセットロ
ジック、１５は上記ＡＮＤアレイ９，１３、リセットロ
ジック１０．１４から成るアドレスリセット手段である
。

また第８図（ａ）、　（ｂ）、　（Ｃ）は本実施例装置
で新設されたｗｈｉｌｅ、ｃｏｎｔｉｎｕｅ、ｂｒｅａ
ｋの各命令の機能を示す。

ｗｈｉｌｅ命令はその次の命令よりオペランドで指定さ
れたループ終了アドレスの直前の命令までを繰り返し実
行させる。またｃｏｎｔｉｎｕｅ命令はループ開始アド
レスにジャンプさせる命令であり、ＭＯＶＰＣ（プログ
ラムカウンタ）、ＬＢＡＲ（ループ開始アドレスレジス
タ）と等価である。またｂｒｅａｋ命令はループ終了ア
ドレスにジャンプし、ループから抜は出る命令であり、
ＭＯＶ　　ＰＣ，ｒ、ＥＡＲ（ループ終了アドレスレジ
スタ）と等価である。

また第９図（ａｌ、　（ｂｌ、　（Ｃ）は上記ｗｈｉｌ
ｅ、ｃｏｎｔｉｎｕｅ、ｂｒｅａｋの各命令の動作を示
す。ｗｈｉｌｅ命令自体はループ開始アドレスとループ
終了アドレスをセットする（ステップＳｌｌ、５１２）
だけの転送命令であり、データプロセッサのハードウニ
）がこのセットされたアドレスに従って実行を制御する
。

ループ終了アドレスは“ｗｈｉｌｅ　　ｄｉｓｐ”とし
てＰＣ相対アドレスで与えられるのでステップＳ１２に
て絶対アドレスを計算している。またｃｏｎｔｉｎｕｅ
命令、ｂｒｅａｋ命令の動作は通常のマイクロ命令によ
るレジスタ間接ジャンプと同じであり、ステップＳ１３
．Ｓ１４の実行によりループ開始アドレス及びループ終
了アドレスへそれぞれジャンプする。

また第１０図はｗｈｉｌｅ命令実行の時の本データプロ
セッサ装置の動作を示すフローチャートである。

次に動作について第１図及び第１０図を用いて説明する
。

１６ビツト外部バス１からバスインターフェイスユニッ
ト２によりフェッチされた命令は命令デコードユニット
３でデコードされ実行ユニット４で実行されるが、この
ときの命令がｗｈｉｌｅ命令であったとき、このときの
プログラムカウンタ６の内容が実行ユニット４によりル
ープ開始アドレスレジスタ７にストアされ、またこの−
ｈｉｌｅ命令のオペランドであるアドレスオフセソ１−
に現在のプログラムカウンタ６の内容を加えた値、即ち
相対アドレスをループ終了アドレスとしてループ終了ア
ドレスレジスタ８にストアする。

その後命令実行ステップが進行し、命令実行に先立つプ
リフェッチがループ終了アドレスを含むワードに達する
、つまりループ終了アドレスレジスタ８とプリフェッチ
カウンタ１）の各々ＬＳＢを除く全ビットが−敗しＡＮ
Ｄアレイ１３の出力がアクティブになると（ステップＳ
Ｌ）リセットロジック１４により現在のプリフェッチ終
了後、プリフェッチカウンタ１）がループ開始アドレス
レジスタ７の内容にリセットされる（ステップＳ２）。

またこのプリフェッチの際、ループ終了アドレスレジス
タＬＳＢの値により　（ステップＳ３）バイトフェッチ
、ワードフェッチが決定され、ＬＳ　Ｂ、＝　Ｏであれ
ばバスインターフェースユニット２がプリフェッチキュ
ーより１バイトを１舎てる（ステップＳ４）。

このループ終了アドレスのプリフェッチ後、命令実行ス
テップがループ終了アドレスに達する、つまりプログラ
ムカウンタ６の内容とループ終了アドレスレジスタ８の
内容とが一致しＡ　Ｎ　Ｄアレイ９の出力がアクティブ
になると（ステップＳ５）、リセットロジック１０によ
り現在の命令終了後プログラムカウンタ６はループ開始
アドレスレジスタ７の内容にリセットされる（ステップ
Ｓ６）。

またｃｏｎｔｉｎｕｅ命令の実行によっても同様にプロ
グラムカウンタ６はループ開始アドレスレジスタ７の内
容にリセットされる。またｂｒｅａｋ命令の実行によっ
てプログラムカウンタ６はループ終了アドレスレジスタ
８の内容にリセットされ、これにより命令実行及びプリ
フェッチはループに沿ってハードウェア的に行われルー
プ処理の高速化が達成される。

以上の動作の中でプログラムカウンタは常に現在実行中
の命令アドレスの直後の命令アドレスを指していること
に注意されたい。またこの実施例では第３図に示される
アルゴリズムの表記は第２図に示されるようになる。

なお、上記実施例では複数バイトプリフェッチを行うも
のを示したが１バイトのみのプリフェッチであってもよ
く、上記実施例と同様の効果を奏する。

また上記実施例では−ｈｉｌｅ命令のオペランドとして
相対アドレス形式で指定されるものを示したが、絶対ア
ドレスであってもよく、上記実施例と同様の効果を奏す
る。

〔発明の効果〕

以上のように、この発明に係るデータプロセッサ装置に
よれば、プログラムカウンタおよびプリフェッチカウン
タをハードウェアによりループ開始アドレスに強制的に
リセットできるように構成したので、無駄なプリフェッ
チが生じず、また最初の１回を除きループ開始アドレス
へのブランチの際のアドレス計算が不要となり、高速な
ループ処理が可能となる効果がある。またこの−ｈｉｌ
ｅ命令あるいはｂｒｅａｋ＋ｃｏｎｔｉｎｕｅ命令によ
りＣ，Ｐａ５ｃａ１等の高級言語をより直接的かつ高速
にサポートすることが可能となる効果もある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるデータプロセッサ装
置を示す構成図、第２図は第１図の装置により実行され
るアセンブラ言語による摂氏−華氏温度対応表印字プロ
グラムを示す図、第３図はＣ言語により記述された摂氏
−華氏温度対応表の印字プログラムを示す図、第４図は
従来装置のアセンブラ言語による摂氏−華氏温度対応表
印字プログラムを示す図、第５図はＣ言語で記述された
１ｏｏｐ命令のアルゴリズムを示す図、第６図は従来装
置の問題点を説明するための図、第７図は本発明の詳細
な説明するための図、第８図（ａｌ、　（ｂｌ、　（Ｃ
）は本発明で新設された各命令の機能を説明するための
図、第９図（ａｌ、　（ｂｌ、　ｆｃｌは第８図（ａ）
、　（ｂｌ、　（Ｃ１の各命令の動作説明のための図、
第１０図はｗｈｉｌｅ命令実行時の本発明の動作を示す
フローチャート図である。 図において、４は実行ユニット、６はプログラムカウン
タ、７はループ開始アドレスレジスタ、８はループ終了
アドレスレジスタ、１）はプリフェッチカウンタ、１５
はアドレスリセット手段である。

Claims (5)

【特許請求の範囲】
1. （１）先読みすべき命令のアドレス情報を示すプリフェ
   ッチカウンタおよび現在実行中の命令アドレス情報を示
   すプログラムカウンタを備えたデータプロセッサ装置に
   おいて、 ループ部の開始アドレスがストアされるループ開始アド
   レスレジスタと、 ループ部の終了直後のアドレスがストアされるループ終
   了アドレスレジスタと、 命令中で指定されたループ開始アドレスおよびループ終
   了直後のアドレスを上記ループ開始アドレジスタおよび
   上記ループ終了アドレスレジスタにストアするためのマ
   シンコードであるホワイル命令と上記ループ開始アドレ
   スレジスタの内容に上記プログラムカウンタをリセット
   するためのマシンコードであるコンティニュー命令と上
   記ループ終了アドレスレジスタの内容に上記プログラム
   カウンタをリセットするためのマシンコードであるブレ
   イク命令とをそれぞれ実行できる実行ユニットと、 上記プログラムカウンタまたは上記プリフェッチカウン
   タの内容が上記ループ終了アドレスレジスタの内容に一
   致したとき上記プログラムカウンタまたは上記プリフェ
   ッチカウンタを上記ループ開始アドレスレジスタの内容
   にリセットするアドレスリセット手段とを備えたことを
   特徴とするデータプロセッサ装置。
2. （２）上記実行ユニットは、プログラムのループ部直前
   におかれる上記ホワイル命令の実行時に、現在の上記プ
   ログラムカウンタの値を上記ループ開始アドレスレジス
   タにストアし、またこの上記ホワイル命令のオペランド
   により絶対アドレスまたは相対アドレス形式で指定され
   た上記ホワイル命令アドレスより大きなアドレス値を上
   記ループ終了アドレスレジスタにストアすることを特徴
   とする特許請求の範囲第１項記載のデータプロセッサ装
   置。
3. （３）上記実行ユニットは上記ブレイク命令実行時に限
   り上記アドレスリセット手段のリセット動作を停止させ
   ることを特徴とする特許請求の範囲第１項記載のデータ
   プロセッサ装置。
4. （４）上記アドレスリセット手段がワイヤードロジック
   により構成されていることを特徴とする特許請求の範囲
   第１項記載のデータプロセッサ装置。
5. （５）本データプロセッサ装置が複数バイトのプリフェ
   ッチを行う場合に、上記プリフェッチカウンタによりフ
   ェッチされるワードが上記ループ終了アドレスレジスタ
   に示されるアドレスを含んでいるとき、 上記アドレスリセット手段は上記プリフェッチカウンタ
   を上記ループアドレス開始アドレスレジスタの内容にリ
   セットすることを特徴とする特許請求の範囲第１項記載
   のデータプロセッサ装置。