JPS63113705A

JPS63113705A - シ−ケンスコントロ−ラ

Info

Publication number: JPS63113705A
Application number: JP25985386A
Authority: JP
Inventors: Yoshitomo Takizawa; 義知滝沢; Yasuyuki Suzuki; 康之鈴木
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1986-10-31
Filing date: 1986-10-31
Publication date: 1988-05-18

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、シーケンスコントローラ、特に多数決冗長方
式によるシーケンスコントローラに関する。

［従来技術］各種の自動加工ライン、組立てラインその他多数の機械
が組み合わされた生産設備における制御、あるいはモニ
タを正確に行うために、シーケンスコントローラが広範
囲の産業分野において用いられており、各種負荷の複雑
なシーケンス制御を自動的にかつ高精度で行っている。

特に、近年制御対象となる負荷は、コンピュータ、ＮＣ
装置あるいはロボットなどが有機的に結合されたものが
多く、これらの負荷のシーケンス制御は、全体のライン
を監視し故障検出、追跡位置決めあるいは計測しながら
高精度でしかも高い信頓性をもって行うことが要求され
ている。

このため、従来より共通のシーケンスプログラムに従い
同一のシーケンス制御データを演算出力する２台のＣＰ
Ｕを用い、いずれか１台のＣＰＵに故障が発生した場合
でも他の正常なもう１台のＣＰＵにより、引き続きシー
ケンス制御を続行可能に形成されたシーケンスコントロ
ーラが知られている。

第２図にはこのようなシーケンスコントローラの一例が
示されている。

このシーケンスコントローラは２台のＣＰＵ（ＩＡ）及
び（ＩＢ）を有し、これら２台のＣＰＵ（ＩＡ）及び（
ＩＢ）を用いて共通のシーケンスプログラムに従い同一
のシーケンス制御データを演算出力するよう形成されて
いる。

従って、これら各ＣＰＵ　（ＩＡ）及び（ＩＢ）が正常
に作動している場合には、両ＣＰＵ（ＩＡ）及び（ＩＢ
）からは常に同一の制御データが演算出力され、スイッ
チ（２）を用いていずれか一方のＣＰＵ、実施例におい
てはＣＰＵ（ＩＡ）の出力が選択される。そして、該Ｃ
ＰＵ（ＩＡ）から出力されるシーケンス制御データがＩ
１０ユニッ）　（４ａ）、（４ｂ）・・・を介して所定
の制御対象に向は出力される。

また、これら各ＣＰＵ（ＩＡ）及び（ＩＢ）には、故障
検出用の自己診断プログラムが設けられており、故障の
発生を自動的に検出するよう形成されている。

そして、例えばＣＰＵ（ＩＡ）から故障検出信号が出力
されると、スイッチユニット（３）はこれを受けて自動
的にスイッチ（２）を他方のＣＰＵ（ＩＢ）側へ切り替
え、正常な制御データを引き続きＩ１０ユニット（４ａ
）　、　　（４ｂ）・・・を介して所定の制御対象へ向
は出力するよう形成されている。

［発明が解決しようとする問題点］しかし、このような従来の多数決冗長方式では、以下に
詳述するような問題点がありその有効な対策が望まれて
いた。

（イ）まず、この従来装置では、ＣＰＵ（ＩＡ）又は（
ＩＢ）自体が自分自身の故障発生を自己診断により検出
している。

しかし、これらＣＰＵ　（ＩＡ）、（ＩＢ）に発生する
故障は、すべて自己診断により検出されるとは限らず、
ＣＰＵ自身が自己診断により検出できない故障が発生し
た場合には、誤ったシーケンス制御データがそのまま出
力され正確なシーケンス制御を行うことができなくなる
という問題があった。

（ロ）また、このような従来装置では、ＣＰＵ自身が自
己診断により故障発生を検出しても、スイッチユニット
（３）が故障検出信号を受けてスイッチ（２）を正常な
ＣＰＵ側へ切り替えるまでに時間遅れがあり、この間に
、誤ったシーケンス制御データが出力されしまうという
問題があった。

特に、近年のように各種複雑なシーケンス制御を自動的
に行う場合に、前記（イ）及び（ロ）で詳述したような
原因で誤ったシーケンス制御データが出力されると、シ
ーケンス制御自体の信頼性に極めて大きな悪影響を及ぼ
すためその有効な対策が望まれていた。

本発明は係る問題点を解決するためになされもので、所
定の制御対象に向は常に正確なシーケンス制御データを
演算出力し、信頼性の高いシーケンス制御を高精度で行
うことが可能な多数決冗長方式によるシーケンスコント
ローラを得ることを目的とする。

［問題点を解決するための手段］この発明に係る多数決冗長方式によるシーケンスコント
ローラは、共通のシーケンスプログラムに従い同一のシ
ーケンス制御データを１寅算出力する少なくとも３個以
上のＣＰＵを設け、多数決論理回路を用いてこれら各Ｃ
ＰＵの出力を比較し多数決原理に基づき正常な制御デー
タを所定の制御対象に向は出力し、シーケンス制御を行
うことを特徴とする。

［作用］以上の構成とすることにより、１台のＣＰＵに故障が発
生したとしても、該シーケンスコントローラからは正常
なＣＰＵの演算する制御データが常に出力されるため、
仮に短時間にせよ誤ったシーケンス制御データが出力さ
れることはない。

更に、本発明によれば、多数決決定原理に基づき各ＣＰ
Ｕの故障を判断しているため、ＣＰＵ自身が自己診断に
より検出できないような故障をも正確に検出し、常に正
確な制御データを出力することができ、シーケンス制御
の信頼性を更に高いものとすることが可能となる。

［実施例］次に本発明の好適な実施例を図面に基づき説明する。

なお前記第２図に示す従来装置と対応する部材には同一
符号を付しその説明は省略する。

第１図には本発明に係る多数決冗長方式によるシーケン
スコントローラの好適な一例が示されており、本発明の
特徴的事項は、共通のシーケンスプログラムに従い同一
のシーケンス制御データを演算出力するＣＰＵを少なく
ても３台以上設け、多数決論理回路を用いて前記各ＣＰ
Ｕの出力を比較し、多数決原理に基づき正常な制御デー
タを出力することにある。

実施例において、前記ＣＰＵは（ＬＡ）、（１Ｂ）及び
（ＩＣ）と３台設けられており、これら３台のＣＰＵ　
（ＩＡ）、（ＩＢ）及び（ＩＣ）の出力する制御データ
は多数決論理回路を構成する多数決論理ユニット（５）
に向は出力される。

そして、この多数決論理ユニット（５）は、入力される
各ＣＰＵの出力を比較し多数決の原理に基づき正常なデ
ータを判断し、Ｉ１０ユニット（４ａ）、（４ｂ）・・
・を介して所定の制御対象に向は該制御データを出力し
ている。

そして、この多数決論理ユニット（５）はこれら各ＣＰ
Ｕ（ＩＡ）、（ＩＢ）及び（ＩＣ）のうちいずれか１つ
に故障が発生した場合には、゛前記多数決論理に基づき
故障発生ＣＰＵを即座に険出し、これと同時に正常な動
作を行っている残りの２台のＣＰＵのうちいずれか１つ
のＣＰＵの演算する制御データを出力するよう形成され
ている。

このとき、該多数決論理ユニット（５）は表示部（６）
を駆動し故障が発生したＣＰＵの表示を行う。

従って、３台のＣＰＵ　（ＩＡ）、（Ｉ　Ｂ）。

（ＩＣ）が正常に動作している最中に、何らかの原因で
例えばＣＰＵ（ＩＡ）に故障が発生すると、これと同時
に多数決論理ユニット（５）は、ＣＰＵ（ＩＢ）又は（
ＩＣ）のいずれかが演算する制御データをＩ１０ユニッ
ト（４）に向は出力し、これと同時にＣＰＵ（ＩＡ）に
故障が発生したことを表示部（６）上に表示する。

従って、前記各ＣＰＵ（ＩＡ）、（ＩＢ）及び（ＩＣ）
を交換可能に形成しておくことにより、操作者は表示部
（６）の表示に基づき故障が発生したＣＰＵ　（ＩＡ）
を正常なＣＰＵに交換することかでき、しかもこの交換
作業中においても正常な他のＣＰＵ（ＩＢ）及び（ＩＣ
）から出力される制御データに基づき引き続きシーケン
ス制御を行うことが可能となる。

そして、故障が発生したＣＰＵ（ＩＡ）の交換が終了し
た時点で多数決論理ユニット（５）は自動的にこれを判
別し、再び３台のＣＰＵ　（ＩＡ）。

（ＩＢ）、（ＩＣ）の出力する制御データを比較し多数
決原理に基づく正常な制御データの出力を再開すること
になる。

また、本実施例の装置において、各ＣＰＵ　（ＬＡ）、
（ＩＢ）及び（ＩＣ）はそれぞれ故障検出用の自己診断
動作を行うよう形成されており、これら各ＣＰＵ　（Ｉ
Ａ）、（ＩＢ）、（ＩＣ）が故障を検出した場合には多
数決論理ユニットに向は故障検出信号を出力するよう形
成されている。

そして、多数決論理ユニット（５）は、このような故障
検出信号が入力されると同時に、前述された場合と同様
に、正常な１台のＣＰＵの演算する制御データをＩ１０
ユニット（４）へ向は出力しこれと同時に表示部（６）
上に故障の発生したＣＰＵの表示を行う。

このように、本実施例によれば、多数決論理ユニット（
５）により、各ＣＰＵ（ＩＡ）、（ＩＢ）及び（ＩＣ）
のいずれかに故障が発生したことを正確に検出すること
ができるとともに、各ＣＰＵ（ＬＡ）、（ＩＢ）及び（
ＩＣ）がそれぞれ行う自己診断により故障の検出を行う
ことができるため、前記第２図に示す従来装置により、
正確に故陣の発生を険出し正常な制御データを出力する
ことが可能となり、しかも故障が発生したＣＰＵの交換
作業を確実に行うことが可能となる。

なお、本実施例において多数決論理ユニット（５）は、
ＣＰＵ（ＩＡ）に故障が発生した場合には正常に動作し
ているＣＰＵ（ＩＢ）の演算する制御データを出力し、
またＣＰＵ（ＩＢ）に故障が発生した場合には正常に動
作しているＣＰＵ（ＩＣ）の演算する制御データを出力
し、また、ＣＰＵ（ＩＣ）に故障が発生した場合には正
常に動作しているＣＰＵ　（ＬＡ）の演算する制御デー
タを出力するよう形成されている。

なお、本実施例の装置は、このように３台のＣＰＵ　（
ＩＡ）、（ＩＢ）及び（ＩＣ）のうちいずれか１つに故
障が発生した場合には、正常に動作している残りの２台
のうち１台のＣＰＵの演算する制御データを出力するよ
う形成しているが、本発明はこれに限らず、このような
場合には正常に動作している残りの２台のＣＰＵを用い
、これら２台のＣＰＵを前記第２図に示す従来装置と同
様に運転し、いずれか一方のＣＰＵが自己診断により故
障を検出した場合に、正常に動作している他の１台のＣ
ＰＵに切り替えて運転を続行するよう形成することもで
き、このようにすることによりシステム全体の信頼性を
更に高めることが可能となる。

また、前記実施例においては３台のＣＰＵを並行運転す
る場合を例にとり説明したが、本発明はこれに限らず、
必要に応じて４台以上のＣＰＵを並行運転し多数決原理
に基づき正常なデータを出力するよう形成することも可
能であり、この場合には１台のＣＰＵに故障が発生した
場合には正常に動作している残り３台以上のＣＰＵを用
いて引き続き多数決冗長方式、すなわち多数決原理に基
づき正常な制御データを出力することも可能である。

［発明の効果］この発明は以上説明したとおり、少なくとも３台以上の
ＣＰＵから出力されるシーケンス制御データを比較し多
数決原理に基づき正常な制御データを出力するよう形成
されている。このため、ＣＰＵ自体の自己診断により故
障検出を行うことができないような場合でも故障の発生
を正確に検出し、引き続いて正常なシーケンス制御デー
タを演算出力することが可能となる。更にいずれか１台
のＣＰＵに故障が発生した場合にも、−時的にせよ誤っ
た制御データを出力することがないため、各種シーケン
ス制御を高い信頼性をもってしかも高精度で行うことが
でき、近年のように各種負荷の復雑なシーケンス制御を
自動的にかつ高精度で行うような場合に極めて好適なも
のとなる。

【図面の簡単な説明】

第１図は本発明に係るシーケンスコントローラの好適な
実施例を示すブロック図、第２図は従来のシーケンスコ
ントローラの一例を示すブロック図である。（ＩＡ）、（ＩＢ）、（ＩＣ）はＣＰＵ１　（５）は多
数決論理ユニット、（６）は表示部である。なお、各図中同一符号は同−又は相当部分を示す。第１図第２図

Claims

【特許請求の範囲】

（１）共通のシーケンスプログラムに従い同一のシーケ
ンス制御データを演算出力する少なくとも３台以上のＣ
ＰＵと、各ＣＰＵの出力を比較し多数決原理に基づき正常な制御
データを出力する多数決論理回路と、を含み、前記多数
決論理回路の出力する制御データに基づきシーケンス制
御を行うことを特徴とする多数決冗長方式に基づくシー
ケンスコントローラ。
（２）特許請求の範囲（１）記載の装置において、前記
ＣＰＵは３台設けられ、前記多数決論理回路は、前記３台のＣＰＵのいずれか１
つに故障が検出された際、所定の表示部を用いて故障発
生ＣＰＵの表示を行うとともに、残り２台の正常なＣＰ
Ｕのうちいずれか一方が演算する制御データを出力する
よう形成されて成ることを特徴とするシーケンスコント
ローラ。