JPS63113603A - 複数のプログラマブルコントロ−ラの接続方式 - Google Patents
複数のプログラマブルコントロ−ラの接続方式Info
- Publication number
- JPS63113603A JPS63113603A JP25682886A JP25682886A JPS63113603A JP S63113603 A JPS63113603 A JP S63113603A JP 25682886 A JP25682886 A JP 25682886A JP 25682886 A JP25682886 A JP 25682886A JP S63113603 A JPS63113603 A JP S63113603A
- Authority
- JP
- Japan
- Prior art keywords
- data
- link unit
- bus
- ram
- distribution rule
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 claims abstract description 16
- 230000005540 biological transmission Effects 0.000 claims abstract description 11
- 230000015654 memory Effects 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 11
- 230000003936 working memory Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は複数のプログラマブルコントローラ（以下ＰＣ
と略称する）間でデータの相互授受を行う場合の接続方
式に関するものである。
と略称する）間でデータの相互授受を行う場合の接続方
式に関するものである。
従来、複数のＰＣが互いにデータの授受を行う場合、例
えば第２図に示すようにＰＣＩの出力モジュールＯＭ、
を電！ｖ！ｔｔ ＩでＰＣ２の入力モジュールＩＭ、に
接続し、ＰＣ２の出力モジュールＯＭ ｚを電線１２で
ＰＣＩの入力モジュールＩＭ。
えば第２図に示すようにＰＣＩの出力モジュールＯＭ、
を電！ｖ！ｔｔ ＩでＰＣ２の入力モジュールＩＭ、に
接続し、ＰＣ２の出力モジュールＯＭ ｚを電線１２で
ＰＣＩの入力モジュールＩＭ。
に接続するか、あるいは第３図に示すように、上位に計
算機ＭＣＰＵを配置し、この計算機ＭＣＰＵに各ＰＣを
接続して各ＰＣのデータを先ず計算ＩＭｃＰＵに収集し
、その後各ＰＣに分配するという方法が採られている。
算機ＭＣＰＵを配置し、この計算機ＭＣＰＵに各ＰＣを
接続して各ＰＣのデータを先ず計算ＩＭｃＰＵに収集し
、その後各ＰＣに分配するという方法が採られている。
ところが第２図に示した方法は、入出カモジュール同志
を実配線で接続する方法であるため、授受するデータ量
が増大すると配線工数の著しい増大を招くばかりでなく
、２台以上のｐｃの共通信号の場合は出力モジュールと
入力モジュールを直接接続できない場合がある。
を実配線で接続する方法であるため、授受するデータ量
が増大すると配線工数の著しい増大を招くばかりでなく
、２台以上のｐｃの共通信号の場合は出力モジュールと
入力モジュールを直接接続できない場合がある。
また第３図に示した方法は、データ授受の速度がＰＣの
通信応答速度に依存するため、低速であり、しかも計算
機ＭＣＰＵ側にＰＣのプロトコルに合わせた通信プログ
ラムとデータの収集・分配のプログラムが必要となる。
通信応答速度に依存するため、低速であり、しかも計算
機ＭＣＰＵ側にＰＣのプロトコルに合わせた通信プログ
ラムとデータの収集・分配のプログラムが必要となる。
また、従来は上記のように複数のＰＣが互いにデータの
授受を行う場合、各ｐｃに接続されるリンクユニット毎
にデータ授受の情報をディツプスインチ等により設定す
る方法を採っているため、接続するｐｃの数が多くなっ
た場合、設定すべき情報が多くなるため、ディップスイ
ッチ等が多く必要となり、設定が複雑になるばかりでな
く、各リンクユニットに分散して設定されるため、割付
けの設定、変更、確認作業に時間を要するという問題が
あった。
授受を行う場合、各ｐｃに接続されるリンクユニット毎
にデータ授受の情報をディツプスインチ等により設定す
る方法を採っているため、接続するｐｃの数が多くなっ
た場合、設定すべき情報が多くなるため、ディップスイ
ッチ等が多く必要となり、設定が複雑になるばかりでな
く、各リンクユニットに分散して設定されるため、割付
けの設定、変更、確認作業に時間を要するという問題が
あった。
そこで本発明は、複数のＰＣの相互接続を容易に行なう
ことができ、しかも高速に各２０間のデータの授受を行
なうことができ、しかも一箇所で集中的に割付けを行う
ことができるＰＣの接続方式を提供しようとするもので
ある。
ことができ、しかも高速に各２０間のデータの授受を行
なうことができ、しかも一箇所で集中的に割付けを行う
ことができるＰＣの接続方式を提供しようとするもので
ある。
本発明は上記の問題点を解決するためになされたもので
、各プログラマブルコントローラに夫々Ｉ／Ｏバスを介
してＣＰＵ、、ＲＯＭＳＲＡＭ。
、各プログラマブルコントローラに夫々Ｉ／Ｏバスを介
してＣＰＵ、、ＲＯＭＳＲＡＭ。
Ｉ ／ ＯＲＡＭ、 Ｉ ／ Ｏハスインタフェース
、Ｉ／Ｏバスインタフェース制御部及び通信部を具備し
たリンクユニットを接続し、前記リンクユニットの１つ
に更に分配側メモリ１４とプログラミング４１を装備す
ると共に、各リンクユニットの通信部を伝送路りを介し
て接続するようにしたものである。
、Ｉ／Ｏバスインタフェース制御部及び通信部を具備し
たリンクユニットを接続し、前記リンクユニットの１つ
に更に分配側メモリ１４とプログラミング４１を装備す
ると共に、各リンクユニットの通信部を伝送路りを介し
て接続するようにしたものである。
即ち各リンクユニットは、互いに１本又は１対の双方向
の伝送路で接続され、各々が装着されたＰＣからの出力
データを予めプログラムされた分配側に則って他のリン
クユニットに伝送路を介して送信し、データを受信した
リンクユニットは、受信データを自身が装着されている
ＰＣの入力データとする機能を備えたものであり、プロ
グラミング手段を備えたリンクユニットにおいて、集中
的に割付けができるようにしたものである。
の伝送路で接続され、各々が装着されたＰＣからの出力
データを予めプログラムされた分配側に則って他のリン
クユニットに伝送路を介して送信し、データを受信した
リンクユニットは、受信データを自身が装着されている
ＰＣの入力データとする機能を備えたものであり、プロ
グラミング手段を備えたリンクユニットにおいて、集中
的に割付けができるようにしたものである。
したがって、特殊な通信プログラムや複雑な実配線を必
要とせず、複数の２０間の相互のデータ授受が容易且つ
高速に行なえ、しかもディップスイッチ等が不要になる
ばかりでなく割付はデータの設定作業を飛曜的に向上し
得るものである。
要とせず、複数の２０間の相互のデータ授受が容易且つ
高速に行なえ、しかもディップスイッチ等が不要になる
ばかりでなく割付はデータの設定作業を飛曜的に向上し
得るものである。
第１図は本発明の実施例を示すもので、／Ｏ０及び／Ｏ
１．／Ｏ２・・・・・・はＩ／ＯバスＬ０を介して夫々
のＰＣＩ、ＰＣ２，ＰＣ３・・・・・・に接続され、通
信部１９を伝送路りに接続したマスクリンクユニット及
びスレーブリンクユニットである。
１．／Ｏ２・・・・・・はＩ／ＯバスＬ０を介して夫々
のＰＣＩ、ＰＣ２，ＰＣ３・・・・・・に接続され、通
信部１９を伝送路りに接続したマスクリンクユニット及
びスレーブリンクユニットである。
マスクリンクユニット／Ｏ０は、マイクロプロセッサで
あるＣＰＵ１１と、動作を規定する制御プログラムが格
納されているＲＯＭ１２、作業メモリであるＲＡＭ１３
、ＰＣへの入出力データを格納するＩ／ＯＲＡＭ１６、
ＰＣのＩ／ＯバスＬｏとＩ／ＯＲＡＭ１６を接続する。
あるＣＰＵ１１と、動作を規定する制御プログラムが格
納されているＲＯＭ１２、作業メモリであるＲＡＭ１３
、ＰＣへの入出力データを格納するＩ／ＯＲＡＭ１６、
ＰＣのＩ／ＯバスＬｏとＩ／ＯＲＡＭ１６を接続する。
Ｉ／Ｏバスインタフェース１７と、Ｉ／Ｏバス制御部１
８と、データの分配側を格納している分配側メモリ１４
と、それを保持するバッテリ１５および伝送路りを介し
てデータ送受信を行なう通信部１９とプログラミング機
器２１とのデータ授受を行なうプログラミングインタフ
ェース２０より構成されている。
８と、データの分配側を格納している分配側メモリ１４
と、それを保持するバッテリ１５および伝送路りを介し
てデータ送受信を行なう通信部１９とプログラミング機
器２１とのデータ授受を行なうプログラミングインタフ
ェース２０より構成されている。
これに対し、スレーブリンクユニット／Ｏ１゜／Ｏ２・
・・・・・は、分配側メモリ１４とバッテリ１５及びプ
ログラミングインタフェース２０がないのみで他はマス
クリンクユニット／Ｏ０と同じ構成である。
・・・・・は、分配側メモリ１４とバッテリ１５及びプ
ログラミングインタフェース２０がないのみで他はマス
クリンクユニット／Ｏ０と同じ構成である。
（１１マスクリンクユニット／Ｏ０の動作＋ａ）ＰＣと
のデータの授受 マスクリンクユニット／Ｏ０とこのマスクリンクユニッ
ト／Ｏ０を接続したＰｃｔとのデータの授受は、Ｉ／Ｏ
バスＬ０を介してＩ／ＯＲＡＭ１６との間で行なわれる
。ＰＣＩは出力データを■／ＯバスＬ０よりＩ／Ｏバス
インタフェース１７を介してＩ／ＯＲＡＭ１６の出力デ
ータ領域に書き込む。人力データはＩ／ＯＲＡＭ１６の
入力データ領域をＰＣＩがＩ／Ｏバスインタフェース１
７を介して読み出すことにより得られる。
のデータの授受 マスクリンクユニット／Ｏ０とこのマスクリンクユニッ
ト／Ｏ０を接続したＰｃｔとのデータの授受は、Ｉ／Ｏ
バスＬ０を介してＩ／ＯＲＡＭ１６との間で行なわれる
。ＰＣＩは出力データを■／ＯバスＬ０よりＩ／Ｏバス
インタフェース１７を介してＩ／ＯＲＡＭ１６の出力デ
ータ領域に書き込む。人力データはＩ／ＯＲＡＭ１６の
入力データ領域をＰＣＩがＩ／Ｏバスインタフェース１
７を介して読み出すことにより得られる。
（ｂ） 通信処理
マスクリンクユニット／Ｏ０は、各スレーブリンクユニ
ット／Ｏ１，／Ｏ２・・・・・・からデータを収集し、
それを分配則メモリ１４に格納されている情報に基き、
各スレーブリンクユニット／Ｏ１゜／Ｏ２・・・・・・
への送信データを組み立て、各スレーブリンクユニット
／Ｏ１，／Ｏ２・・・・・・へ送信する。
ット／Ｏ１，／Ｏ２・・・・・・からデータを収集し、
それを分配則メモリ１４に格納されている情報に基き、
各スレーブリンクユニット／Ｏ１゜／Ｏ２・・・・・・
への送信データを組み立て、各スレーブリンクユニット
／Ｏ１，／Ｏ２・・・・・・へ送信する。
同時に、マスクリンクユニット／Ｏ０が接続されている
ｐｃへの入力データをＩｌｏＲＡＭＩ ６の入力データ
領域に書き込む。
ｐｃへの入力データをＩｌｏＲＡＭＩ ６の入力データ
領域に書き込む。
尚、スレーブリンクユニット／Ｏ１からの受信データは
、スレーブリンクユニット／Ｏ１が接続されているＰＣ
２の出力データである。また、マスクリンクユニット／
Ｏ０からスレーブリンクユニット／Ｏ１への送信データ
は、スレーブリンクユニット／Ｏ１が接続されているＰ
Ｃ２の入力データである。
、スレーブリンクユニット／Ｏ１が接続されているＰＣ
２の出力データである。また、マスクリンクユニット／
Ｏ０からスレーブリンクユニット／Ｏ１への送信データ
は、スレーブリンクユニット／Ｏ１が接続されているＰ
Ｃ２の入力データである。
（２） スレーブリンクユニットの動作＋ａ）ＰＣ２
とのデータの授受 マスクリンクユニット／Ｏ０の場合とまったく同じであ
る。
とのデータの授受 マスクリンクユニット／Ｏ０の場合とまったく同じであ
る。
（ｂ） 通信処理
マスクリンクユニット／Ｏ０からのデータ要求を受信す
ると、スレーブリンクユニット／Ｏ１はＩｌｏＲＡＭＩ
６の出力データ領域を読み出して送信データを組み立
て、マスクリンクユニット／Ｏ０へ伝送路りを介して送
信する。またマスタリンクユニット／Ｏ０から送られて
くるＰＣ２への入力データは、ＩｌｏＲＡＭＩ ６の入
力データ領域に書き込まれる。
ると、スレーブリンクユニット／Ｏ１はＩｌｏＲＡＭＩ
６の出力データ領域を読み出して送信データを組み立
て、マスクリンクユニット／Ｏ０へ伝送路りを介して送
信する。またマスタリンクユニット／Ｏ０から送られて
くるＰＣ２への入力データは、ＩｌｏＲＡＭＩ ６の入
力データ領域に書き込まれる。
以上、述べたマスクリンクユニット／Ｏ０とスレーブリ
ンクユニット／Ｏ１の「ＰＣとのデータ授受」、「通信
処理」は非同期に行なわれている。
ンクユニット／Ｏ１の「ＰＣとのデータ授受」、「通信
処理」は非同期に行なわれている。
従って、どちらか一方の処理の遅滞により、他の処理の
実行が遅延することはない。たとえば、ＰＣの入出カサ
−ビスが行なわれな（なった場合でも、「ＰＣとのデー
タ授受」が実行されないのみであり、「通信処理」は継
続して行なわれる。
実行が遅延することはない。たとえば、ＰＣの入出カサ
−ビスが行なわれな（なった場合でも、「ＰＣとのデー
タ授受」が実行されないのみであり、「通信処理」は継
続して行なわれる。
この場合、入出カサ−ビスを行なっていないＰＣからの
出力データは、サービス停止直前のデータかあるいは、
すべて「○」データとなる。（この選択は制御プログラ
ムに依存する） 本実施例では、相互の接続形態はマスク・スレーブ形と
なり、通信の主導権はマスクリンクユニット／Ｏ０にあ
る。
出力データは、サービス停止直前のデータかあるいは、
すべて「○」データとなる。（この選択は制御プログラ
ムに依存する） 本実施例では、相互の接続形態はマスク・スレーブ形と
なり、通信の主導権はマスクリンクユニット／Ｏ０にあ
る。
各スレーブリンクユニット／Ｏ１，／Ｏ２・・・・・・
のデータはすべて一旦マスクリンクユニット／Ｏ０に集
められ、分配則により各スレーブリンクユニット／Ｏ１
，／Ｏ２・・・・・・のＩ ／ ＯＲＡ Ｍ２Ｃを通し
て各ＰＣへ入力データとして渡される。
のデータはすべて一旦マスクリンクユニット／Ｏ０に集
められ、分配則により各スレーブリンクユニット／Ｏ１
，／Ｏ２・・・・・・のＩ ／ ＯＲＡ Ｍ２Ｃを通し
て各ＰＣへ入力データとして渡される。
（３） リンクデータの分配則の設定、変更リンクデ
ータの分配則の設定、変更はプログラミングインタフェ
ース２０を介してプログラミング機器２１から行なわれ
る。
ータの分配則の設定、変更はプログラミングインタフェ
ース２０を介してプログラミング機器２１から行なわれ
る。
また、マスクリンクユニット／Ｏ０の分配則メモリ１４
には、ＰＣ夫々について入力データがどのＰＣからの出
力データを分配されるかが８ビット単位で設定できる。
には、ＰＣ夫々について入力データがどのＰＣからの出
力データを分配されるかが８ビット単位で設定できる。
各ＰＣの出力データの点数は制御プログラムによって人
力データの割付けから計算される。
力データの割付けから計算される。
マスクリンクユニット／Ｏ０は立上りにおいて、各スレ
ープリンタユニット／Ｏ１，／Ｏ２・・・・・・に分配
則メモリ１４に格納されている情報に基き、各スレーブ
リンクユニット／Ｏ１／Ｏ２・・・・・・への入力点数
、出力点数を組み立て、各スレーブユニット／Ｏ１，／
Ｏ２・・・・・・に送信する。 スレーブリンクユニッ
ト／Ｏ１，／Ｏ２・・・・・・はマスターリンクユニッ
ト／Ｏ０から送信された入出力点数を受は取り、その情
報に基き、夫々に接続されているＰＣとの入出力データ
の授受を行う。
ープリンタユニット／Ｏ１，／Ｏ２・・・・・・に分配
則メモリ１４に格納されている情報に基き、各スレーブ
リンクユニット／Ｏ１／Ｏ２・・・・・・への入力点数
、出力点数を組み立て、各スレーブユニット／Ｏ１，／
Ｏ２・・・・・・に送信する。 スレーブリンクユニッ
ト／Ｏ１，／Ｏ２・・・・・・はマスターリンクユニッ
ト／Ｏ０から送信された入出力点数を受は取り、その情
報に基き、夫々に接続されているＰＣとの入出力データ
の授受を行う。
以上、発明したように、本発明はＰＣのＩ／Ｏバスと接
続できるリンクユニットにより、ＰＣのスキャンにまっ
たく無関係に、Ｉ／Ｏデータベースで各ＰＣ間の相互の
データ授受を可能にするものである。ＰＣのＩ／Ｏバス
と接続できることにより、ＰＣ側を相互接続するための
変更の必要や、上位に計算機を配置し専用のプログラム
を準備する必要はまったくなくなるという効果がある。
続できるリンクユニットにより、ＰＣのスキャンにまっ
たく無関係に、Ｉ／Ｏデータベースで各ＰＣ間の相互の
データ授受を可能にするものである。ＰＣのＩ／Ｏバス
と接続できることにより、ＰＣ側を相互接続するための
変更の必要や、上位に計算機を配置し専用のプログラム
を準備する必要はまったくなくなるという効果がある。
また、リンクデータの割付けが一箇所に集中し７゜割付
けの柔軟性が飛躍的に向上できる。
けの柔軟性が飛躍的に向上できる。
第１図は本発明の実施例のブロック図、第２図及び第３
図は夫々従来の接続方式のブロック図である。 ＰＣＩ、ＰＯ２，ＰＯ２，ＰＣＮ ・・・プログラマブルコントローラ １１・・・ＣＰＵ １２・・・ＲＯＭ １３・・・ＲＡＭ １４・・・分配則メモリ １５・・・バッテリ １６・・・Ｉ ／Ｏ ＲＡＭ １７・・・Ｉ／Ｏバスインタフェース １８・・・Ｉ／Ｏバスインタフェース制御部１９・・・
通信部 ２０・・・プログラミングインタフェース２１・・・プ
ログラミング機器 ／Ｏ０・・・マスクリンクユニット ／Ｏ１・・・スレーブリンクユニット ／Ｏ２・・・スレーブリンクユニット Ｌ、、Ｌ、 ・・・Ｉ／Ｏバス Ｌ・・・伝送路
図は夫々従来の接続方式のブロック図である。 ＰＣＩ、ＰＯ２，ＰＯ２，ＰＣＮ ・・・プログラマブルコントローラ １１・・・ＣＰＵ １２・・・ＲＯＭ １３・・・ＲＡＭ １４・・・分配則メモリ １５・・・バッテリ １６・・・Ｉ ／Ｏ ＲＡＭ １７・・・Ｉ／Ｏバスインタフェース １８・・・Ｉ／Ｏバスインタフェース制御部１９・・・
通信部 ２０・・・プログラミングインタフェース２１・・・プ
ログラミング機器 ／Ｏ０・・・マスクリンクユニット ／Ｏ１・・・スレーブリンクユニット ／Ｏ２・・・スレーブリンクユニット Ｌ、、Ｌ、 ・・・Ｉ／Ｏバス Ｌ・・・伝送路
Claims (1)
- 各プログラマブルコントローラに夫々Ｉ／Ｏバスを介し
てＣＰＵ１１、ＲＯＭ１２、ＲＡＭ１３、Ｉ／ＯＲＡＭ
１６、Ｉ／Ｏバスインタフェース１７、Ｉ／Ｏバスイン
タフェース制御部１８及び通信部１９を具備したリンク
ユニットを接続し、前記リンクユニットの１つに更に分
配則メモリ１４とプログラミング手段を装備すると共に
、各リンクユニットの通信部１９を伝送路Ｌを介して接
続したことを特徴とする複数のプログラマブルコントロ
ーラの接続方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25682886A JPS63113603A (ja) | 1986-10-30 | 1986-10-30 | 複数のプログラマブルコントロ−ラの接続方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25682886A JPS63113603A (ja) | 1986-10-30 | 1986-10-30 | 複数のプログラマブルコントロ−ラの接続方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63113603A true JPS63113603A (ja) | 1988-05-18 |
Family
ID=17297991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25682886A Pending JPS63113603A (ja) | 1986-10-30 | 1986-10-30 | 複数のプログラマブルコントロ−ラの接続方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63113603A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990014621A1 (en) * | 1989-05-24 | 1990-11-29 | Hitachi, Ltd. | Sequence controller system |
-
1986
- 1986-10-30 JP JP25682886A patent/JPS63113603A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990014621A1 (en) * | 1989-05-24 | 1990-11-29 | Hitachi, Ltd. | Sequence controller system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5551053A (en) | System and Method for assigning addresses to I/O devices in a control network and for verifying the assigned address of the devices | |
| US4858101A (en) | Programmable controller with parallel processors | |
| US5675830A (en) | Addressing scheme for control network having remote address request device | |
| EP0311007B1 (en) | Programmable controller with multiple task processors | |
| US5428526A (en) | Programmable controller with time periodic communication | |
| US4876664A (en) | Programmable controller with a dual intermodule message system | |
| AU607206B2 (en) | Input/output system for multiprocessors | |
| US5452420A (en) | Intelligent network interface circuit for establishing communication link between protocol machine and host processor employing counter proposal set parameter negotiation scheme | |
| US5566320A (en) | Memory storage access control circuit for coupled mask-programmed microcontrollers | |
| US5283869A (en) | Interrupt structure for network interface circuit | |
| US5416908A (en) | Interface between industrial controller components using common memory | |
| US8458388B2 (en) | Method for data communication between a programmable controller and a data processing device and interface driver program and interface hereto | |
| EP3547049B1 (en) | Safety control system and safety control unit | |
| JPS63113603A (ja) | 複数のプログラマブルコントロ−ラの接続方式 | |
| JPS62290903A (ja) | 複数のプログラマブルコントロ−ラの接続方式 | |
| JPH0231401B2 (ja) | ||
| JPS63113604A (ja) | 複数のプログラマブルコントロ−ラの接続方式 | |
| JPH07319515A (ja) | プログラマブルコントローラの分散制御システム | |
| JPH1097232A (ja) | 表示器の通信方式 | |
| JPS63141429A (ja) | パケツト多重化装置 | |
| JPS6312001A (ja) | 数値制御装置用プログラマブルコントロ−ラ | |
| JP2830224B2 (ja) | プログラマブルコントローラの通信手順 | |
| JPS63133204A (ja) | シ−ケンサのデ−タ伝送用インタ−フエイス | |
| JPH09135260A (ja) | プログラムロジックコントローラのネットワークによる階層化方法 | |
| JP2000172307A (ja) | プロセスデータ収集装置の更新方法 |