JPS63113324U - - Google Patents
Info
- Publication number
- JPS63113324U JPS63113324U JP500887U JP500887U JPS63113324U JP S63113324 U JPS63113324 U JP S63113324U JP 500887 U JP500887 U JP 500887U JP 500887 U JP500887 U JP 500887U JP S63113324 U JPS63113324 U JP S63113324U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse generation
- clock pulses
- phase clock
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002265 prevention Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Manipulation Of Pulses (AREA)
Description
第１図は本考案の実施例を示す回路図、第２図
は本考案の他の実施例を示す回路図、第３図は従
来例を示す回路図である。 ４……パルス発生回路、８……第１配線、９…
…第２配線、１０……回路ブロツク、１１，１２
……ＭＯＳトランジスタ。
は本考案の他の実施例を示す回路図、第３図は従
来例を示す回路図である。 ４……パルス発生回路、８……第１配線、９…
…第２配線、１０……回路ブロツク、１１，１２
……ＭＯＳトランジスタ。
Claims (1)
- 互いに逆相の２相クロツクパルスを発生するパ
ルス発生回路と、該パルス発生回路から前記２相
クロツクパルスを内部回路へ伝達する一対の第１
配線と、２相クロツクパルスに基いて動作する回
路ブロツクへ前記第１配線から分岐された一対の
第２配線と、該第２配線の前記回路ブロツクの直
前に於いて、各々の第２配線と所定電圧との間に
設けられたＭＯＳトランジスタとを備え、前記Ｍ
ＯＳトランジスタのゲートを各々他方の第２配線
に接続することを特徴とするクロツクパルスの重
なり防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP500887U JPS63113324U (ja) | 1987-01-16 | 1987-01-16 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP500887U JPS63113324U (ja) | 1987-01-16 | 1987-01-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63113324U true JPS63113324U (ja) | 1988-07-21 |
Family
ID=30786191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP500887U Pending JPS63113324U (ja) | 1987-01-16 | 1987-01-16 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63113324U (ja) |
-
1987
- 1987-01-16 JP JP500887U patent/JPS63113324U/ja active Pending