JPS63103536A - 自動振幅制御方式 - Google Patents
自動振幅制御方式Info
- Publication number
- JPS63103536A JPS63103536A JP24917786A JP24917786A JPS63103536A JP S63103536 A JPS63103536 A JP S63103536A JP 24917786 A JP24917786 A JP 24917786A JP 24917786 A JP24917786 A JP 24917786A JP S63103536 A JPS63103536 A JP S63103536A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- delay
- amplitude
- pulse
- terminal equipment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 10
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000005540 biological transmission Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
位相同期バス方式において、ラウンド・トリップ・ディ
レィを一定にするための端末内の遅延回路の遅延量に応
じて各端末で出力パルスの振幅を制御するごとによって
、端末と網終端装置との距離に拘わらず、網終端装置入
力における各端末の受信パルスの振幅をほぼ一定にして
、網終端装置において固定しきい値で各端末からのパル
スを読みとれるようにする。
レィを一定にするための端末内の遅延回路の遅延量に応
じて各端末で出力パルスの振幅を制御するごとによって
、端末と網終端装置との距離に拘わらず、網終端装置入
力における各端末の受信パルスの振幅をほぼ一定にして
、網終端装置において固定しきい値で各端末からのパル
スを読みとれるようにする。
本発明は位相同期バス方式の網終端装置における各端末
からの受信信号の振幅を一定にする自動振幅制御方式に
係り、特にｌ５ＤＮユーザ・網インタフェースにおける
モニタビットを利用して振幅を一定にする自動振幅制御
方式に関するものである。
からの受信信号の振幅を一定にする自動振幅制御方式に
係り、特にｌ５ＤＮユーザ・網インタフェースにおける
モニタビットを利用して振幅を一定にする自動振幅制御
方式に関するものである。
ｌ５ＤＮは、ディジタル通信網において、音声。
画像、データ等のサービスを統合して提供するための方
式であるが、ユーザの使いやすきを決定付けｌ５ＤＮの
普及を促す上で、ユーザ・網インタフェースが重要であ
る。ＣＣＩＴＴにおいても■シリーズ勧告群として勧告
化されており、■インタフェースと呼ばれている。
式であるが、ユーザの使いやすきを決定付けｌ５ＤＮの
普及を促す上で、ユーザ・網インタフェースが重要であ
る。ＣＣＩＴＴにおいても■シリーズ勧告群として勧告
化されており、■インタフェースと呼ばれている。
茅３図は１インクフエース中の基本アクセスにおけるレ
イヤ１ （＋−４３０）の諸元を示したものである。
イヤ１ （＋−４３０）の諸元を示したものである。
また第４図は伝送路上のフレーム構成を示したものであ
って、各ビットの名称は図中に示された通りである。
って、各ビットの名称は図中に示された通りである。
また第５図は宅内側の接続を示し、ＮＴは網終端装置、
ＴＥ １． ・−、ＴＥ ｉ、−、ＴＥｎは加入者醋ｉ
末である。
ＴＥ １． ・−、ＴＥ ｉ、−、ＴＥｎは加入者醋ｉ
末である。
■インクフェースの特徴は線路を４線と、して、バス接
続を用いている点にある。従って上り方向く加入者端末
’Ｔ’Ｅ−１Ｔ線装置ＮＴ）では、それぞれ５″シなる
距離にある各乾１末からデータが網終端装ＥＮＴに向け
て送出されるので、ｔ＋ｔ’＋終端装置ＮＴの入力端で
は、パルスに位相差（往復伝ＩＬ１時間２Ｔｐｉ）が生
じて、アイパターンの開口部が狭くなる。
続を用いている点にある。従って上り方向く加入者端末
’Ｔ’Ｅ−１Ｔ線装置ＮＴ）では、それぞれ５″シなる
距離にある各乾１末からデータが網終端装ＥＮＴに向け
て送出されるので、ｔ＋ｔ’＋終端装置ＮＴの入力端で
は、パルスに位相差（往復伝ＩＬ１時間２Ｔｐｉ）が生
じて、アイパターンの開口部が狭くなる。
第６図はＩｒ１ｌ終端装置ＮＴにおける人カバルスを米
したものであって、最近圧刻１の端末ＴＩ７．１を基準
としたとき（Ｔｐｌ＃Ｏ）、中圧ε１１の端末”Ｉ”Ｅ
ｉにおいて２Ｔｐｉ、最遠距Ｓ１１の端末ＴＥｎにおい
て２７ｐｎの台位相差を生じ、そのためアイパターンが
図示の１のように狭くなることが示されている。
したものであって、最近圧刻１の端末ＴＩ７．１を基準
としたとき（Ｔｐｌ＃Ｏ）、中圧ε１１の端末”Ｉ”Ｅ
ｉにおいて２Ｔｐｉ、最遠距Ｓ１１の端末ＴＥｎにおい
て２７ｐｎの台位相差を生じ、そのためアイパターンが
図示の１のように狭くなることが示されている。
このような位相、Ｍ（２Ｔｐｉ）が１タイムスロット以
上になると、アイパターンの開口部は閉じ、面終端装；
１９ＮＴでは端末からのデータを読みとることができな
くなる。従って網終端装置Ｎ １”側で各端末からのデ
ータを安定して読みとることができるためには、網終端
装置ＮＴ一端末間の往復伝厖時間２Ｔｐｉが１タイムス
ロツトより小さくなる必要があり、バスの長さを制限す
る必要が生じる。
上になると、アイパターンの開口部は閉じ、面終端装；
１９ＮＴでは端末からのデータを読みとることができな
くなる。従って網終端装置Ｎ １”側で各端末からのデ
ータを安定して読みとることができるためには、網終端
装置ＮＴ一端末間の往復伝厖時間２Ｔｐｉが１タイムス
ロツトより小さくなる必要があり、バスの長さを制限す
る必要が生じる。
第７図はＩインクフェースにおけるバス長の制限を示し
たものであって、３種類の配線形９Ｑ （５ｉｍｐｌｅ
［ｌｕｓ、 Ｅｘｔｅｎｄｅｄ Ｂｕｓ、 Ｐｏ１
ｎＬ Ｌｏ Ｐｏ１ｎＬ）について、それぞれ第７図（
ａｌ、 （ｂｌ、 （Ｃ１に示すようにバス長の制限を
規定している。
たものであって、３種類の配線形９Ｑ （５ｉｍｐｌｅ
［ｌｕｓ、 Ｅｘｔｅｎｄｅｄ Ｂｕｓ、 Ｐｏ１
ｎＬ Ｌｏ Ｐｏ１ｎＬ）について、それぞれ第７図（
ａｌ、 （ｂｌ、 （Ｃ１に示すようにバス長の制限を
規定している。
本出願人゛はこのようなバス区の制限を緩和する一方法
とし・て、位相間１す１バス方式（Ｐｌｅａｓｅ ／ｌ
ｌｉｇｎｅｄ ｒ’ａｓｓｉｖｅ Ｂｕｓ Ｓｃｈｅｍ
ｅ： ＰＡＢ ）を特願昭５７−１６５５７９号におい
て提案している。
とし・て、位相間１す１バス方式（Ｐｌｅａｓｅ ／ｌ
ｌｉｇｎｅｄ ｒ’ａｓｓｉｖｅ Ｂｕｓ Ｓｃｈｅｍ
ｅ： ＰＡＢ ）を特願昭５７−１６５５７９号におい
て提案している。
第８図は位相同期バス方式の基本構成を示したものであ
り、■は加入者端末（ＴＥｉ）、’２は網終端装置（Ｎ
Ｔ）である、また加入者端末１において、３はモニター
検出部、４はパターン発生器、５は遅延部である。
り、■は加入者端末（ＴＥｉ）、’２は網終端装置（Ｎ
Ｔ）である、また加入者端末１において、３はモニター
検出部、４はパターン発生器、５は遅延部である。
また第９図は位相同期バス方式における伝送路上のフレ
ーム構成を示し、各ビットの名称は図中に示された通り
である。
ーム構成を示し、各ビットの名称は図中に示された通り
である。
第８図において端末（ＴＥｉ）はパターン発生ｒｊＩ４
から第９図に示すフレーム化した信号を発生し、遅延部
５を経てＴ線に送出する。網終端装置２ではこの信号を
ループバックしてＲ線に送出する。端末（ＴＥｉ）では
これを受信してモニタビットＭが折り返されたモニタエ
コービットｍを検出して、モニタビットＭとモニタエコ
ービットｍとの照合をとり、バスの伝搬遅延時間Ｔ ｐ
ｉ、端末内の遅延時間Ｔｄｉとしたとき、２ Ｔ ｐｉ
＋ Ｔ ｄｉ＝一定となるように遅延部５の遅延時間を
設定する。
から第９図に示すフレーム化した信号を発生し、遅延部
５を経てＴ線に送出する。網終端装置２ではこの信号を
ループバックしてＲ線に送出する。端末（ＴＥｉ）では
これを受信してモニタビットＭが折り返されたモニタエ
コービットｍを検出して、モニタビットＭとモニタエコ
ービットｍとの照合をとり、バスの伝搬遅延時間Ｔ ｐ
ｉ、端末内の遅延時間Ｔｄｉとしたとき、２ Ｔ ｐｉ
＋ Ｔ ｄｉ＝一定となるように遅延部５の遅延時間を
設定する。
これによりて仝端末装置に対してラウンド・トリップ・
ディレィ （Ｒｏｕｎｄ−Ｔｒｉｐ−Ｄｅｌａｙ）が等
しくなり、網終端装置入力端では全ケ：１宋装置からの
パルス位相が一致するため、＄１／ｌ柊端装置では固定
タイミングで各端末からのデータを読み込むことができ
るようになる。
ディレィ （Ｒｏｕｎｄ−Ｔｒｉｐ−Ｄｅｌａｙ）が等
しくなり、網終端装置入力端では全ケ：１宋装置からの
パルス位相が一致するため、＄１／ｌ柊端装置では固定
タイミングで各端末からのデータを読み込むことができ
るようになる。
このようにラウンド・トリップ・ディレィを等しくして
位相同期バスを実現するため、端末内に自動位相調整機
能を設けている。第１０図は自動位相ｉｙＪ整槻１＠に
おける、位相ｍ整手順を示すフローチャートである。
位相同期バスを実現するため、端末内に自動位相調整機
能を設けている。第１０図は自動位相ｉｙＪ整槻１＠に
おける、位相ｍ整手順を示すフローチャートである。
第１０図において、端末はフレーム同期がとれ゛ると、
モニタビットＭにランダムパターンを送出する。これに
対して網終端装置は固定タイミングでＭビットを読みと
ってｍピッ（・に折り返す。そこで端末ではＭビットと
ｍビットを比較し、等しければ端末のフレーム送出位相
が正しいことがわかる３Ｍビットとｍビットが等しくな
いときは、位相が合っていないので、送出位相調整用の
シフｊ・レジスタのシフト段数を１段ずつ順次ずらして
ゆき、ＭビットとｍビットがＹビットにわたって等しく
なったとき、シフトを止めて送出フレーム位相を固定す
る。
モニタビットＭにランダムパターンを送出する。これに
対して網終端装置は固定タイミングでＭビットを読みと
ってｍピッ（・に折り返す。そこで端末ではＭビットと
ｍビットを比較し、等しければ端末のフレーム送出位相
が正しいことがわかる３Ｍビットとｍビットが等しくな
いときは、位相が合っていないので、送出位相調整用の
シフｊ・レジスタのシフト段数を１段ずつ順次ずらして
ゆき、ＭビットとｍビットがＹビットにわたって等しく
なったとき、シフトを止めて送出フレーム位相を固定す
る。
第１１図は自動位相調整のタイムチャー１・を示したも
のである。
のである。
第１１図において網終端装置ＮＴの送信フレームは最近
距離の端末ＴＥと、最遠距離の端末ＴＥとでは、Ｔｐだ
けの伝搬時間差をもって到達する。
距離の端末ＴＥと、最遠距離の端末ＴＥとでは、Ｔｐだ
けの伝搬時間差をもって到達する。
最遠の端末Ｔ Ｅでは内部でシフトすることなくＭビッ
トを送出する。最近の端末ＴＥでは次第にシフト量を増
加し、最大のシフ１−１１でＭピットを送出して位相調
整を終了する。この場合網終端装置において必要なＭビ
ット受信のためのガードタイムＴｍは、図から明らかな
ようにＴｍ＝２Ｔｐである。
トを送出する。最近の端末ＴＥでは次第にシフト量を増
加し、最大のシフ１−１１でＭピットを送出して位相調
整を終了する。この場合網終端装置において必要なＭビ
ット受信のためのガードタイムＴｍは、図から明らかな
ようにＴｍ＝２Ｔｐである。
第１２図は自動位相調整回路のブロック図を示したもの
である。同図において、ＲＥＣは受信回路であって受信
データＲＤを受信する。Ｄ Ｍ Ｕ Ｘは分配回路であ
って、各チャンネルＢｌ、Ｂ２゜Ｄおよびｍビットを受
信回路ＲＥＣの出力から分配する。ＦＳＹＮＣ？はフレ
ーム同期回路であって、受信回路ＲＥＣの出力をモニタ
してフレーム同期をとり、フレーム同期時“１”となり
、非同期時“０”となる信号ＦＳＹＮＣを出力する。ｍ
−１ｄｌｅはｍビット空き検出回路であって、ｍビット
をモニタしてｍ＝“空き状態”を連続Ｘ回検出すると“
１”になり、信号ｍ＃Ｍにパルスがあると“０”になる
１ｄｌｅ信号を出力する。
である。同図において、ＲＥＣは受信回路であって受信
データＲＤを受信する。Ｄ Ｍ Ｕ Ｘは分配回路であ
って、各チャンネルＢｌ、Ｂ２゜Ｄおよびｍビットを受
信回路ＲＥＣの出力から分配する。ＦＳＹＮＣ？はフレ
ーム同期回路であって、受信回路ＲＥＣの出力をモニタ
してフレーム同期をとり、フレーム同期時“１”となり
、非同期時“０”となる信号ＦＳＹＮＣを出力する。ｍ
−１ｄｌｅはｍビット空き検出回路であって、ｍビット
をモニタしてｍ＝“空き状態”を連続Ｘ回検出すると“
１”になり、信号ｍ＃Ｍにパルスがあると“０”になる
１ｄｌｅ信号を出力する。
ｒｎ ＝ Ｍ ？はＭビット、ｍビット一致検出回路で
あつ°ζ、ｍビットとＭビットをモニタして比較し、不
一致のとき信号ｍ≠Ｍにパルスを出力し、またＦＳＹＮ
Ｃ＝“１′であってかつｍビットとＭビットがＹ回連続
して一致したとき“１”となり、ＦＳＹＮＣ＝“０”の
ときａＯ″となる１８号−ｍ−Ｍを出力し、ざらにＦＳ
ＹＮＣ＝” １ ”で“１″となり、ｍビットとＭビッ
トがＹ回連続して一致したとき０゛となる信号Ｘ （ｍ
＝Ｍ）を出力する。
あつ°ζ、ｍビットとＭビットをモニタして比較し、不
一致のとき信号ｍ≠Ｍにパルスを出力し、またＦＳＹＮ
Ｃ＝“１′であってかつｍビットとＭビットがＹ回連続
して一致したとき“１”となり、ＦＳＹＮＣ＝“０”の
ときａＯ″となる１８号−ｍ−Ｍを出力し、ざらにＦＳ
ＹＮＣ＝” １ ”で“１″となり、ｍビットとＭビッ
トがＹ回連続して一致したとき０゛となる信号Ｘ （ｍ
＝Ｍ）を出力する。
１−ＣＯＵＮＴ）ＥＲはｉカウンタであって、信号ｍ≠
Ｍにパルスがあるとカウント値ｉをインクリメントし、
ｍ＝Ｍ＝’ｌ”でカウント値ｉが固定され、ＦＳＹＮＣ
＝″０′でカウント値ｉをリセットする。ＰＮ ＧＥ
ＮはＰＮパターンジェネレータであって、Ｍビット用Ｐ
Ｎパターン（ＰＮ）を出力する。Ｇ１はアンドゲートで
あって、信号１ｄｌｅ＝”１″で、かつ信号Ｘ （ｍ＝
Ｍ）−“１”のとき信号ＰＮをビットＭに出力する。Ｍ
ＵＸは多重化回路であって、各チャンネルＢｌ、Ｂ２、
ＤおよびＭビットを多重化する。
Ｍにパルスがあるとカウント値ｉをインクリメントし、
ｍ＝Ｍ＝’ｌ”でカウント値ｉが固定され、ＦＳＹＮＣ
＝″０′でカウント値ｉをリセットする。ＰＮ ＧＥ
ＮはＰＮパターンジェネレータであって、Ｍビット用Ｐ
Ｎパターン（ＰＮ）を出力する。Ｇ１はアンドゲートで
あって、信号１ｄｌｅ＝”１″で、かつ信号Ｘ （ｍ＝
Ｍ）−“１”のとき信号ＰＮをビットＭに出力する。Ｍ
ＵＸは多重化回路であって、各チャンネルＢｌ、Ｂ２、
ＤおよびＭビットを多重化する。
５ＨＩＦＴ ＲＥＧＩＳＴＥＲはシフトレジスフであ
って、多重化回路ＭＵＸの出力を高速クロック（ＨＩＧ
Ｈ５ＰＥＥＤ ＣＬＯＣＫ）で徐々に遅延し、遅延量
に応じて信号１〜Ｚに出力する。ＳＥＬは選択回路であ
って、ｉカウンタ１−ＣＯｔＪＮＴＥＲのカウント値ｉ
に従って、信号１〜Ｚのうちの１つを選択する。ＤＲＩ
Ｖは送信回路であって、選択回路ＳＥＬの出力を送信デ
ータＴＤとして出力する。
って、多重化回路ＭＵＸの出力を高速クロック（ＨＩＧ
Ｈ５ＰＥＥＤ ＣＬＯＣＫ）で徐々に遅延し、遅延量
に応じて信号１〜Ｚに出力する。ＳＥＬは選択回路であ
って、ｉカウンタ１−ＣＯｔＪＮＴＥＲのカウント値ｉ
に従って、信号１〜Ｚのうちの１つを選択する。ＤＲＩ
Ｖは送信回路であって、選択回路ＳＥＬの出力を送信デ
ータＴＤとして出力する。
いま網終端装置から端末への伝送を考えると、端末−網
終端装置間の距離はＯ〜ＩＫｍの範囲で変化する。従っ
て端末における受信信号のレベルは０〜６ｄｂ程度の範
囲で変動する。そのため受信部でレベルが変動する受信
信号を正しく識別する手段が必要となる。しかもこのよ
うな装置はなるべく簡単な構成で、小さいハードウェア
構成で実現できるものであることが要望される。
終端装置間の距離はＯ〜ＩＫｍの範囲で変化する。従っ
て端末における受信信号のレベルは０〜６ｄｂ程度の範
囲で変動する。そのため受信部でレベルが変動する受信
信号を正しく識別する手段が必要となる。しかもこのよ
うな装置はなるべく簡単な構成で、小さいハードウェア
構成で実現できるものであることが要望される。
従来このような問題点を解決するための方式として、網
終端装置において、各端末対応に自動しきい値制御部を
設け、各チャンネルごとに自動しきい値制御を行って端
末のパルスを読みとる方式が本出願人によって、提案さ
れている（特願昭６０−１８１２１５号）。
終端装置において、各端末対応に自動しきい値制御部を
設け、各チャンネルごとに自動しきい値制御を行って端
末のパルスを読みとる方式が本出願人によって、提案さ
れている（特願昭６０−１８１２１５号）。
しかしながら各チャンネルごとに自動しきい値制御を行
う方式では、各チャンネルごとに自動しきい値制御部を
設けるため、ハードウェア規模が著しく大きくなり、ス
ペース的に不利であるとともに経済的でないという問題
があった。
う方式では、各チャンネルごとに自動しきい値制御部を
設けるため、ハードウェア規模が著しく大きくなり、ス
ペース的に不利であるとともに経済的でないという問題
があった。
を問題点を解決するための手段〕
本発明はこのような従来技術の問題点をｊＷ決しようと
するものであって、第１図に示す原理的構成ををし、加
入者端末１内に遅延部５を設け、端末１と網終端装置２
との間の往復伝世遅延時間と端末内遅延時間の和をすべ
ての端末について一定にするように遅延回路５の遅延量
を制御する位相同期バス方式において、 各端末に振幅制御手段６を設ける。
するものであって、第１図に示す原理的構成ををし、加
入者端末１内に遅延部５を設け、端末１と網終端装置２
との間の往復伝世遅延時間と端末内遅延時間の和をすべ
ての端末について一定にするように遅延回路５の遅延量
を制御する位相同期バス方式において、 各端末に振幅制御手段６を設ける。
振幅制御手段６は遅延部５に設定される遅延量に応じて
出力パルスの１辰幅を変化させる。
出力パルスの１辰幅を変化させる。
各端末に設けられた振幅制御手段６は、その端末の遅延
部５に設定される遅延量が大きいとき出力パルスの振幅
を小さくし、遅延量が小さいとき出力パルスの振幅を大
きくするように制御を行う。
部５に設定される遅延量が大きいとき出力パルスの振幅
を小さくし、遅延量が小さいとき出力パルスの振幅を大
きくするように制御を行う。
遅延部５に設定される遅延量は、端末１と網終端装置２
との距離が小さいとき大きく、距ｉ’：１１が大きいと
き小さい。一方端末１と網終端装置２の距離が小さいと
きは網終端装置人力までのパルスの減衰は小さく、距ｚ
ｌｌが大きいときは減衰が大きい。
との距離が小さいとき大きく、距ｉ’：１１が大きいと
き小さい。一方端末１と網終端装置２の距離が小さいと
きは網終端装置人力までのパルスの減衰は小さく、距ｚ
ｌｌが大きいときは減衰が大きい。
従って上述のように出力パルスの振幅を制御することに
よってθ１：）未１と網終端装置２間の距離に拘わらず
、潮路り；：１装置２人力におけるパルス振幅をほぼ一
定にすることができるので、網終端装置２では固定しき
い値によって端末からのパルスを読みとることができる
。
よってθ１：）未１と網終端装置２間の距離に拘わらず
、潮路り；：１装置２人力におけるパルス振幅をほぼ一
定にすることができるので、網終端装置２では固定しき
い値によって端末からのパルスを読みとることができる
。
第２図は本発明の一実施例の構成を示したものであって
、第１２図におけると同じ部分を同じ番号で示し、それ
らのＵ３作もまた同様である。Ｖｊ−３ＥＬはセレクタ
であって、ｉカウンタｔ −ＣＯＵＮＴＥＲのカウント
値ｉに応じて、選択信号ＶＩ ＳＥＬ〜Ｖｎ−３ＥＬ
のいずれかを選択して出力する’、ＳＷＩ〜ＳＷｎはス
イッチであって、それぞれ選択信号Ｖ １−５−ＥＬ
〜Ｖｎ−３ＥＬに応じて動作して、電源電圧■１〜Ｖｎ
のいずれかを選択して供給電圧■として出力する。
、第１２図におけると同じ部分を同じ番号で示し、それ
らのＵ３作もまた同様である。Ｖｊ−３ＥＬはセレクタ
であって、ｉカウンタｔ −ＣＯＵＮＴＥＲのカウント
値ｉに応じて、選択信号ＶＩ ＳＥＬ〜Ｖｎ−３ＥＬ
のいずれかを選択して出力する’、ＳＷＩ〜ＳＷｎはス
イッチであって、それぞれ選択信号Ｖ １−５−ＥＬ
〜Ｖｎ−３ＥＬに応じて動作して、電源電圧■１〜Ｖｎ
のいずれかを選択して供給電圧■として出力する。
一方セレククＳＥＬは、ｉカウンタｉ −ＣＯＵＮＴＥ
Ｒのカウント値ｉに応じて、第１２図に示すシフトレジ
スタ５ＨＩＦＴ ＲＥＧＴＳＴＥＲからの出力を選択
して、前述のように自動位相調整を行った出力を発生す
る。送信回路ＤＲＩＶはセレクタＳＥＬの出力を増幅し
て送信出力ＴＤを発生するが、この際送信回路ＤＲＩＶ
は、スイッチＳＷＩ〜Ｓ Ｗ ｎのいずれかから出力さ
れる供給電圧■によつ°ζ動作するゆ 送信回路Ｄ１≧ＩＶはその出力電圧が、供給電圧■に比
例するものである。供給電圧■は、前述のように電源電
圧Ｖ’ｌ〜Ｖｎから選択されるが、各電源電圧■１〜Ｖ
ｎの大きさは Ｖｌ＜Ｖ２＜−−−＜Ｖｎ の関係で選ばれている。
Ｒのカウント値ｉに応じて、第１２図に示すシフトレジ
スタ５ＨＩＦＴ ＲＥＧＴＳＴＥＲからの出力を選択
して、前述のように自動位相調整を行った出力を発生す
る。送信回路ＤＲＩＶはセレクタＳＥＬの出力を増幅し
て送信出力ＴＤを発生するが、この際送信回路ＤＲＩＶ
は、スイッチＳＷＩ〜Ｓ Ｗ ｎのいずれかから出力さ
れる供給電圧■によつ°ζ動作するゆ 送信回路Ｄ１≧ＩＶはその出力電圧が、供給電圧■に比
例するものである。供給電圧■は、前述のように電源電
圧Ｖ’ｌ〜Ｖｎから選択されるが、各電源電圧■１〜Ｖ
ｎの大きさは Ｖｌ＜Ｖ２＜−−−＜Ｖｎ の関係で選ばれている。
セレクタＶｊ−３ＥＬは、カウント値ｉが小さいときす
なわち端末が遠距離であって端末内で送信信号に与えら
れる遅延量が小さいとき大きい値の電源電圧を選択し、
カウント値ｉが大きいときすなわち端末が近距離であっ
て端末内で送信信号に与えられる遅延量が大きいとき小
さい値の電源電圧を選択して、送信回路ＤＲＩＶに供給
電圧■どして与える。
なわち端末が遠距離であって端末内で送信信号に与えら
れる遅延量が小さいとき大きい値の電源電圧を選択し、
カウント値ｉが大きいときすなわち端末が近距離であっ
て端末内で送信信号に与えられる遅延量が大きいとき小
さい値の電源電圧を選択して、送信回路ＤＲＩＶに供給
電圧■どして与える。
従って第２図の実施例によれば、端末が遠距離で網終端
装置人力までのパルス減衰が大きいときは、送信回路Ｄ
ＲＩＶから大きい振幅の出力を発生し、端末が近距離で
網終端装置入力までのパルス減衰が小さいときは、送信
回路ＤＲＩＶから小さい振幅の出力を発生ずるので、網
終端装置人力端では、端末までの距離に拘わらずパルス
入力振幅が一定になるようにすることができる。
装置人力までのパルス減衰が大きいときは、送信回路Ｄ
ＲＩＶから大きい振幅の出力を発生し、端末が近距離で
網終端装置入力までのパルス減衰が小さいときは、送信
回路ＤＲＩＶから小さい振幅の出力を発生ずるので、網
終端装置人力端では、端末までの距離に拘わらずパルス
入力振幅が一定になるようにすることができる。
以上説明したように本発明によれば、位相同期バス方式
における端末の自動位相調整部にセレクタＶｊ−３ＥＬ
と複数個のスイッチＳＷＩ〜Ｓ Ｗｎを追加することに
よって、網終端装置人力における各端末からの入力デー
タの振幅をほぼ同一とグーヤンネルごとに自動しきい値
制御を行う場合と比べて、網終端装置の回路構成が簡易
となりハードウェア規模を縮小することができる。
における端末の自動位相調整部にセレクタＶｊ−３ＥＬ
と複数個のスイッチＳＷＩ〜Ｓ Ｗｎを追加することに
よって、網終端装置人力における各端末からの入力デー
タの振幅をほぼ同一とグーヤンネルごとに自動しきい値
制御を行う場合と比べて、網終端装置の回路構成が簡易
となりハードウェア規模を縮小することができる。
第１図は本発明の原理的構成を示す図、第２図は本発明
の一実施例を示す図、 第３図はＣＣＩＴＴ−Ｉシリーズ勧告諸元を示す図、 第４図はｌ５ＤＮにおける伝送路上のフレーム構成を示
す図、 箇５図はｌ５ＤＮにおける宅内側の接続を示す図・ 第６図は網終端装置における入力パルスを示す図・ 第７図は！インタフェースにおけるバス長の制限を示す
図、 第８図は位相同期バス方式の基本構成を示す図、第９図
は位相同期バス方式における伝送路上のフレーム構成を
示す図、 第１０図は自動位相調整手順を示すフローチャート、 第１１図は自動位相調整のタイムチャー１〜を示す図、 第１２図は自動位相調整回路を示すブロック図である。 １・−加入者端末 ２〜・網終端装置 ３・・−モニタ検出部 ４−パターン発生器 ５・・−遅延部 ６〜・−振幅制御手段 ＳＥＬ・・・セレクタ ＤＲＩＶ−−・送信回路 ｉ −ＣＯＵ Ｎ Ｔ Ｅ Ｒ−−・ｉカウンクｖｊ−
ＳＥ Ｌ −セレクタ ＳＷＩ〜Ｓ Ｗ ｎ・・・スイッチ 本発明の原理的構成を示す図 第 １ 図 本発明の一実施例を示す図 １．２ 図 （ＣＣＩＴＴ ５ＧＸＶＩ［勧告草案１．４３０）ＣＣ
ＩＴＴ−Ｉシリーズ勧告諸元を示す図第 ３
図 ｌ５ＤＮにあ′ける宅内イ則のｔｆ！、続き示す口笛５
図 潮路端鏡１１こおける入力パルスを示す２第６図 （Ｇ） Ｓｉｍｐｌｅ Ｂｕｓ （ｂ） Ｅｘｔｅｎｄｅｄ Ｂｕｓ （Ｃ） Ｐｏ１ｎｔ ｔｏ Ｐｏ１ｎｔＴＥ 、 Ｔ
ＥＩ、ＴＥ２．−・−汀Ｅｎ： 加入１４木 ＮＴ
：網柊蝋麓！第 ７ 図
の一実施例を示す図、 第３図はＣＣＩＴＴ−Ｉシリーズ勧告諸元を示す図、 第４図はｌ５ＤＮにおける伝送路上のフレーム構成を示
す図、 箇５図はｌ５ＤＮにおける宅内側の接続を示す図・ 第６図は網終端装置における入力パルスを示す図・ 第７図は！インタフェースにおけるバス長の制限を示す
図、 第８図は位相同期バス方式の基本構成を示す図、第９図
は位相同期バス方式における伝送路上のフレーム構成を
示す図、 第１０図は自動位相調整手順を示すフローチャート、 第１１図は自動位相調整のタイムチャー１〜を示す図、 第１２図は自動位相調整回路を示すブロック図である。 １・−加入者端末 ２〜・網終端装置 ３・・−モニタ検出部 ４−パターン発生器 ５・・−遅延部 ６〜・−振幅制御手段 ＳＥＬ・・・セレクタ ＤＲＩＶ−−・送信回路 ｉ −ＣＯＵ Ｎ Ｔ Ｅ Ｒ−−・ｉカウンクｖｊ−
ＳＥ Ｌ −セレクタ ＳＷＩ〜Ｓ Ｗ ｎ・・・スイッチ 本発明の原理的構成を示す図 第 １ 図 本発明の一実施例を示す図 １．２ 図 （ＣＣＩＴＴ ５ＧＸＶＩ［勧告草案１．４３０）ＣＣ
ＩＴＴ−Ｉシリーズ勧告諸元を示す図第 ３
図 ｌ５ＤＮにあ′ける宅内イ則のｔｆ！、続き示す口笛５
図 潮路端鏡１１こおける入力パルスを示す２第６図 （Ｇ） Ｓｉｍｐｌｅ Ｂｕｓ （ｂ） Ｅｘｔｅｎｄｅｄ Ｂｕｓ （Ｃ） Ｐｏ１ｎｔ ｔｏ Ｐｏ１ｎｔＴＥ 、 Ｔ
ＥＩ、ＴＥ２．−・−汀Ｅｎ： 加入１４木 ＮＴ
：網柊蝋麓！第 ７ 図
Claims (1)
- 【特許請求の範囲】 加入者端末（１）内に遅延部（５）を設け、該端末（１
）と網終端装置（２）との間の往復伝搬遅延時間と端末
内遅延時間の和をすべての端末について一定にするよう
に前記遅延部（５）の遅延量を制御する位相同期バス方
式において、 前記遅延部（５）に設定される遅延量に応じて出力パル
スの振幅を変化させる振幅制御手段（６）を各端末（１
）に設け、 網終端装置（２）は固定しきい値によつて各端末（１）
のデータを読みとるようにしたことを特徴とする自動振
幅制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24917786A JPS63103536A (ja) | 1986-10-20 | 1986-10-20 | 自動振幅制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24917786A JPS63103536A (ja) | 1986-10-20 | 1986-10-20 | 自動振幅制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63103536A true JPS63103536A (ja) | 1988-05-09 |
Family
ID=17189051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24917786A Pending JPS63103536A (ja) | 1986-10-20 | 1986-10-20 | 自動振幅制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63103536A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58213545A (ja) * | 1982-06-04 | 1983-12-12 | Mitsubishi Electric Corp | デ−タ伝送装置 |
| JPS5954347A (ja) * | 1982-09-22 | 1984-03-29 | Fujitsu Ltd | チヤネル插入タイミング調整方式 |
-
1986
- 1986-10-20 JP JP24917786A patent/JPS63103536A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58213545A (ja) * | 1982-06-04 | 1983-12-12 | Mitsubishi Electric Corp | デ−タ伝送装置 |
| JPS5954347A (ja) * | 1982-09-22 | 1984-03-29 | Fujitsu Ltd | チヤネル插入タイミング調整方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4584690A (en) | Alternate Mark Invert (AMI) transceiver with switchable detection and digital precompensation | |
| US5398129A (en) | Passive optical telecommunication system for narrow band and broadband integrated services digital networks | |
| US4850047A (en) | Optical bus communication system utilizing frame format signals | |
| US5220660A (en) | Parallel data processing apparatus with signal skew compensation | |
| US5822386A (en) | Phase recovery circuit for high speed and high density applications | |
| KR100257845B1 (ko) | 고속버스 시스템 및 그의 동작방법 | |
| US4791628A (en) | High-speed demultiplexer circuit | |
| JPS5811780B2 (ja) | デイジタル・デ−タ伝送方式 | |
| US5123100A (en) | Timing control method in a common bus system having delay and phase correcting circuits for transferring data in synchronization and time division slot among a plurality of transferring units | |
| JPS60208136A (ja) | 時分割通信ネツトワ−クにおける同期方式 | |
| US4698826A (en) | Clock repeater for triplicated clock distributor | |
| US5485298A (en) | Optical packet synchronization circuit | |
| US5280482A (en) | Time-sharing data transfer apparatus | |
| US5757807A (en) | Method of and apparatus for extracting or inserting a signal in a time division multiplex communication system | |
| US4516236A (en) | Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals. | |
| JP3409739B2 (ja) | 自動スキュー調整装置 | |
| JPS63103536A (ja) | 自動振幅制御方式 | |
| US5684841A (en) | Clocking converter for asynchronous data | |
| US4682349A (en) | Switching system with video switching matrix | |
| US20040004976A1 (en) | Dual mode isdn s/u interface converter | |
| Domann | Two years of experience with broadband ISDN field trial | |
| JPH0621931A (ja) | 受信データ再生装置 | |
| KR0143207B1 (ko) | 전전자 교환기용 pcm 데이타 변환 및 역다중화 회로 | |
| KR0131943B1 (ko) | 통화로 잡음방지기능을 갖는 전전자 교환기 | |
| JPS62281624A (ja) | マルチフレ−ム方式 |