JPS6299908A - 薄膜素子の製造方法 - Google Patents
薄膜素子の製造方法Info
- Publication number
- JPS6299908A JPS6299908A JP23739485A JP23739485A JPS6299908A JP S6299908 A JPS6299908 A JP S6299908A JP 23739485 A JP23739485 A JP 23739485A JP 23739485 A JP23739485 A JP 23739485A JP S6299908 A JPS6299908 A JP S6299908A
- Authority
- JP
- Japan
- Prior art keywords
- film
- chromium
- etching
- copper
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Magnetic Heads (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、極薄の下地磁性膜上の導体膜のエツチング方
法に係り、相にイオンビームエツチングと化学エツチン
グを組み合わせることにより下地磁性膜をエツチングし
ないで導体膜を高精度罠パターニング出来るエツチング
方法に関する。
法に係り、相にイオンビームエツチングと化学エツチン
グを組み合わせることにより下地磁性膜をエツチングし
ないで導体膜を高精度罠パターニング出来るエツチング
方法に関する。
従来、厚さ数百オングストロームの磁性膜上に電極形成
する導体膜にはクロムとアルミニウムから成る二層膜（
例えば特願昭５３−１６ｉ４２８９”）又はクロムと銅
とクロムから成る三ノー膜（例えば特願昭５７−１３８
６２９）が良く使われている。膜作製は蒸着法が一般的
であり、アルミニウム膜を使用する場合真空中の酸素分
圧等の作製条件の影響により書現よく比抵抗の小さい膜
を得る事が難かしい。そこで、導体膜としてアルミニウ
ム膜に代わり再現よく比抵抗の小さい膜が得られる銅膜
が着目され始めている。二ｊ−又は三Ｉｄ構造の導体膜
のエツチングにはプロセスが非常に容易であり、エッチ
フグ速度が速いという点で化学エツチング法が用いられ
ている（例えば％願昭５７−１０：３８５１）事は良く
知られている。しかし、従来の化学エツチングによる方
法（導体膜上にレジストパターンを形成し、レジストパ
ターンに従ってエツチングする方法）では、厚さ方向に
エツチングが進むにつれて幅方向にもエツチングされる
ので導体膜のバターニング精度を１ミクロン以下の精度
を得ることＶｉ困難であった。そこで、はとんど全ての
種類の薄膜を１ミクロン程度の精度にパターニング出来
るイオンミリング法が有効となるが、この方法では導体
膜を所定形状にバターニングする際面内のエツチング速
度にバラツキがあるためオーバーミリングが必帯となり
下地磁８：膜も導体膜の下層のクロム膜も極薄なため下
地磁性膜がエッチ７グされ切断されるという欠点があっ
た。
する導体膜にはクロムとアルミニウムから成る二層膜（
例えば特願昭５３−１６ｉ４２８９”）又はクロムと銅
とクロムから成る三ノー膜（例えば特願昭５７−１３８
６２９）が良く使われている。膜作製は蒸着法が一般的
であり、アルミニウム膜を使用する場合真空中の酸素分
圧等の作製条件の影響により書現よく比抵抗の小さい膜
を得る事が難かしい。そこで、導体膜としてアルミニウ
ム膜に代わり再現よく比抵抗の小さい膜が得られる銅膜
が着目され始めている。二ｊ−又は三Ｉｄ構造の導体膜
のエツチングにはプロセスが非常に容易であり、エッチ
フグ速度が速いという点で化学エツチング法が用いられ
ている（例えば％願昭５７−１０：３８５１）事は良く
知られている。しかし、従来の化学エツチングによる方
法（導体膜上にレジストパターンを形成し、レジストパ
ターンに従ってエツチングする方法）では、厚さ方向に
エツチングが進むにつれて幅方向にもエツチングされる
ので導体膜のバターニング精度を１ミクロン以下の精度
を得ることＶｉ困難であった。そこで、はとんど全ての
種類の薄膜を１ミクロン程度の精度にパターニング出来
るイオンミリング法が有効となるが、この方法では導体
膜を所定形状にバターニングする際面内のエツチング速
度にバラツキがあるためオーバーミリングが必帯となり
下地磁８：膜も導体膜の下層のクロム膜も極薄なため下
地磁性膜がエッチ７グされ切断されるという欠点があっ
た。
本発明の目的は、下地Ｓ性膜上の導体膜のエツチングに
関し、下地磁性膜をエツチングしないで。
関し、下地磁性膜をエツチングしないで。
しかも１ミクロン以下のバターニング精度で導体膜をエ
ツチング出来る方法を提供することにある。
ツチング出来る方法を提供することにある。
本発明は、所定形状の磁性膜上に密着ｊ−のクロム膜か
ら成る導体膜を所定の形状にエツチングする方法におい
て、密着層のクロム膜の一部までをイオンビームにより
除去した後、上記残りのクロム膜を化学エツチングによ
シ除去することにより導体膜を所定の形状に１ミクロン
以下の寸法精度でエツチング出来ることを特徴とし、目
的の達成を計ったものである。
ら成る導体膜を所定の形状にエツチングする方法におい
て、密着層のクロム膜の一部までをイオンビームにより
除去した後、上記残りのクロム膜を化学エツチングによ
シ除去することにより導体膜を所定の形状に１ミクロン
以下の寸法精度でエツチング出来ることを特徴とし、目
的の達成を計ったものである。
即ち、磁性膜とクロム膜との選択比を大きくとることが
出来、そのエツチング液として硝酸第２セリウムアンモ
ン水浴液及びフェリシアン化カリウム水溶液がある。そ
こで、極薄なりロム膜をマスク材とすることにより、厚
さ数百オングストロームの磁性膜を膜厚程度の大きさ１
でしか幅方向にエツチングされないので１ミクロン以下
の高精度なバターニングが可能となる。従って、電極部
を高精度にバターニングするには、導体膜下Ｊ−のクロ
ム膜まで分高精度にバターニングする必要がある。それ
には上記イオンミリング法が有効と考え、クロム膜の一
部までをイオンミリング法により除去出来ることを実験
により確認しである。
出来、そのエツチング液として硝酸第２セリウムアンモ
ン水浴液及びフェリシアン化カリウム水溶液がある。そ
こで、極薄なりロム膜をマスク材とすることにより、厚
さ数百オングストロームの磁性膜を膜厚程度の大きさ１
でしか幅方向にエツチングされないので１ミクロン以下
の高精度なバターニングが可能となる。従って、電極部
を高精度にバターニングするには、導体膜下Ｊ−のクロ
ム膜まで分高精度にバターニングする必要がある。それ
には上記イオンミリング法が有効と考え、クロム膜の一
部までをイオンミリング法により除去出来ることを実験
により確認しである。
導体膜下層のクロム膜は通常下地磁性膜との密着分目的
として形成しているので膜厚は０．０３ミクロン程度の
極薄である。そのため、導体膜をイオンミリング法によ
りエツチングする際、導体膜の構成材料アルミニウム又
は銅とクロムとの選択比を大きく出来るイオン種を検討
した。アルミニウムに対しては先に検討しており銅に対
しては第２図に検討結果を示す。第２図には３０憾０．
−Ａｒ混合雰囲気中でのクロムと銅のミリング速度及び
選択比に対するイオン加速電圧の関係を示す。
として形成しているので膜厚は０．０３ミクロン程度の
極薄である。そのため、導体膜をイオンミリング法によ
りエツチングする際、導体膜の構成材料アルミニウム又
は銅とクロムとの選択比を大きく出来るイオン種を検討
した。アルミニウムに対しては先に検討しており銅に対
しては第２図に検討結果を示す。第２図には３０憾０．
−Ａｒ混合雰囲気中でのクロムと銅のミリング速度及び
選択比に対するイオン加速電圧の関係を示す。
ここで、エツチング条件は次の通りである。
到達真空度 ２ｘ１０−１ｌＴＯｒｒ以下エフｆ／グ寺
の真空度 １．４ ＸＩ Ｏ−”Ｉ’ｏｒｒ以下イオ
ン入射角 ０゜ 同図中には参考のためにＡｒ１０（１、イオン加速電圧
６００ｖで求めた値も併せて示しである。第２図よりＡ
「に３０％０！を混合した雰囲気中ではクロムに対し銅
の速比を１０以上に得ることが出来ることがわかる。又
、 Ａｒのみの雰囲気中でＶｉ選択比を５程度に得るこ
とが出来る。これらのことより導体膜下層のクロム膜の
一部を残した状態で電極部形成を高精度に出来るものと
思われる。
の真空度 １．４ ＸＩ Ｏ−”Ｉ’ｏｒｒ以下イオ
ン入射角 ０゜ 同図中には参考のためにＡｒ１０（１、イオン加速電圧
６００ｖで求めた値も併せて示しである。第２図よりＡ
「に３０％０！を混合した雰囲気中ではクロムに対し銅
の速比を１０以上に得ることが出来ることがわかる。又
、 Ａｒのみの雰囲気中でＶｉ選択比を５程度に得るこ
とが出来る。これらのことより導体膜下層のクロム膜の
一部を残した状態で電極部形成を高精度に出来るものと
思われる。
本発明の一実施例について説明する。第３図及び第４図
は本発明のエツチング方法が適用される磁気抵抗効果膜
の電極部を示した概略構成図であり、第３図は平面図、
第４図は第３図のＩＶ−■に白う断面図である。基板１
１の上に磁気抵抗効果を所有した極めて薄い厚さ５ Ｑ
ｎｍの磁性膜１２上に厚さ３ Ｑ ｎｍのクロム膜１
３及びｌ ５ Ｑ ｎｍの銅膜１４を所定の形状にバタ
ーニングした薄膜素子である。
は本発明のエツチング方法が適用される磁気抵抗効果膜
の電極部を示した概略構成図であり、第３図は平面図、
第４図は第３図のＩＶ−■に白う断面図である。基板１
１の上に磁気抵抗効果を所有した極めて薄い厚さ５ Ｑ
ｎｍの磁性膜１２上に厚さ３ Ｑ ｎｍのクロム膜１
３及びｌ ５ Ｑ ｎｍの銅膜１４を所定の形状にバタ
ーニングした薄膜素子である。
第１図は本発明の薄膜素子の製造方法を示した断面形状
である。第１図（ａ）は基板１１上に所定形状の磁性膜
１２があり、その磁性膜上にクロム膜１３と銅［１４及
びクロム膜１３とからなる導体膜を形成し、その導体膜
上に所定形状のホトレジスト膜を形成し、イオンミリン
グする前の断面図である。第１図（ｂ）は、イオンミリ
ングする際上層のクロム膜はＡｒを用いてミリングした
後中間Ｊ−の銅膜を前述したように第２図の結果を用い
ることにより即ちＡｒにＯ！を３θ％混合したガスを用
いることによりクロムに対する銅の選択比が大きくなる
ことを利用して、銅膜厚及びエツチング分布にバラツキ
があってもクロム膜厚にはほとんど影響を与えないでエ
ツチング出来、その後Ａｒガスのみで下１−のクロム膜
を一部まで除去した結果の断面図である。ここで、銅膜
をエツチングする際Ａｒガスのみでも選択比はＡｒ、！
：ｏｔの混合ガスの場合の１／２程度であるので、Ａｒ
ガスのみで最上層のクロム膜、中間層の銅膜及び下Ｉ−
のクロム膜の一部を除去することも可能であった。第１
図（Ｃ）は用いたホトレジスト膜１５を剥離した状態を
示す。第１図（ｄ）はイオンミリングで高Ｍｌｆにエツ
チングした最上層のクロム膜及び中間層の銅膜と一部の
クロム膜をマスクとして用い、エツチング液としてフェ
リシア／化カリウム水溶液を用いた化学エツチング法に
より残りのクロム膜を除去した結果を示す断面（２）で
ある。
である。第１図（ａ）は基板１１上に所定形状の磁性膜
１２があり、その磁性膜上にクロム膜１３と銅［１４及
びクロム膜１３とからなる導体膜を形成し、その導体膜
上に所定形状のホトレジスト膜を形成し、イオンミリン
グする前の断面図である。第１図（ｂ）は、イオンミリ
ングする際上層のクロム膜はＡｒを用いてミリングした
後中間Ｊ−の銅膜を前述したように第２図の結果を用い
ることにより即ちＡｒにＯ！を３θ％混合したガスを用
いることによりクロムに対する銅の選択比が大きくなる
ことを利用して、銅膜厚及びエツチング分布にバラツキ
があってもクロム膜厚にはほとんど影響を与えないでエ
ツチング出来、その後Ａｒガスのみで下１−のクロム膜
を一部まで除去した結果の断面図である。ここで、銅膜
をエツチングする際Ａｒガスのみでも選択比はＡｒ、！
：ｏｔの混合ガスの場合の１／２程度であるので、Ａｒ
ガスのみで最上層のクロム膜、中間層の銅膜及び下Ｉ−
のクロム膜の一部を除去することも可能であった。第１
図（Ｃ）は用いたホトレジスト膜１５を剥離した状態を
示す。第１図（ｄ）はイオンミリングで高Ｍｌｆにエツ
チングした最上層のクロム膜及び中間層の銅膜と一部の
クロム膜をマスクとして用い、エツチング液としてフェ
リシア／化カリウム水溶液を用いた化学エツチング法に
より残りのクロム膜を除去した結果を示す断面（２）で
ある。
かかる工程を経て製造された薄膜素子Ｖｉ電極部の電気
接続も良好であり、ｍ気抵抗効果を示すことも別途確認
しである。
接続も良好であり、ｍ気抵抗効果を示すことも別途確認
しである。
更に本発明を用いた他の実施例を説明する。第５図に本
発明が適用される有機樹脂（例えばＰＩＱ）上の導体膜
の作製プロセスを示す。薄膜ヘッドの導体コイルを形成
する際、導体コイルは１．７士０．１５μｍの厚さに６
±Ｉ Ａｌｍの精度でパターニングすることが必要とさ
れておυ１イオンミリング法を用いている。第６図に従
来使用している導体膜の作製プロセスを示す。導体コイ
ル１３゜１４をパターニングするために厚さ２μｍ以上
のホトレジスト１５を用い所定形状に形成後、イオンミ
リング法で導体膜をパターニングする。この時、４体膜
下地のＰＩＱ５１にうねりがあるとイオンビームはホト
レジストに対し適正な角度で入射しない之めレジスト脇
に導体膜の再付着ノ４６１が出来る。この再付着ＮＩ４
は薄膜ヘッドの信頼性を博とす原因の１つであった。再
付着層のためコイル−ヨーク間の絶縁耐圧を洛とし、絶
縁破壊を起こす事例が頻発したからである。そこで１本
発明を利用して再付着Ｊ−をなくすることにした。第５
図中、導体膜を構成する最上層をクロム膜又はチタン膜
の厚さを０．３μｍ程度の厚さとする。ここでチタン膜
のエツチング速度は第２図のクロム膜と同一の％性を示
すことは別途確認しである。
発明が適用される有機樹脂（例えばＰＩＱ）上の導体膜
の作製プロセスを示す。薄膜ヘッドの導体コイルを形成
する際、導体コイルは１．７士０．１５μｍの厚さに６
±Ｉ Ａｌｍの精度でパターニングすることが必要とさ
れておυ１イオンミリング法を用いている。第６図に従
来使用している導体膜の作製プロセスを示す。導体コイ
ル１３゜１４をパターニングするために厚さ２μｍ以上
のホトレジスト１５を用い所定形状に形成後、イオンミ
リング法で導体膜をパターニングする。この時、４体膜
下地のＰＩＱ５１にうねりがあるとイオンビームはホト
レジストに対し適正な角度で入射しない之めレジスト脇
に導体膜の再付着ノ４６１が出来る。この再付着ＮＩ４
は薄膜ヘッドの信頼性を博とす原因の１つであった。再
付着層のためコイル−ヨーク間の絶縁耐圧を洛とし、絶
縁破壊を起こす事例が頻発したからである。そこで１本
発明を利用して再付着Ｊ−をなくすることにした。第５
図中、導体膜を構成する最上層をクロム膜又はチタン膜
の厚さを０．３μｍ程度の厚さとする。ここでチタン膜
のエツチング速度は第２図のクロム膜と同一の％性を示
すことは別途確認しである。
即ちクロム膜と同様ＡｒとＯ！の混合ガス中で銅膜に対
し選択比を１０以上とることが出来る。
し選択比を１０以上とることが出来る。
ここでは最上層をクロム膜とした場合の実施例を示す。
導体膜最上層のクロム膜１３をイオンミリング法でパタ
ーニングするためにはホトレジスト１５の厚さは従来法
と異なり、０．５μｍ程度と薄く出来ること及び、導体
膜最上層のクロム膜１３をホトレジスト１５を用いてパ
ターニングする際導体膜下地のＰＩＱ５１にうねりがあ
ってもホトレジスト、クロム膜厚が薄いためクロム膜の
再付着１−が発生しにくいことは別途実験で確認しであ
る。次に、所定形状にパターニングされたクロム膜（図
５（Ｃ）１３）を用いて銅膜１４をＡｒに０゜を混合し
た雰囲気によりイオンビームエツチングすると、マスク
材として用いているクロム膜１３の厚さが薄いため再付
着層は発生しＫ＜くなる。
ーニングするためにはホトレジスト１５の厚さは従来法
と異なり、０．５μｍ程度と薄く出来ること及び、導体
膜最上層のクロム膜１３をホトレジスト１５を用いてパ
ターニングする際導体膜下地のＰＩＱ５１にうねりがあ
ってもホトレジスト、クロム膜厚が薄いためクロム膜の
再付着１−が発生しにくいことは別途実験で確認しであ
る。次に、所定形状にパターニングされたクロム膜（図
５（Ｃ）１３）を用いて銅膜１４をＡｒに０゜を混合し
た雰囲気によりイオンビームエツチングすると、マスク
材として用いているクロム膜１３の厚さが薄いため再付
着層は発生しＫ＜くなる。
この時、第２図で示したようにＡｒ中に混合する０、の
量を選ぶことによりマスク材として用いるクロム膜の厚
さが決まる。最後に密着層のクロムＭｉｉＡｒのイオン
ビームでパターニングすることにより、第５図（ｅ）で
示すように所定形状の導体コイルに再付着層を生じさせ
ないで安定に作製することが可能となった。
量を選ぶことによりマスク材として用いるクロム膜の厚
さが決まる。最後に密着層のクロムＭｉｉＡｒのイオン
ビームでパターニングすることにより、第５図（ｅ）で
示すように所定形状の導体コイルに再付着層を生じさせ
ないで安定に作製することが可能となった。
本発明によれば、極薄の磁性膜上に電極部として下層に
クロム膜を有する導体膜を所定の形状に１ミクロン以下
のパターニング精度でエツチング出来る。
クロム膜を有する導体膜を所定の形状に１ミクロン以下
のパターニング精度でエツチング出来る。
第１図は本発明の薄膜素子の製造方法を説明するための
概略断面図、第２図はイオンミリング条件を変えた時の
クロム及び銅膜のミリング速度と選択比を示す線図、第
３図及び第４図は本発明の＃膜素子の製造方法が適用さ
れる磁気抵抗効果膜の゛電極部の概略構成図、第５図は
本発明を用いたＰＩＱ上導上膜体膜造方法説明図、第６
図ｔゴホトレジストを用いた従来のＰ Ｉ Ｑ上導体膜
の製造方法説明図を示す。
概略断面図、第２図はイオンミリング条件を変えた時の
クロム及び銅膜のミリング速度と選択比を示す線図、第
３図及び第４図は本発明の＃膜素子の製造方法が適用さ
れる磁気抵抗効果膜の゛電極部の概略構成図、第５図は
本発明を用いたＰＩＱ上導上膜体膜造方法説明図、第６
図ｔゴホトレジストを用いた従来のＰ Ｉ Ｑ上導体膜
の製造方法説明図を示す。
Claims (1)
- １、所定形状の磁性膜上に密着層のクロム膜から成る導
体膜を所定の形状にエッチングする方法において、密着
層のクロム膜の一部までをイオンビームにより除去した
後、上記残りのクロム膜を化学エッチングにより除去す
ることにより導体膜を所定の形状に１ミクロン以下の寸
法精度でエッチング出来ることを特徴とする薄膜素子の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23739485A JPS6299908A (ja) | 1985-10-25 | 1985-10-25 | 薄膜素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23739485A JPS6299908A (ja) | 1985-10-25 | 1985-10-25 | 薄膜素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6299908A true JPS6299908A (ja) | 1987-05-09 |
Family
ID=17014740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23739485A Pending JPS6299908A (ja) | 1985-10-25 | 1985-10-25 | 薄膜素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6299908A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7554764B2 (en) | 2006-04-07 | 2009-06-30 | Hitachi Global Storage Technologies Netherlands B.V. | Lift-off method for forming write pole of a magnetic write head and write pole formed thereby |
-
1985
- 1985-10-25 JP JP23739485A patent/JPS6299908A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7554764B2 (en) | 2006-04-07 | 2009-06-30 | Hitachi Global Storage Technologies Netherlands B.V. | Lift-off method for forming write pole of a magnetic write head and write pole formed thereby |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4614563A (en) | Process for producing multilayer conductor structure | |
| US4251319A (en) | Bubble memory chip and method for manufacture | |
| US4462881A (en) | Method of forming a multilayer thin film | |
| JPS6299908A (ja) | 薄膜素子の製造方法 | |
| US5700381A (en) | Method for manufacturing thin film magnetic head | |
| JP2613876B2 (ja) | 薄膜磁気ヘッドの製造方法 | |
| US6345435B1 (en) | Method to make laminated yoke for high data rate giant magneto-resistive head | |
| JPH03283477A (ja) | 磁気抵抗効果素子とその製造方法 | |
| JPH0480549B2 (ja) | ||
| JP2861080B2 (ja) | 非晶質合金磁性膜のパターン形成方法 | |
| JPS58123711A (ja) | 磁気バブルメモリ素子の製造方法 | |
| JPH0320809B2 (ja) | ||
| JPH11175915A (ja) | 薄膜磁気ヘッド及びその製造方法 | |
| JPH103613A (ja) | 薄膜磁気ヘッド及びその製造方法 | |
| JPS5860421A (ja) | 薄膜磁気ヘツド | |
| KR100263546B1 (ko) | 박막 자기헤드의 제조방법 | |
| JPS6013318A (ja) | 薄膜磁気ヘツドの製造方法 | |
| JPH04129014A (ja) | 薄膜のパターニング方法及び薄膜磁気ヘッドの製造方法 | |
| JPH01274430A (ja) | 薄膜のパターニング方法 | |
| JPH03104011A (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPS61123011A (ja) | 磁気抵抗効果型薄膜磁気ヘツドの製造方法 | |
| JPH06338030A (ja) | 水平型薄膜磁気ヘッドの製造方法 | |
| JPS6039813A (ja) | 薄膜コイルの形成方法 | |
| JPS61105717A (ja) | 磁気抵抗効果型磁気ヘツドの製造方法 | |
| JPH06103535A (ja) | 薄膜磁気ヘッド及びその製造方法 |