JPS6299072A - 半導体ウエ−ハの加工方法 - Google Patents

半導体ウエ−ハの加工方法

Info

Publication number
JPS6299072A
JPS6299072A JP60236209A JP23620985A JPS6299072A JP S6299072 A JPS6299072 A JP S6299072A JP 60236209 A JP60236209 A JP 60236209A JP 23620985 A JP23620985 A JP 23620985A JP S6299072 A JPS6299072 A JP S6299072A
Authority
JP
Japan
Prior art keywords
surface plate
semiconductor wafer
wafer
grooves
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60236209A
Other languages
English (en)
Inventor
Tomofumi Yoshitake
吉武 奉文
Jun Yamaguchi
山口 順
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP60236209A priority Critical patent/JPS6299072A/ja
Publication of JPS6299072A publication Critical patent/JPS6299072A/ja
Pending legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/11Lapping tools
    • B24B37/20Lapping pads for working plane surfaces
    • B24B37/26Lapping pads for working plane surfaces characterised by the shape of the lapping pad surface, e.g. grooved

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Manufacture Of Macromolecular Shaped Articles (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イ、産業上の利用分野 この発明はCa AS、In  P等の化合物半導体や
シリコン等の半導体ウェーハ或いはホトマスク用のガラ
ス板、光学用アルミディスク等のラッピング加工に関す
るものである。
ロ、従来技術 一般に半導体ウェーハやホトマスク用石英ガラス等は極
めて高い精度の表面の平坦度や厚さの均一性が要求され
る。従って輸離砥粒を用いて両面ラッピングという加工
方法が採用されている。
この方法は第6図、第7図に示すように上下両研磨定盤
(1)、 (2)間に太陽歯車(3)とインターナルギ
ア(4)によって遊星運動する複数のキャリア(5)を
配し、該キャリアには複数の半導体ウェーハ収容孔(6
)をもうけて半導体ウェーハ(7)(以下ホトマスク用
ガラス板等を含むものを言う)を収容し、上下定盤(1
)、 (2)で半導体ウェーハ(7)を挾み遊離砥粒を
分散した研削液を供給しながら上下定盤を反対方向に回
転させて遊星運動する半導体ウェーハの両面をラッピン
グするものである。前記方法及びその装置は例えば特開
昭60−118447号、特開昭60−67071号に
示されているもので装置として市販されている。このラ
ッピング方法による両面ラッピング中キャリアは定盤の
中心に対して自転車及び公転運動をするので半導体ウェ
ーハと定盤の相対運動は極めて複雑であるが、一般に市
販の装置では半導体ウェーへの上側表面と上定盤面との
相対速度(または軌跡長)と半導体ウェーハの下側表面
と下定盤面の相対速度(または軌跡長)とがそれぞれ等
しくなるようにして半導体ウェーハの両面の単位時間当
たりの刀ロエ量(ラッピングによる素材除去量)が均等
になるように設計されている。この条件を満たすために
(a)キャリア(5)の回転運動を与えるインターナル
ギア(4)と太陽歯車(3)及び上下定盤(1)、 (
2)の回転軸に取り付けられた歯車の歯数によりその回
転に一定の回転比率を与える方法や(ト)複数のモータ
ーによってそれぞれ回転比率をあたえる方法等によって
達成されている。
ところで両面ラッピング加工の場合に遊離砥粒の被加工
面への供給、加工屑や異物の排出を促進し、その結果被
加工物の周辺の平坦度の低下(いわゆる周辺のダレ)等
を改善して平坦度及び形状精度の良い加工を行うために
高精度加工を要する半導体ウェーハ等では上下定盤共に
表面に、第1図のように、格子状に溝入れ加工をしたも
のを使用する。この場合に被加工物の両表面の単位時間
当たりの加工量を均等にし且つ上下定盤の摩耗による変
形量を均一にする等の理由により上下両定盤の溝の福、
溝と溝の間隔(ピッチ)等を等しくするのが常識となっ
ている。
この格子状の溝入れ加工形状は装置の大きさく定盤の大
きさ)、定盤の材質、被加工物の材質や形状等或いは加
工の目的、方法等によって異なるが、半導体ウェーハや
ホトマスク用ガラス板の加工には溝の幅が1〜5羽、溝
のピッチが5〜150ffの格子となっているものが殆
どである。
ハ8発明が解決しようとする問題点 以上に説明した半導体ウェーへの両面ラッピング装置を
用いてラッピング加工をした後、ラッピング加工を終え
た被加工物を取り出すために上定盤を上昇すると定盤と
被加工物の間に浸透した研磨材(遊離砥粒を分散した研
削液)の付着力、表面張力によって加工のためにキャリ
アに配置された多数の被加工物(例えば半導体ウェーハ
)の内視数個の被加工物がランダムに上下両定盤に付着
する現象が生ずる。
被加工物が上定盤に付着すると上定盤を上昇する際に重
力により被加工物が剥離して下定盤の上に落下し、落下
した被加工物の破損を生じ、また落下した被加工物が他
の被加工物に損傷を与える等の欠点がある。
さらに半導体ウェーハ、特にGaAS4の111−■族
化合物半導体の場合には母材(インゴット)の単結晶の
成長方向(単結晶のシード側からテイル側にかけて)で
の物性的な特性が急激に変化しているので、母材から切
り出されたウェーハの物性的な特性値の品質は個々のウ
ェーハが切り出される前に母材(インゴット)に占めて
いた位置により決定され、ウェーハの後加工工程はこの
特性値を基準として行われる。従ってウェーハの加工に
当たっては各ウェーハ毎に例えばロット番号、シリーズ
番号を付して各ウェーハが切り出された時の母材におけ
る位置関係が虐に明確であるように保ちながら加工しな
ければならない。ところで両面同時加工では被加工物の
表面にロット番号、シリーズ番号等を記入しても加工中
に記号が消失して意味がないし、また被加工物の表面に
刻印やケガキを行うことは表面を疵付けるのでウェーハ
の用途、性質から見てできない。それ故、両面同時ラッ
ピングにおいてはウェーハを保持するキャリアの番号及
びキャリアにウェーハをセットする時の孔の始点と並べ
る順序等を決めておいて加工後にも各ウェーハのロット
番号、シリーズ番号が明確であるように管理している。
ところが従来の方法で加工した後に半導体ウェーハを取
り出すため上定盤を上昇した時に上定盤に多数のウェー
ハが付着するとそのウェーハはキャリアの中に残留しな
いのでウェーハのロット番号、シリーズ番号等が不明に
なってしまう そしてウェーハのロフト番号、シリーズ
番号に混乱が生ずると各ウェーハの特性が保証できず、
加工の全量がロット不良になる危険を生ずる欠点がある
実際に従来の方法では上定盤に付着したウェーバカ重力
により剥離して落下することによる破損事故やロット番
号、シリーズ番号の混乱事故が発生することが多い。
二0発明の開示 本発明は半導体ウェーハの両面同時ラッピング加工にお
いて、加工終了後に上定盤を上昇する時被加工物が上定
盤に付着しないようにして、ウェーハの破損やロット番
号、シリーズ番号等の混乱を防止して従来の両面同時ラ
ッピング方法の欠点を解消することを目的とする。
本発明は半導体ウェーハ等を上下定盤に挾んで両面を同
時にラッピングする方法において、下定盤に比し表面を
より小さな区分に溝入れ或いは凹部によって分割し且つ
全面積としてもより小さな面積のラッピング加工表面を
有する上定盤を用いて半導体ウェーハを両面同時ラッピ
ングすることを特徴とする両面同時ラッピング方法であ
る。
本発明者らは多数の上定盤、下定盤を準備し、定盤の加
工面の溝入れ加工或いはラップ加工表面の形状と両面ラ
ッピング終了後に上定盤を上昇させた時の上定盤に付着
するウェー/’%のチャージ枚数(1バツチ毎にセット
するウェー/’%の枚数)に対する比率を試倹した。
その・場合 ■定盤の加工面に溝幅を変えた溝入れをした場合の効果 ■、洛子状に溝入れした溝と溝のピッチの大きさを変え
た時の効果 ■前記■、■を上下定盤で変化させて組合わせた時の効
果 ■被加工物の形状を変化させた時の効果等について検討
した結果、上定盤に下定盤よりピッチを小さく溝を入れ
た(即ち上定盤の表面を小さな区分に分割する)場合が
最も上定盤へのウェーハの付着防止効果が大であり、ま
た上定盤の溝幅を広く加“工する(即ち全面積としての
加工表面を小さくする)と更に効果が増大することが分
かった。
尤もこの場合に下定盤として溝無しの定盤を使用するこ
とが考えられるが、被加工物の下定盤側の面への研磨材
の供給や切削屑の排出等を良くして加工精度や単位時間
当たりの研削量(加工効率)を上げるため通常は下定盤
として溝入れ加工をしたものの方が良い。
本発明のように構成した上下定盤を用いて両面同時ラッ
ピングを行うと下定盤に比し上定盤の溝の幅が大きく、
ピッチが小さいので、 ■ 上定盤と被加工物との接触面積が小さくなるので研
削液による付着と表面張力による密着力が低下して上定
盤に付着して持ち上がることが少なくなる。
■ 溝のピッチが小さいことを主原因とし溝の幅が大き
いのと合いまって表面張力を生じている液体(研削液)
の部分への空気の侵入が容易となり付着力の原因となる
表面張力が開放される。
■ その他、重力の影響、研削液の供給方法等も若干の
付着防止効果を有する 以上が本発明の効果を奏する原因と考えられるが、主と
して上記の■、■、特に■による効果が大であると考え
られる。
体 両面同時ラッピングの場合をこ誹定盤の加工面の溝入れ
加工形状については、定盤への密着度合は定盤とウェー
ハの接触面積及び溝の形状による空気の浸入し易さによ
って大部分が決定されるので、被加工物の上定盤への密
着を防止するには前記条件(加工面をより小さな区分に
分割し且つラップ加工表面を全面積としても小さくする
)を満たせば必ずしも格子状である必要がない。
即ち、 (a)第1図に示すように格子状の溝を加工したもの(
b)第2図に示すように同心円或いは渦巻き状に溝を加
工したもの (C)第3図に示すように放射状に溝を加工したもの及
びこれに(a)、 (b)の溝を追加したもの この場
合には扇形の砥石を多数枚並べたもので良い。
(φ第4図に示すように定盤の表面にダイヤモンド粉末
或いは砥粒を含有するペレット(またはチップ)を多数
貼りつけたもの。この場合は上定盤のペレットが小さく
又は個数を少なく疎らに配置するとウェーハの付着が少
ない。
(e)第5図に示すように表面により多数の凹部をもう
けたもの(この場きは厳沼な意味での区分ではないが加
工表面の全面濱が小さい) のような定盤を用いることができる。
本発明の上下定盤を用いて従来の装置で両面同時ラッピ
ングを行うと被加工物の上下両面の加工速度が均等にな
らない。しかし各軸の回転数比率をギア比、モーターの
回転比を変化させ、即ちウェーハの上面と上定盤の相対
速度を大きくして加工速度を均等にすることは容易であ
る。また被加工物の両面での加工速度の差が加工量に対
し±20%程度では被加工物の表面での品質上の差異は
認められず、実用上は問題が無かった。むしろ半導体ウ
ェーハ等の場合には被加工物の両表面を均等に除去する
必要はなく、加工量に差異がある方が原料の節約となり
メリットを生ずる場合も多い。
ホ、実施例 シリコンウェーハと■−V族化合物半導体であるGA 
ASウェーハを用いてラッピング用定盤の溝入れ加工形
状を変化させて上定盤へのウェーハの付着率(ウェーハ
取り出しのため上定盤を上昇させた時チャージ枚数に対
する上定盤に付着したウェーハの枚数の比率、但し繰り
返し試験したものの全チャージ枚数に対する全付着枚数
の比率とする)について試験した。
(1)使用したサンプルは第1表の通りである。
第1表 (2)定盤の溝は格子状としテストの要因及び水準は第
2表の通りとした。
第2表 (3)試験の結果は第3表の通りであった。
第3表 以上の結果から要印分析を行った結果は第4表の通りで
あった。
第4表 (表中**は1%有意、*は5%有意を示す)以上の実
験結果から、上定盤及び下定盤の溝入れ加工の溝幅及び
ピッチがウェーハの取り出し時の上定盤へのウェーハの
付着に影響を与えていることが分かる。更に 溝ピッチ  溝幅 上定盤  小さい   大きい 下定盤  大きい   小さい の場合が下定盤にウェーハが付着する率が大きく、従っ
て上定盤に付着することが少ないことが分かる。
即ち現在の一般的に用いられている上下両定盤に同一の
溝入れ加工したものに比し本発明の定盤を用いると上定
盤にウェーハが付着することが少なく、本発明が有効で
あることが分かる。
へ6発明の効果 以上(こ詳しく説明したように本発明は半導体ウェーハ
の両面同時ラッピング方法において上定盤と下定盤の研
磨加工面を変化させるだけで加工終了時にウェーハを取
り出す際ウェーハが上定盤に付着することが防止できて
、半導体ウェーハを傷付けることが無く、且つ半導体ウ
ェーハのロフト番号、シリーズ番号を混乱させることが
なく、従来の方法の欠点を解消した有効なものである。
【図面の簡単な説明】
第1図、第2図、第3図、第4図、第5図は本発明の定
盤の溝入れ加工の実施例を示す平面図である。第6図は
半導体ウェーハ両面同時ラッピング装置の断面図、第7
図はその下定盤、キャリアの構造を示す斜視図である。 (1)・・・上定盤、    (2)・・・下定盤、(
3)・・・太陽歯車、   (4)・・・インターナル
ギア、(5)・・・キャリア、(6)・・・ウェーハセ
ット用孔、(7)・・半導体ウェーハ、(8)・・・溝
、(9)・・・ラッピング加工表面、 00・・・ペレット、   θ■・・・凹部。

Claims (1)

  1. 【特許請求の範囲】 1、遊星運動をするキャリアに半導体ウェーハ等を配置
    し回転する上下定盤で該ウェーハを挾んでウェーハの両
    面を同時にラッピングする加工方法において、下定盤に
    比し表面を小さな区分に溝入れ或いは凹部によつて分割
    し且つ全面積としてより小さな面積のラッピング加工表
    面を有する上定盤を用いて半導体ウェーハの両面を同時
    にラッピング加工することを特徴とする半導体ウェーハ
    の加工方法 2、上定盤として下定盤より小さなピッチで且つ大きな
    溝幅の格子状の溝入れ加工を行つた定盤を用いることを
    特徴とする特許請求の範囲第1項記載の半導体ウェーハ
    の加工方法 3、上定盤として同心円または渦巻き状の溝を入れた定
    盤を用いることを特徴とする特許請求の範囲第1項記載
    の半導体ウェーハの加工方法 4、上定盤として放射状の溝を入れるか又は放射状の溝
    と同心円或いは渦巻き状の溝を組合わせて入れた定盤を
    用いることを特徴とする特許請求の範囲第1項記載の半
    導体ウェーハの加工方法 5、上定盤として一個当たりの表面積が小さく且つまば
    らに配置した砥粒を含有するペレットを貼り付けた定盤
    を用いることを特徴とする特許請求の範囲第1項記載の
    半導体ウェーハの加工方法 6、上定盤として表面に多数の凹部をもうけた定盤を用
    いることを特徴とする特許請求の範囲第1項記載の半導
    体ウェーハの加工方法 7、下定盤に溝入れ無しの平滑な定盤を用いることを特
    徴とする特許請求の範囲第1項〜第6項いずれかに記載
    の半導体ウェーハの加工方法
JP60236209A 1985-10-22 1985-10-22 半導体ウエ−ハの加工方法 Pending JPS6299072A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60236209A JPS6299072A (ja) 1985-10-22 1985-10-22 半導体ウエ−ハの加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60236209A JPS6299072A (ja) 1985-10-22 1985-10-22 半導体ウエ−ハの加工方法

Publications (1)

Publication Number Publication Date
JPS6299072A true JPS6299072A (ja) 1987-05-08

Family

ID=16997390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60236209A Pending JPS6299072A (ja) 1985-10-22 1985-10-22 半導体ウエ−ハの加工方法

Country Status (1)

Country Link
JP (1) JPS6299072A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0439124A2 (en) * 1990-01-22 1991-07-31 Micron Technology, Inc. Polishing pad with uniform abrasion
JPH0387558U (ja) * 1989-12-18 1991-09-05
US6203407B1 (en) 1998-09-03 2001-03-20 Micron Technology, Inc. Method and apparatus for increasing-chemical-polishing selectivity
US6439989B1 (en) 1992-08-19 2002-08-27 Rodel Holdings Inc. Polymeric polishing pad having continuously regenerated work surface
USRE37997E1 (en) 1990-01-22 2003-02-18 Micron Technology, Inc. Polishing pad with controlled abrasion rate
WO2005005100A1 (ja) * 2003-07-10 2005-01-20 Matsushita Electric Industrial Co., Ltd. 粘弾性ポリッシャーおよびそれを用いた研磨方法
JP2006011434A (ja) * 2002-03-29 2006-01-12 Hoya Corp マスクブランク用基板、マスクブランクおよび転写用マスクの製造方法
JP2006159353A (ja) * 2004-12-08 2006-06-22 Shin Etsu Chem Co Ltd 研磨方法
JP2006198701A (ja) * 2005-01-19 2006-08-03 Aion Kk 両面平面研磨装置
JP2009088027A (ja) * 2007-09-27 2009-04-23 Sumco Techxiv株式会社 半導体ウェハの両面研磨方法
WO2009157306A1 (ja) * 2008-06-25 2009-12-30 旭硝子株式会社 磁気ディスク用ガラス基板の両面研磨装置、研磨方法及び製造方法
JP2016120536A (ja) * 2014-12-24 2016-07-07 住友金属鉱山株式会社 ウェハーの両面研磨装置および研磨方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0387558U (ja) * 1989-12-18 1991-09-05
USRE37997E1 (en) 1990-01-22 2003-02-18 Micron Technology, Inc. Polishing pad with controlled abrasion rate
EP0439124A2 (en) * 1990-01-22 1991-07-31 Micron Technology, Inc. Polishing pad with uniform abrasion
US6439989B1 (en) 1992-08-19 2002-08-27 Rodel Holdings Inc. Polymeric polishing pad having continuously regenerated work surface
US6893325B2 (en) 1998-09-03 2005-05-17 Micron Technology, Inc. Method and apparatus for increasing chemical-mechanical-polishing selectivity
US6203407B1 (en) 1998-09-03 2001-03-20 Micron Technology, Inc. Method and apparatus for increasing-chemical-polishing selectivity
US6325702B2 (en) 1998-09-03 2001-12-04 Micron Technology, Inc. Method and apparatus for increasing chemical-mechanical-polishing selectivity
JP2006011434A (ja) * 2002-03-29 2006-01-12 Hoya Corp マスクブランク用基板、マスクブランクおよび転写用マスクの製造方法
WO2005005100A1 (ja) * 2003-07-10 2005-01-20 Matsushita Electric Industrial Co., Ltd. 粘弾性ポリッシャーおよびそれを用いた研磨方法
US7527546B2 (en) 2003-07-10 2009-05-05 Panasonic Corporation Viscoelastic polisher and polishing method using the same
JP2006159353A (ja) * 2004-12-08 2006-06-22 Shin Etsu Chem Co Ltd 研磨方法
JP2006198701A (ja) * 2005-01-19 2006-08-03 Aion Kk 両面平面研磨装置
JP2009088027A (ja) * 2007-09-27 2009-04-23 Sumco Techxiv株式会社 半導体ウェハの両面研磨方法
WO2009157306A1 (ja) * 2008-06-25 2009-12-30 旭硝子株式会社 磁気ディスク用ガラス基板の両面研磨装置、研磨方法及び製造方法
JPWO2009157306A1 (ja) * 2008-06-25 2011-12-08 旭硝子株式会社 磁気ディスク用ガラス基板の両面研磨装置、研磨方法及び製造方法
JP2016120536A (ja) * 2014-12-24 2016-07-07 住友金属鉱山株式会社 ウェハーの両面研磨装置および研磨方法

Similar Documents

Publication Publication Date Title
US4588473A (en) Semiconductor wafer process
US4663890A (en) Method for machining workpieces of brittle hard material into wafers
JPS6299072A (ja) 半導体ウエ−ハの加工方法
JP4667263B2 (ja) シリコンウエハの製造方法
JP2000235941A (ja) 半導体ウェハ、半導体ウェハの製造方法および該製造方法の使用
JPH04263425A (ja) 半導体基板の研削装置及び研削方法
CN110181355B (zh) 一种研磨装置、研磨方法及晶圆
EP0849039B1 (en) Lapping apparatus and lapping method
CN1487566A (zh) 包含背面研磨的半导体晶片加工方法
US20190076990A1 (en) Grinding wheel and grinding apparatus
JP2000260738A (ja) 半導体基板の研削加工方法ならびに半導体装置および半導体装置の製造方法
JPH0778864A (ja) 半導体製造装置及び半導体装置の製造方法
CN111975627B (zh) 非规则碲锌镉晶片的研磨方法
JP2021506718A (ja) Llsリング/コアパターンを改善する単結晶シリコンインゴットの処理の方法
JPH08115893A (ja) 半導体素子の製造方法
CN113199400A (zh) 一种化学机械研磨抛光垫整修器及其制备方法
JPH0618190B2 (ja) ウエハ加工用フイルム
JPH06195707A (ja) 磁気記録媒体基板およびその耐久性試験装置
KR20080113682A (ko) 웨이퍼용 연마 휠 및 이를 갖는 웨이퍼 이면 연마 장치
JP2001334457A (ja) ラッププレート及びそれを用いた加工装置
JP2001138221A (ja) 半導体ウエハラッピング用キャリア
JPH01271178A (ja) 半導体ウエハ用ダイシングブレード
JPH04261768A (ja) 両面ラップ加工装置
JPH03196965A (ja) 半導体ウェーハの研磨方法
JPS591162A (ja) 両面研磨装置