JPS629627A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPS629627A JPS629627A JP14853385A JP14853385A JPS629627A JP S629627 A JPS629627 A JP S629627A JP 14853385 A JP14853385 A JP 14853385A JP 14853385 A JP14853385 A JP 14853385A JP S629627 A JPS629627 A JP S629627A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pox
- layer
- mask
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関するものであって、
Siその他の各種半導体基体に拡散層を形成するのに用
いて最適なものである。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a method for manufacturing a semiconductor device,
It is most suitable for use in forming diffusion layers on Si and other various semiconductor substrates.
本発明は、半導体装置の製造方法において、不純物原子
と酸素原子との化合物層を低温プロセスにより半導体基
体上に形成し、これを不純物拡散源として半導体基体に
不純物原子を拡散させるようにすることにより、半導体
基体に容易にしかも低温で不純物拡散を行うことを可能
にしたものである。The present invention provides a method for manufacturing a semiconductor device, in which a compound layer of impurity atoms and oxygen atoms is formed on a semiconductor substrate by a low-temperature process, and the impurity atoms are diffused into the semiconductor substrate using this as an impurity diffusion source. This method makes it possible to easily diffuse impurities into a semiconductor substrate at low temperatures.
従来、アモルファスSi (a −3i) 、多結晶S
i s単結晶Si等にn層またはp層を形成するため
には次のような方法が用いられている。第1の方法では
、n層を形成する場合にはSiH,とPH3との混合ガ
スを用い、またp層を形成する場合にはS i If
aとBtHiとの混合ガスを用いて気相成長により形成
する。第2の方法は、PSB等をSi中にイオン注入す
ることによりn層、pIWを形成する方法である。Conventionally, amorphous Si (a-3i), polycrystalline S
The following method is used to form an n layer or a p layer in i s single crystal Si or the like. In the first method, a mixed gas of SiH and PH3 is used to form the n-layer, and Si If is used to form the p-layer.
It is formed by vapor phase growth using a mixed gas of a and BtHi. The second method is to form an n layer and pIW by ion-implanting PSB or the like into Si.
第3の方法は、Si上にPSG膜またはBSG膜を形成
し、次いで熱処理を行うことによりこれらの膜中のPま
たはBをSi中に拡散させてn層またはphiを形成す
る方法である。The third method is to form a PSG film or a BSG film on Si, and then perform heat treatment to diffuse P or B in these films into Si to form an n-layer or phi.
C発明が解決しようとする問題点〕
しかしながら、上述の第1の方法では、気相からの成長
であるので横方向のpn接合(またはpi、ni接合)
を形成することができない。また第2の方法は、イオン
注入された不純物の活性化のために600℃以上の温度
で熱処理を行う必要があるのみならず、コストが高くつ
くという欠点がある。さらに第3の方法は、第2の方法
と同様に600℃以上の温度での熱処理が必要であるの
みならず、電極の取り出しのためにPSG膜またはBS
G膜をエツチングする工程が必要であるという欠点があ
る。C Problems to be Solved by the Invention] However, in the first method described above, since the growth is from a gas phase, a lateral pn junction (or pi, ni junction) is formed.
cannot be formed. Further, the second method not only requires heat treatment at a temperature of 600° C. or higher to activate the ion-implanted impurities, but also has the disadvantage of being expensive. Furthermore, the third method not only requires heat treatment at a temperature of 600°C or higher like the second method, but also requires a PSG film or BS film to take out the electrode.
There is a drawback that a step of etching the G film is required.
本発明は、従来技術が有する上述のような欠点を是正し
た半導体装置の製造方法を提供することを目的とする。SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a semiconductor device that corrects the above-mentioned drawbacks of the prior art.
本発明者等は、上述のような従来技術の欠点を是正すべ
く鋭意研究を行った結果、次のような現象を見いだし、
本発明を案出するに至った。すなわち、まず例えばガラ
ス基板上に例えばa−Si膜を形成した後、pH3とN
、O(または0□)との混合ガス(例えばPH+/Nz
O≧0.001 )を反応ガスとして用いたプラズマC
VD法により低温で気相成長を行う。これによって上述
のa−Si膜上にPOX膜が形成される。次にSiに強
く吸収される波長の光、例えばエキシマ−レーザーによ
るレーザービームによりP OX / a Si界面
近傍を局部加熱して、a−5i膜を溶融させる。この結
果、PoX膜中のPがa−Si膜中に拡散してn層が形
成され、活性化も同時に行われる。The inventors of the present invention have conducted extensive research to correct the shortcomings of the prior art as described above, and have discovered the following phenomenon.
The present invention has been devised. That is, first, for example, an a-Si film is formed on, for example, a glass substrate, and then pH 3 and N
, O (or 0□) (e.g. PH+/Nz
Plasma C using O≧0.001) as a reaction gas
Vapor phase growth is performed at low temperature using the VD method. As a result, a POX film is formed on the a-Si film described above. Next, the a-5i film is melted by locally heating the vicinity of the P OX /a Si interface using light having a wavelength that is strongly absorbed by Si, such as a laser beam from an excimer laser. As a result, P in the PoX film is diffused into the a-Si film to form an n layer, and activation is also performed at the same time.
上述のa−Si膜の代わりに多結晶Si膜、単結晶Si
膜等を用いた場合も同様にしてn層を形成することがで
きる。また上述のプラズマCVDにおいてB2H4とN
20(またはOX)との混合ガスを反応ガスとして用い
れば、a−5i膜上にBOX膜が形成されるので、この
PoX膜中のBをSi中に拡散させることによってp層
を形成することができる。Polycrystalline Si film, single-crystalline Si film is used instead of the above-mentioned a-Si film.
Even when a film or the like is used, the n-layer can be formed in the same manner. In addition, in the plasma CVD mentioned above, B2H4 and N
If a mixed gas with 20 (or OX) is used as a reaction gas, a BOX film will be formed on the a-5i film, so a p layer can be formed by diffusing B in this PoX film into Si. I can do it.
しかも上述のPOX膜及びBOX膜はいずれも水洗によ
って容易に除去することが可能であるので好都合である
。Moreover, both the above-mentioned POX film and BOX film can be easily removed by washing with water, which is advantageous.
上述のPO,膜を不純物拡散源として用いて不純物拡散
を行ったa −5i膜の導電率の一例を第4図に示す。FIG. 4 shows an example of the conductivity of an a-5i film in which impurities were diffused using the above-mentioned PO film as an impurity diffusion source.
この第4図から明らかなように、形成直後のa−Si膜
は暗導電率が10−”(0cm)−’、明導電率が 1
0−’ (100mV/c+a)であるのに対し、エキ
シマ−レーザーによるレーザービーム(エネルギー密度
:例えば230mJ/cd)を室温で照射してPOヮ膜
からa −5i膜中にPを拡散させた後には、2(Ωa
n)−’以上の高い導電率が得られた。なお第4図には
POX膜形成直後におけるa−Si膜の導電率と、レー
ザービームを照射することなく水洗によりPOX膜を除
去した後のa−5i膜の導電率とを併せて示しである。As is clear from FIG. 4, the a-Si film immediately after formation has a dark conductivity of 10-'' (0 cm)-' and a bright conductivity of 1.
0-' (100 mV/c+a), P was diffused from the POヮ film into the a-5i film by irradiating it with an excimer laser beam (energy density: e.g. 230 mJ/cd) at room temperature. Later, 2(Ωa
A high electrical conductivity of n)-' or higher was obtained. Figure 4 also shows the conductivity of the a-Si film immediately after the formation of the POX film and the conductivity of the a-5i film after the POX film was removed by washing without laser beam irradiation. .
これらの測定結果より、POX膜を形成した直後では暗
導電率が10−3 (0cm)−’であり、レーザービ
ーム5を照射することな(Po0膜を除去した場合には
暗導電率及び明導電率共にa −Si膜形成直後と同様
の値であることがわかる。From these measurement results, the dark conductivity was 10-3 (0 cm)-' immediately after forming the POX film, and the dark conductivity and bright conductivity were It can be seen that both the conductivity values are the same as those immediately after the a-Si film was formed.
なお上述のPOX膜及びBO,膜が形成される際の反応
式は未だ明らかではないが、例えばPO。Although the reaction formula for forming the above-mentioned POX film and BO film is not yet clear, for example, PO.
膜は、
nPH,+ nN、o −=(PO,) 、 + nN
!I。The membrane is: nPH, + nN, o −=(PO,), + nN
! I.
で示される、PH,とN、Oとの混合ガス中でのプラズ
マ重合反応により形成されるものと考えられる。It is thought to be formed by a plasma polymerization reaction in a mixed gas of PH, N, and O, as shown in the following.
上式の(pot) 、は、潮解性のある結晶薄膜でしか
も透明である。この(PO□)、、膜はP2O3または
P、01゜等の分子から成り、pozの他にH,Pも余
分に含まれている。これらの分子が紫外光または熱によ
り分解してPが半導体中に拡散されるものと考えられる
。(pot) in the above formula is a deliquescent crystal thin film and is transparent. This (PO□) film is composed of molecules such as P2O3 or P, 01°, and additionally contains H and P in addition to poz. It is thought that these molecules are decomposed by ultraviolet light or heat and P is diffused into the semiconductor.
本発明は上述のような実験結果に基づいて案出されたも
のである。The present invention was devised based on the above-mentioned experimental results.
すなわち本発明に係る半導体装置の製造方法は、不純物
原子と酸素原子との化合物層(例えばPOX膜3)を低
温プロセスにより半導体基体(例えばp型のa−5t膜
2)上に形成し、上記化合物層を不純物拡散源として上
記半導体基体に上記不純物原子を拡散させるようにして
いる。That is, in the method for manufacturing a semiconductor device according to the present invention, a compound layer of impurity atoms and oxygen atoms (for example, POX film 3) is formed on a semiconductor substrate (for example, p-type A-5T film 2) by a low-temperature process. The impurity atoms are diffused into the semiconductor substrate using the compound layer as an impurity diffusion source.
以下本発明に係る半導体装置の製造方法の実施例につき
図面を参照しながら説明する。Embodiments of the method for manufacturing a semiconductor device according to the present invention will be described below with reference to the drawings.
まず本発明を縦方向のpn接合ダイオードの製造に適用
した第1実施例につき説明する。First, a first embodiment in which the present invention is applied to manufacturing a vertical pn junction diode will be described.
第1A図に示すように、まず例えばガラス基板1上にプ
ラズマCVD法によりp型のa−Si膜2を形成し、次
いでこのa −5i膜2上に既述と同様な方法、すなわ
ちPHIとN20(またはOX)との混合ガスを用いた
プラズマCVD法によりPO,膜3を形成した後、この
po、膜3上に、フォトレジスト工程により所定形状に
パターンニングされたAI%MO等の金属から成るマス
ク4を形成する。As shown in FIG. 1A, first, for example, a p-type a-Si film 2 is formed on a glass substrate 1 by the plasma CVD method, and then a PHI film is formed on this a-5i film 2 by the same method as described above. After forming PO and film 3 by the plasma CVD method using a mixed gas with N20 (or OX), a metal such as AI%MO is patterned into a predetermined shape by a photoresist process on this PO and film 3. A mask 4 is formed.
次に第1B図に示すように、上記マスク4を用いて例え
ばエキシマ−レーザーによるレーザービーム5を照射す
る。この結果、POX膜3中のPがa−Si膜膜中中拡
散されてマスク4の開口4aに対応して0層6が形成さ
れる。Next, as shown in FIG. 1B, a laser beam 5 such as an excimer laser is irradiated using the mask 4. As a result, P in the POX film 3 is diffused into the a-Si film, and a zero layer 6 is formed corresponding to the opening 4a of the mask 4.
次にマスク4をエツチング除去し、さらにPoX膜3を
水洗により除去した後、第1c図に示すように、a−5
i膜2及び0層6の上にそれぞれ電極7.8を形成して
、目的とするpn接合ダイオードを形成する。Next, after removing the mask 4 by etching and further removing the PoX film 3 by washing with water, as shown in FIG.
Electrodes 7.8 are formed on the i-film 2 and the 0-layer 6, respectively, to form the intended pn junction diode.
上述の第1実施例によれば、a −Si膜膜上上POx
膜3を形成し、次いでこのPoX膜3上にマスク4を形
成した状態でレーザービーム5を照射してPOX膜3か
らPt−a −5i膜2中に拡散させることにより0層
6を形成しているので、室温で0層6を容易に形成する
ことができ、従って低温プロセスにより、低融点のガラ
ス基板1上にダイオードを製造することができる。また
従来のようにイオン注入や高温の熱処理を行う必要がな
く、このため製造コストを低減することができる。のみ
ならず、上述のPOX膜3は既述のように水洗により容
易に除去することができるので、製造上極めて有利であ
る。According to the first embodiment described above, POx on the a-Si film
A film 3 is formed, and then a laser beam 5 is irradiated with a mask 4 formed on this PoX film 3 to diffuse it from the POX film 3 into the Pt-a-5i film 2, thereby forming a 0 layer 6. Therefore, the O layer 6 can be easily formed at room temperature, and therefore a diode can be manufactured on the low melting point glass substrate 1 by a low temperature process. Further, there is no need to perform ion implantation or high-temperature heat treatment as in the past, and therefore manufacturing costs can be reduced. Furthermore, the above-mentioned POX film 3 can be easily removed by washing with water as described above, which is extremely advantageous in manufacturing.
次に本発明を横方向のpn接合ダイオードの製造に適用
した第2実施例につき説明する。Next, a second embodiment in which the present invention is applied to manufacturing a lateral pn junction diode will be described.
第2A図に示すように、まずガラス基板l上に十分に薄
いp型のa−Si膜2を形成した後、上述の第1実施例
と同様の方法でPO,膜3及び所定形状のマスク4を形
成する。As shown in FIG. 2A, first, a sufficiently thin p-type a-Si film 2 is formed on a glass substrate l, and then PO, film 3 and a mask of a predetermined shape are formed in the same manner as in the first embodiment described above. form 4.
次に第2B図に示すように、第1実施例と同様にマスク
4を用いてレーザービーム5を照射する。Next, as shown in FIG. 2B, a laser beam 5 is irradiated using a mask 4 as in the first embodiment.
この結果、a−5i膜2中に膜の厚さ方向全体に亘る0
層6が形成される。As a result, there is 0 in the a-5i film 2 throughout the film thickness direction.
Layer 6 is formed.
次にマスク4をエツチング除去し、さらにPOX膜3を
水洗により除去した後、第2C図に示すようにa−3i
膜2及び0層6にそれぞれ電極7,8を形成して、目的
とする横方向のpn接合ダイオードを完成させる。Next, after removing the mask 4 by etching and further removing the POX film 3 by washing with water, a-3i is removed as shown in FIG. 2C.
Electrodes 7 and 8 are formed on the membrane 2 and the 0 layer 6, respectively, to complete the desired lateral pn junction diode.
この第2実施例によれば、第1実施例と同様な利点に加
えて、従来の方法では実現困難であった横方向のpn接
合を容易に形成することができるという欠点がある。According to the second embodiment, in addition to the same advantages as the first embodiment, there is a disadvantage that a lateral pn junction, which is difficult to realize using conventional methods, can be easily formed.
次に本発明をpnpトランジスタの製造に適用した第3
実施例につき説明する。Next, a third example in which the present invention is applied to the manufacture of pnp transistors.
An example will be explained.
第3A図に示すように、まずガラス基板l上に第2実施
例と同様にしてp型のa −St膜2及びPOX膜3を
形成した後、このPOX膜3上に所定形状のマスク4を
形成する。As shown in FIG. 3A, first, a p-type a-St film 2 and a POX film 3 are formed on a glass substrate l in the same manner as in the second embodiment, and then a mask 4 of a predetermined shape is formed on this POX film 3. form.
次に第3B図に示すように、マスク4を用いてL/−q
−ビーム5を照射する。この結果、a −Si膜膜中中
マスク4の開口4aに対応して幅の狭い0層6が形成さ
れる。なおこの0層6がベースを構成し、この0層6の
両側に存在するp型のa−3i膜2a、2bがそれぞれ
エミッタ及びコレクタを構成する。Next, as shown in FIG. 3B, using mask 4, L/-q
- irradiate beam 5; As a result, a narrow 0 layer 6 is formed corresponding to the opening 4a of the mask 4 in the a-Si film. Note that this 0 layer 6 constitutes a base, and the p-type a-3i films 2a and 2b present on both sides of this 0 layer 6 constitute an emitter and a collector, respectively.
次にマスク4をエツチング除去し、さらにPO。Next, mask 4 is removed by etching, and then PO is applied.
膜3を水洗により除去した後、第3c図に示すようにa
St膜2b、0層6及びa Si膜2aに電極7
〜9をそれぞれ形成して、目的とするpnpトランジス
タを完成させる。After removing the membrane 3 by washing with water, a
St film 2b, 0 layer 6 and a Si film 2a with electrode 7
.about.9 are respectively formed to complete the desired pnp transistor.
この第3実施例によれば、第1及び第2実施例と同様な
利点があり、低温プロセスによりガラス基板l上にpn
p)ランジスタを容易に形成することができる。According to this third embodiment, there are advantages similar to those of the first and second embodiments.
p) A transistor can be easily formed.
以上本発明の実施例につき説明したが、本発明は上述の
3つの実施例に限定されるものではなく、本発明の技術
的思想に基づく種々の変形が可能である。例えば、上述
の3つの実施例において、p型のa−5i膜2及びPO
8O2O3わりにn型のa −5i膜及びB Ox膜を
用いることも可能である。Although the embodiments of the present invention have been described above, the present invention is not limited to the three embodiments described above, and various modifications can be made based on the technical idea of the present invention. For example, in the three embodiments described above, the p-type a-5i film 2 and the PO
It is also possible to use an n-type a-5i film and a B Ox film instead of 8O2O3.
こ・の場合、第1及び第2実施例については第1C図及
び第2C図においてp、nを逆にしたダイオードが得ら
れ、また第3実施例についてはnpnトランジスタが得
られる。また上述の3つの実施例においては、POX膜
3上にマスク4を形成し、このマスク4を用いてレーザ
ービーム5を照射することによりa−Si膜3の所望の
位置に0層6を形成しているが、例えば所定形状のマス
クパターンが形成されたフォトマスクをPOX膜3上に
置いたり、近接させたりした状態でレーザービーム5を
照射することにより0層6を形成することも可能である
。このようにすれば、マスク4を形成するためのフォト
レジスト工程を省略することができるという利点がある
。In this case, diodes with p and n reversed in FIGS. 1C and 2C are obtained for the first and second embodiments, and an npn transistor is obtained for the third embodiment. Furthermore, in the three embodiments described above, a mask 4 is formed on the POX film 3, and the 0 layer 6 is formed at a desired position on the a-Si film 3 by irradiating the laser beam 5 using this mask 4. However, it is also possible to form the 0 layer 6 by, for example, placing a photomask on which a mask pattern of a predetermined shape is formed on the POX film 3 or irradiating it with the laser beam 5 while bringing it close to the POX film 3. be. This has the advantage that the photoresist process for forming the mask 4 can be omitted.
また上述の3つの実施例において用いたa −3i膜3
の代わりに多結晶stl!、単結晶Si膜、さらには必
要に応じてSt以外の半導体膜を用いることも可能であ
る。同様にガラス基板lの他にSi基板、石英基板等を
用いることも可能である。のみならず、Si基板上にP
OX膜等を直接形成することにより、Si基板中に所望
の拡散層を形成することも可能である。さらに、上述の
3つの実施例においては、不純物拡散を行わせるための
加熱源としてエキシマ−レーザーによるレーザービーム
を用いたが、必要に応じてYAGレーザ−、ルビーレー
ザー等によるレーザービーム照射、電子ビーム照射、!
R照射等を用いてもよい。In addition, the a-3i film 3 used in the above three examples
Polycrystalline stl instead! It is also possible to use a single crystal Si film, or even a semiconductor film other than St if necessary. Similarly, it is also possible to use a Si substrate, a quartz substrate, etc. in addition to the glass substrate l. Not only that, but also P on the Si substrate.
It is also possible to form a desired diffusion layer in the Si substrate by directly forming an OX film or the like. Furthermore, in the three embodiments described above, a laser beam by an excimer laser was used as a heating source for impurity diffusion, but if necessary, laser beam irradiation by a YAG laser, ruby laser, etc., or electron beam irradiation could be used. irradiation,!
R irradiation or the like may also be used.
さらにまた、POX膜3(または80g膜)の除去は水
洗以外の方法、例えば所定のエツチング液を用いたウェ
ットエツチングやドライエツチングによっても行うこと
が可能である。Furthermore, the removal of the POX film 3 (or 80g film) can also be performed by a method other than washing with water, such as wet etching or dry etching using a predetermined etching solution.
なお上述の3つの実施例においては、本発明をダイオー
ド及びトランジスタに適用した場合につき説明したが、
その他の半導体装置にも本発明を適用することが可能で
ある。Note that in the three embodiments described above, the present invention was applied to a diode and a transistor.
The present invention can also be applied to other semiconductor devices.
本発明に係る半導体装置の製造方法によれば、半導体基
体に容易にしかも低温で不純物拡散を行うことが可能で
あり、製造工程の低温プロセス化に適合し得るものであ
る。さらに必要に応じて横方向のpn接合を形成するこ
とも可能である。According to the method for manufacturing a semiconductor device according to the present invention, it is possible to easily diffuse impurities into a semiconductor substrate at a low temperature, and the method can be adapted to a low-temperature manufacturing process. Furthermore, it is also possible to form a lateral pn junction if necessary.
第1A図〜第1C図は本発明を縦方向のpn接合ダイオ
ードの製造に適用した第1実施例を工程順に示す断面図
、第2A図〜第2C図は本発明を横方向のpn接合ダイ
オードの製造に適用した第2実施例を工程順に示す断面
図、第3A図〜第3C図は本発明をpnp)ランジスタ
の製造に適用した第3実施例を工程順に示す断面図、第
4図はPOX膜の形成及びその後のレーザービーム照射
によるa =Si膜の導電率の変化を示すグラフである
。
なお図面に用いた符号において、
1・−−一−−−−・・・−−−−−−−・ガラス基板
2・−・−・−・・−−−−a −5t膜3−−−−−
−−−−−−−−−−−一・po、膜5−−−−−・−
・・−・−レーザービーム6−・−−−一−−−−−−
−−・・−n層である。1A to 1C are cross-sectional views showing the first embodiment in which the present invention is applied to manufacturing a vertical pn junction diode. 3A to 3C are cross-sectional views showing, in order of process, a third embodiment in which the present invention is applied to the manufacture of a pnp) transistor, and FIG. 3 is a graph showing changes in electrical conductivity of an a =Si film due to formation of a POX film and subsequent laser beam irradiation. In addition, in the symbols used in the drawings, 1. ---
−−−−−−−−−−−1・po, membrane 5−−−−−・−
・・−・−Laser beam 6−・−−−1−−−−−
--...-n layer.
Claims (1)
り半導体基体上に形成し、上記化合物層を不純物拡散源
として上記半導体基体に上記不純物原子を拡散させるよ
うにしたことを特徴とする半導体装置の製造方法。Manufacturing a semiconductor device, characterized in that a compound layer of impurity atoms and oxygen atoms is formed on a semiconductor substrate by a low-temperature process, and the impurity atoms are diffused into the semiconductor substrate using the compound layer as an impurity diffusion source. Method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14853385A JPS629627A (en) | 1985-07-06 | 1985-07-06 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14853385A JPS629627A (en) | 1985-07-06 | 1985-07-06 | Manufacture of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS629627A true JPS629627A (en) | 1987-01-17 |
Family
ID=15454905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14853385A Pending JPS629627A (en) | 1985-07-06 | 1985-07-06 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS629627A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006104767A (en) * | 2004-10-05 | 2006-04-20 | Nippon Jukankyo Kk | Venting material |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5642336A (en) * | 1979-09-14 | 1981-04-20 | Fujitsu Ltd | Manufacturing method of semiconductor device |
-
1985
- 1985-07-06 JP JP14853385A patent/JPS629627A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5642336A (en) * | 1979-09-14 | 1981-04-20 | Fujitsu Ltd | Manufacturing method of semiconductor device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006104767A (en) * | 2004-10-05 | 2006-04-20 | Nippon Jukankyo Kk | Venting material |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4063967A (en) | Method of producing a doped zone of one conductivity type in a semiconductor body utilizing an ion-implanted polycrystalline dopant source | |
EP0363944A1 (en) | Method of manufacturing a semiconductor device having a silicon carbide layer | |
JPS56135969A (en) | Manufacture of semiconductor device | |
US4377031A (en) | Method of making Schottky barrier diode by selective beam-crystallized polycrystalline/amorphous layer | |
JPH0582442A (en) | Manufacture of polycrystalline semiconductor thin film | |
JPS588128B2 (en) | Semiconductor device manufacturing method | |
TWI331367B (en) | Method of manufacturing semiconductor device | |
JPH02162720A (en) | Manufacture of semiconductor device | |
JP3890270B2 (en) | Thin film transistor manufacturing method | |
JPS5917243A (en) | Manufacture of semiconductor device | |
JPS629627A (en) | Manufacture of semiconductor device | |
JPH03194937A (en) | Manufacture of thin film transistor | |
JPS61208829A (en) | Manufacture of semiconductor device | |
JPS6214472A (en) | Manufacture of semiconductor device | |
JPS60216538A (en) | Diffusing method of impurity to semiconductor substrate | |
EP0684632A2 (en) | Method of forming a film at low temperature for a semiconductor device | |
JPH0448723A (en) | Manufacture of semiconductor device | |
JP2771812B2 (en) | Method for manufacturing semiconductor device | |
JP3182226B2 (en) | Method for manufacturing conductive polycrystalline silicon film | |
JPS5830735B2 (en) | Handout Taisouchino Seizouhouhou | |
JPH0661234A (en) | Production of semiconductor device | |
JPH0233935A (en) | Manufacture of thin film transistor | |
JPH03101122A (en) | Solid phase epitaxial growth | |
JPS5754366A (en) | Manufacture of semiconductor device | |
JPS6321825A (en) | Manufacture of semiconductor device |