JPS6294994A - レ−ザダイオ−ド駆動回路 - Google Patents
レ−ザダイオ−ド駆動回路Info
- Publication number
- JPS6294994A JPS6294994A JP23463485A JP23463485A JPS6294994A JP S6294994 A JPS6294994 A JP S6294994A JP 23463485 A JP23463485 A JP 23463485A JP 23463485 A JP23463485 A JP 23463485A JP S6294994 A JPS6294994 A JP S6294994A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- loop
- drive circuit
- optical output
- light output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
- H01S5/06209—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes in single-section lasers
- H01S5/06216—Pulse modulation or generation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/068—Stabilisation of laser output parameters
- H01S5/0683—Stabilisation of laser output parameters by monitoring the optical output parameters
- H01S5/06835—Stabilising during pulse modulation or generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
- H03K5/023—Shaping pulses by amplifying using field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0428—Electrical excitation ; Circuits therefor for applying pulses to the laser
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Nonlinear Science (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
レーザダイオード（Ｌ Ｄ ： Ｌａ５ｅｒ Ｄｉｏｄ
ｅ ）の駆動回路において、このＬＤ駆動回路を形成す
る光出力安定化ループ内にループゲイン制御用のＦＥＴ
（電界効果形トランジスタ）を導入し、ＦＥＴの動作特
性補償回路の出力によってその動作特性を調整するもの
である。
ｅ ）の駆動回路において、このＬＤ駆動回路を形成す
る光出力安定化ループ内にループゲイン制御用のＦＥＴ
（電界効果形トランジスタ）を導入し、ＦＥＴの動作特
性補償回路の出力によってその動作特性を調整するもの
である。
本発明はレーザダイオード（以下Ｌ Ｄ ： Ｌａ５ｅ
ｒＤｉｏｄｅとも称す）駆動回路に関する。
ｒＤｉｏｄｅとも称す）駆動回路に関する。
ＬＤは高速の光パルスを出力可能であり、近年の光通信
システムにおける発光源として重要な働きをする。光通
信はもともと大容量伝送に好都合であり、近年のテーマ
の１つとしてこれを一層大容量化することが挙げられる
。このために、さらに高周波で動作可能なＬＤ駆動回路
の出現が要請されている。
システムにおける発光源として重要な働きをする。光通
信はもともと大容量伝送に好都合であり、近年のテーマ
の１つとしてこれを一層大容量化することが挙げられる
。このために、さらに高周波で動作可能なＬＤ駆動回路
の出現が要請されている。
Ｃ従来の技術〕
第４図は従来のＬＤ駆動回路の一例を示す回路図である
。本図において、ＤＴｉｎは入力データ信号であり、“
１”又は“０”のパルス列からなる。
。本図において、ＤＴｉｎは入力データ信号であり、“
１”又は“０”のパルス列からなる。
この“１”又は“０”に対応した光のパルス列がＬＤモ
ジュール１１よりＯＵＴとして出力され、光ファイバー
（図示せず）に入射される。ＬＤモジュール１１はＬＤ
チップとＡＰＤ等からなり、ＡＰＤ （アバランシェホ
トダイオード）は、ＬＤ千ノブが光出力ＯＵＴを発生す
るのに伴い、その反対側から発生するいわゆる背面光を
受光し、こレヲモニタ電流Ｉ、に変換する。このモニタ
電流■、は光出力の安定化に供せられる。
ジュール１１よりＯＵＴとして出力され、光ファイバー
（図示せず）に入射される。ＬＤモジュール１１はＬＤ
チップとＡＰＤ等からなり、ＡＰＤ （アバランシェホ
トダイオード）は、ＬＤ千ノブが光出力ＯＵＴを発生す
るのに伴い、その反対側から発生するいわゆる背面光を
受光し、こレヲモニタ電流Ｉ、に変換する。このモニタ
電流■、は光出力の安定化に供せられる。
第４図においてＬＤモジュール１１を除＜回路群が本発
明に関連するＬＤ駆動回路をなし、図示するとおり、第
１０−バスフイルタ１２、第２０−バスフイルタ１３、
光出力安定化制御部１４、パルス電流出力部１５、バイ
アス電流出力部１６、第１トランジスタＴＲ１、第２ト
ランジスタＴＲ２、第１抵抗Ｒ１および第２抵抗Ｒ２か
らなる。
明に関連するＬＤ駆動回路をなし、図示するとおり、第
１０−バスフイルタ１２、第２０−バスフイルタ１３、
光出力安定化制御部１４、パルス電流出力部１５、バイ
アス電流出力部１６、第１トランジスタＴＲ１、第２ト
ランジスタＴＲ２、第１抵抗Ｒ１および第２抵抗Ｒ２か
らなる。
第４図に示す如く、ＬＤモジュール１１を直接駆動する
のは、パルス電流出力部１５からのパルス電流■２およ
びバイアス電流出力部１６からのバイアス電流Ｉ、であ
る。
のは、パルス電流出力部１５からのパルス電流■２およ
びバイアス電流出力部１６からのバイアス電流Ｉ、であ
る。
第５図は一般的なＬＤの特性を示すグラフであり、横軸
には駆動電流Ｉ４、縦軸にはＬＤの光出力レベルＬｏｕ
ｔをそれぞれとって示す。ここに駆動電流■、は、上記
のバイアス電流ｌ、にパルス電流Ｉ２を重畳したものか
らなり、バイアス電流■、は定常的に通電される。なお
、■。およびＩ、は常温（２５℃）時の特性カーブ２１
に合せて示されている。他の特性カーブ２０および２２
はそれぞれ低温時（５℃）および高温時（５０°Ｃ）の
場合に相当する。このように駆動電流１．の中に定常的
なバイアス電流■、を組み入れたのは、パルス電流Ｉ２
のみでＩｄを生成したとすると、毎パルスごとに多大な
１９を必要とし、高速なＬＤ駆動ができなくなるからで
ある。
には駆動電流Ｉ４、縦軸にはＬＤの光出力レベルＬｏｕ
ｔをそれぞれとって示す。ここに駆動電流■、は、上記
のバイアス電流ｌ、にパルス電流Ｉ２を重畳したものか
らなり、バイアス電流■、は定常的に通電される。なお
、■。およびＩ、は常温（２５℃）時の特性カーブ２１
に合せて示されている。他の特性カーブ２０および２２
はそれぞれ低温時（５℃）および高温時（５０°Ｃ）の
場合に相当する。このように駆動電流１．の中に定常的
なバイアス電流■、を組み入れたのは、パルス電流Ｉ２
のみでＩｄを生成したとすると、毎パルスごとに多大な
１９を必要とし、高速なＬＤ駆動ができなくなるからで
ある。
第４図に戻ると、■９およびＩｂを送出するパルス電流
出力部１５およびバイアス電流出力部１６は、第１およ
び第２トランジスタＴＲ，およびＴＲ２を介して、光出
力安定化制御部１４による安定化制御を受ける。これは
光出力ＯＵＴの各パルスのピーク値を一定にするように
フィードバックをかけるためであるが、実際には高速パ
ルスの１つ１つに追従することは困難であることから、
各パルスの平均値をもってフィードバックをかける。つ
まりモニタ電流■８の平均値を、第２０−バスフイルタ
１３によって得、これを監視する。
出力部１５およびバイアス電流出力部１６は、第１およ
び第２トランジスタＴＲ，およびＴＲ２を介して、光出
力安定化制御部１４による安定化制御を受ける。これは
光出力ＯＵＴの各パルスのピーク値を一定にするように
フィードバックをかけるためであるが、実際には高速パ
ルスの１つ１つに追従することは困難であることから、
各パルスの平均値をもってフィードバックをかける。つ
まりモニタ電流■８の平均値を、第２０−バスフイルタ
１３によって得、これを監視する。
この監視のための基準レベルは、入力データ信号ＤＴｉ
ｎを同様に第１０−バスフイルタ１２に通したものから
なる。信号ＤＴｉｎの方は電気系より得たものであり、
ＬＤの光出力に比べればはるかに安定していることを利
用したものである。
ｎを同様に第１０−バスフイルタ１２に通したものから
なる。信号ＤＴｉｎの方は電気系より得たものであり、
ＬＤの光出力に比べればはるかに安定していることを利
用したものである。
かくして光出力ＯＵＴのレベル変Ｍ（△ν）が、オペア
ンプ等からなる光出力安定化制御部１４より得られる。
ンプ等からなる光出力安定化制御部１４より得られる。
このレベル変動（△ν）は、並列接続の第１および第２
トランジスタＴＲ，およびＴＲ２の各ヘースに共通に印
加され、対応する第１抵抗Ｒ２および第２抵抗Ｒ２によ
りこのレベル変動にリニアな電流（△１２．Δｌｂ）に
変換する。つまり、 である。また、トランジスタＴＲ，およびＴＲ２が並列
接続されるのは、第５図に示した特性カーブの温度によ
る変動を極力抑えるためである。つまり、たとえば高温
になったときは△νが大になるが、これに伴って、Ｉｐ
もＩ、も−緒に増大せしめる。低温になるときはこの逆
である。なお、これら■２および■５をそれぞれ出力す
るための出力部１５および１６については、具体的には
、出力部１５が信号ＤＴｉｎの“１”、′ｏ”でオン、
オフするスイッチ回路で形成され、出力部１６が交流カ
プトのコイルから形成される。
トランジスタＴＲ，およびＴＲ２の各ヘースに共通に印
加され、対応する第１抵抗Ｒ２および第２抵抗Ｒ２によ
りこのレベル変動にリニアな電流（△１２．Δｌｂ）に
変換する。つまり、 である。また、トランジスタＴＲ，およびＴＲ２が並列
接続されるのは、第５図に示した特性カーブの温度によ
る変動を極力抑えるためである。つまり、たとえば高温
になったときは△νが大になるが、これに伴って、Ｉｐ
もＩ、も−緒に増大せしめる。低温になるときはこの逆
である。なお、これら■２および■５をそれぞれ出力す
るための出力部１５および１６については、具体的には
、出力部１５が信号ＤＴｉｎの“１”、′ｏ”でオン、
オフするスイッチ回路で形成され、出力部１６が交流カ
プトのコイルから形成される。
第４図に示した従来回路において、第１トランジスタＴ
Ｒ，および第２トランジスタＴＲ２に着目すると、これ
らはバイポーラトランジスタより構成されていた。この
ようにバイポーラトランジスタを用いたのは、そのベー
ス電圧対コレクタ電流特性のデバイスごとのバラツキが
小さく、したがって、光出力安定化ループ内において、
光出力安定化制御部１４の出力をそのまま第１トランジ
スタＴＲ１および第２トランジスタＴＲ，のベースにフ
ィードバンクできたからである。
Ｒ，および第２トランジスタＴＲ２に着目すると、これ
らはバイポーラトランジスタより構成されていた。この
ようにバイポーラトランジスタを用いたのは、そのベー
ス電圧対コレクタ電流特性のデバイスごとのバラツキが
小さく、したがって、光出力安定化ループ内において、
光出力安定化制御部１４の出力をそのまま第１トランジ
スタＴＲ１および第２トランジスタＴＲ，のベースにフ
ィードバンクできたからである。
しかしながらバイポーラトランジスタを用いると、たと
えば数１００ Ｍｂ／ｓオーダーの伝送速度が限界であ
り、今後型々要請が高まると思われるＩＧｂ／ｓオーダ
ーの伝送速度は殆ど期待できない、という問題がある。
えば数１００ Ｍｂ／ｓオーダーの伝送速度が限界であ
り、今後型々要請が高まると思われるＩＧｂ／ｓオーダ
ーの伝送速度は殆ど期待できない、という問題がある。
この伝送速度上の限界は、バイポーラトランジスタ自身
の物理特性に由来するものであるから、単に回路構成を
変更する等の手法では解決することのできない根本的な
問題である。
の物理特性に由来するものであるから、単に回路構成を
変更する等の手法では解決することのできない根本的な
問題である。
本発明では、伝送速度上の限界に達しているバイポーラ
トランジスタに代えて、ＦＥＴを採用することを前提と
する。たとえばＧａＡｓのＦＥＴであれば、１〜２ Ｃ
，ｂ／ｓオーダーの周波数には十分追従可能だからであ
る。
トランジスタに代えて、ＦＥＴを採用することを前提と
する。たとえばＧａＡｓのＦＥＴであれば、１〜２ Ｃ
，ｂ／ｓオーダーの周波数には十分追従可能だからであ
る。
第１図は本発明に基づ＜ＬＤ駆動回路の回路構成を示す
図である。なお、全図を通じて同様の構成要素には同一
の参照番号又は記号を付して示す。
図である。なお、全図を通じて同様の構成要素には同一
の参照番号又は記号を付して示す。
本発明により新たに採用されたのはたとえばＧａＡｓか
らなる第１ＦＥＴＩ、第２ＦＥＴ２ならびに第１補償部
３１、および第２補償部３２である。ＦＥＴがバイポー
ラトランジスタよりも高速動作可能であることはよく知
られていることである。ところが、ＬＤの高速駆動に向
けて、従来から用いられていたバイポーラトランジスタ
をＦＥＴに置き換えやようとした場合、ＦＥＴのデバイ
スごとの特性のバラツキが大きいため、実用化の上で障
害となっていた。
らなる第１ＦＥＴＩ、第２ＦＥＴ２ならびに第１補償部
３１、および第２補償部３２である。ＦＥＴがバイポー
ラトランジスタよりも高速動作可能であることはよく知
られていることである。ところが、ＬＤの高速駆動に向
けて、従来から用いられていたバイポーラトランジスタ
をＦＥＴに置き換えやようとした場合、ＦＥＴのデバイ
スごとの特性のバラツキが大きいため、実用化の上で障
害となっていた。
そこで本発明は上記の第１補償部３１および第２補償部
３２を、ＦＥＴＩおよびＦＥＴｚにそれぞれ対応して導
入し、各ＦＥＴにおけるドレイン電流■。のゲート・ソ
ース間電圧（ＶＣＳ）依存性を外部から調整可能とした
。
３２を、ＦＥＴＩおよびＦＥＴｚにそれぞれ対応して導
入し、各ＦＥＴにおけるドレイン電流■。のゲート・ソ
ース間電圧（ＶＣＳ）依存性を外部から調整可能とした
。
従来回路（第４図）で満足していたリニアリテリティー
をＦＥＴ、およびＦＥＴ、においても満足するよう、第
１および第２補償部を光出力安定化ループ内に挿入する
。すなわち、ＦＥＴごとにバラツキの多い特性（主とし
て、既述の■。−ＶＧ３特性）を所定の特性に強制的に
合わせるために、補償部を前記光出力安定化ループ内に
挿入するものである。
をＦＥＴ、およびＦＥＴ、においても満足するよう、第
１および第２補償部を光出力安定化ループ内に挿入する
。すなわち、ＦＥＴごとにバラツキの多い特性（主とし
て、既述の■。−ＶＧ３特性）を所定の特性に強制的に
合わせるために、補償部を前記光出力安定化ループ内に
挿入するものである。
第２図は本発明に基づ＜ＬＤ駆動回路の一実施例を示す
回路図である。また、第３図はＦＥＴの特性のバラツキ
を説明するためのグラフである。
回路図である。また、第３図はＦＥＴの特性のバラツキ
を説明するためのグラフである。
説明の都合上、まず第３図のグラフを参照すると、その
横軸はゲート・ソース間電圧■０５．その縦軸はドレイ
ン電流Ｉ。をそれぞれ示す。第３図では任意の３つのＦ
ＥＴについて各々の特性を示しており、どの特性も固有
のものであって一様でないことを表している。要約すれ
ばＩｌ）のＶＧＳ依存性が極めて強い。具体的には、ま
ず■。−０となるＶＣＳ、 いわゆるピンチオフ電圧■
２が、■２．。
横軸はゲート・ソース間電圧■０５．その縦軸はドレイ
ン電流Ｉ。をそれぞれ示す。第３図では任意の３つのＦ
ＥＴについて各々の特性を示しており、どの特性も固有
のものであって一様でないことを表している。要約すれ
ばＩｌ）のＶＧＳ依存性が極めて強い。具体的には、ま
ず■。−０となるＶＣＳ、 いわゆるピンチオフ電圧■
２が、■２．。
Ｖ ９１ ＋ ■ｐ３のごとく一様でない。また、各特
性カーブの傾き、すなわち相互コンダクタンスｇ１が、
各ＦＥＴごとに異なるばかりでなく、ＶＧＳによっても
変なる。この相互コンダクタンスｇ□の相違直接関係す
るものであり、ＦＥＴ、とＦ Ｅ Ｔ ２の間で一致さ
せる必要がある。このようなＦＥＴの特性のバラツキを
統一化できるようにしたのが第２図の実施例回路である
。
性カーブの傾き、すなわち相互コンダクタンスｇ１が、
各ＦＥＴごとに異なるばかりでなく、ＶＧＳによっても
変なる。この相互コンダクタンスｇ□の相違直接関係す
るものであり、ＦＥＴ、とＦ Ｅ Ｔ ２の間で一致さ
せる必要がある。このようなＦＥＴの特性のバラツキを
統一化できるようにしたのが第２図の実施例回路である
。
第２図においては第１補償部３１および第２補償部３２
の詳細例が示されており、第１演算増幅器４１および第
２演算増幅器４２から構成されており、それぞれ抵抗群
を備えてなり、いずれも加算器として機能する。第１演
算増幅器４１側の抵抗群は抵抗Ｒ１，ＲＺ、Ｒ３および
半固定抵抗ＲＶ ＋であり、一方、第２演算増幅器４２
例の抵抗群は抵抗Ｒ，，Ｒ５，Ｒ６および半固定抵抗Ｒ
Ｖ ２である。
の詳細例が示されており、第１演算増幅器４１および第
２演算増幅器４２から構成されており、それぞれ抵抗群
を備えてなり、いずれも加算器として機能する。第１演
算増幅器４１側の抵抗群は抵抗Ｒ１，ＲＺ、Ｒ３および
半固定抵抗ＲＶ ＋であり、一方、第２演算増幅器４２
例の抵抗群は抵抗Ｒ，，Ｒ５，Ｒ６および半固定抵抗Ｒ
Ｖ ２である。
半固定抵抗ＲＶ、およびＲＶｔは、光出力安定化制御部
１４から送出された光出力ＯＵＴのレベル変動を共通に
受信する。一方、抵抗Ｒ２は第１オフセツト電圧Ｖ。□
を受信し、抵抗Ｒ１は第２オフセント電圧Ｖ０，２を受
信する。これらオフセット電圧を適当に設定することに
より、Ｆ Ｅ Ｔ ＋およびＦＥＴ２の各ピンチオフ電
圧の不揃いを統一化することができる。
１４から送出された光出力ＯＵＴのレベル変動を共通に
受信する。一方、抵抗Ｒ２は第１オフセツト電圧Ｖ。□
を受信し、抵抗Ｒ１は第２オフセント電圧Ｖ０，２を受
信する。これらオフセット電圧を適当に設定することに
より、Ｆ Ｅ Ｔ ＋およびＦＥＴ２の各ピンチオフ電
圧の不揃いを統一化することができる。
半固定抵抗ＲＶ１およびＲＶ、を適当に設定することに
より、Ｆ Ｅ Ｔ 、およびＦＥＴ２の各相互コンダク
タンスの不揃いを統一化することができる。また、これ
ら半固定抵抗ＲＶ、およびＲＶ２は、光出力安定化ルー
プのループ内に直接存在することから、単にＦＥＴの特
性バラツキを調整するのに止まらず、ＬＤそのもののし
きい値や微分量子効率のバラツキをも含めて総合的なル
ープゲインを調整できる。
より、Ｆ Ｅ Ｔ 、およびＦＥＴ２の各相互コンダク
タンスの不揃いを統一化することができる。また、これ
ら半固定抵抗ＲＶ、およびＲＶ２は、光出力安定化ルー
プのループ内に直接存在することから、単にＦＥＴの特
性バラツキを調整するのに止まらず、ＬＤそのもののし
きい値や微分量子効率のバラツキをも含めて総合的なル
ープゲインを調整できる。
かくして、ＦＥＴを採用したＬＤ駆動回路が実現される
。
。
以上説明したように本発明によれば、たとえばＧａＡｓ
等からなるＦＥＴを用いたＬＤ駆動回路が実用可能とな
り、光出力ＯＵＴの伝送速度として１〜２Ｇｂ／ｓのオ
ーダーは容易に達成可能となる。
等からなるＦＥＴを用いたＬＤ駆動回路が実用可能とな
り、光出力ＯＵＴの伝送速度として１〜２Ｇｂ／ｓのオ
ーダーは容易に達成可能となる。
また、光出力安定化ループの総合ゲインを調整できるこ
とから、ＬＤならびにＦＥＴの持つバラツキを容易に吸
収可能となり、このことは歩留りの向上が図れることを
意味する。
とから、ＬＤならびにＦＥＴの持つバラツキを容易に吸
収可能となり、このことは歩留りの向上が図れることを
意味する。
第１図は本発明に基づ＜ＬＤ駆動回路の回路構成を示す
図、 第２図は本発明に基づ＜ＬＤ駆動回路の一実施例を示す
回路図、 第３図はＦＥＴの特性のバラツキを説明するためのグラ
フ、 第４図は従来のＬＤ駆動回路の一例を示す回路図、 第５図は一触的なＬＤの特性を示すグラフである。 １１・・・ＬＤモジエール、 １４・・・光出力安定化制御部、 １５・・・パルス電流出力部、 １６・・・バイアス電流出力部、 ３１・・・第１補償部、 ３２・・・第２補償部、 ４１・・・第１演算増幅器、 ４２・・・第２演算増幅器、 ＦＥＴ、・・・第１ＦＥＴ。 ＦＥＴ２・・・第２ＦＥＴ。 １、・・・パルス電流、 ■、・・・バイアス電流、 Ｉ５・・・モニタ電流、 ＤＴｉｎ・・・入力データ信号、 ＯＵＴ・・・光出力。 ＦＥＴ ノ特性のバラツキを説明するだめのグラフ第３
図
図、 第２図は本発明に基づ＜ＬＤ駆動回路の一実施例を示す
回路図、 第３図はＦＥＴの特性のバラツキを説明するためのグラ
フ、 第４図は従来のＬＤ駆動回路の一例を示す回路図、 第５図は一触的なＬＤの特性を示すグラフである。 １１・・・ＬＤモジエール、 １４・・・光出力安定化制御部、 １５・・・パルス電流出力部、 １６・・・バイアス電流出力部、 ３１・・・第１補償部、 ３２・・・第２補償部、 ４１・・・第１演算増幅器、 ４２・・・第２演算増幅器、 ＦＥＴ、・・・第１ＦＥＴ。 ＦＥＴ２・・・第２ＦＥＴ。 １、・・・パルス電流、 ■、・・・バイアス電流、 Ｉ５・・・モニタ電流、 ＤＴｉｎ・・・入力データ信号、 ＯＵＴ・・・光出力。 ＦＥＴ ノ特性のバラツキを説明するだめのグラフ第３
図
Claims (1)
- 【特許請求の範囲】 １、入力データ信号に応じた出力をレーザダイオードよ
り生成せしめるとともに、該光出力の安定化を図るため
の光出力安定化ループを形成するレーザダイオード駆動
回路であって、 前記レーザダイオードの駆動電流をなすパルス電流およ
びバイアス電流をそれぞれ送出する第１ＦＥＴ（電界効
果形トランジスタ）および第２ＦＥＴを並列接続して前
記光出力安定化ループ内に設けるとともに、各該ＦＥＴ
の動作特性を所定の動作特性に合わせるために該第１お
よび第２ＦＥＴの各ゲート側にそれぞれ設けられる第１
補償部および第２補償部を該光出力安定化ループ内に挿
入することを特徴とするレーザダイオード駆動回路。
Priority Applications (12)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23463485A JPS6294994A (ja) | 1985-10-22 | 1985-10-22 | レ−ザダイオ−ド駆動回路 |
| CA000520769A CA1319397C (en) | 1985-10-22 | 1986-10-17 | Semiconductor laser driving device and a pulse amplifier suitable for use in the semiconductor laser driving device |
| CA568053A CA1275149C (en) | 1985-10-22 | 1986-10-17 | PULSE AMPLIFIER FOR SEMICONDUCTOR LASER EXCITATION DEVICE |
| US06/921,110 US4803384A (en) | 1985-10-22 | 1986-10-21 | Pulse amplifier suitable for use in the semiconductor laser driving device |
| NZ218022A NZ218022A (en) | 1985-10-22 | 1986-10-21 | Compensated regulation of light output from semiconductor laser |
| NZ23146586A NZ231465A (en) | 1985-10-22 | 1986-10-21 | Pulse height control amplifier |
| EP86114613A EP0220669A3 (en) | 1985-10-22 | 1986-10-22 | A semiconductor laser driving device |
| AU64350/86A AU574587B2 (en) | 1985-10-22 | 1986-10-22 | Laser excitation device |
| EP19920107690 EP0499293A3 (en) | 1985-10-22 | 1986-10-22 | A pulse amplifier suitable for use in a semiconductor laser driving device |
| EP92113686A EP0525819A1 (en) | 1985-10-22 | 1986-10-22 | A pulse amplifier suitable for use in a semiconductor laser driving device |
| AU15544/88A AU596297B2 (en) | 1985-10-22 | 1988-05-03 | Pulse amplifier suitable for use in a semiconductor laser driving device |
| US07/197,214 US4813048A (en) | 1985-10-22 | 1988-05-23 | Semiconductor laser driving device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23463485A JPS6294994A (ja) | 1985-10-22 | 1985-10-22 | レ−ザダイオ−ド駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6294994A true JPS6294994A (ja) | 1987-05-01 |
| JPH0149028B2 JPH0149028B2 (ja) | 1989-10-23 |
Family
ID=16974107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23463485A Granted JPS6294994A (ja) | 1985-10-22 | 1985-10-22 | レ−ザダイオ−ド駆動回路 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS6294994A (ja) |
| CA (1) | CA1319397C (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0344083A (ja) * | 1989-07-12 | 1991-02-25 | Nec Corp | 自動レーザ出力制御回路 |
| JP2012124781A (ja) * | 2010-12-09 | 2012-06-28 | Fujikura Ltd | データ伝送装置 |
-
1985
- 1985-10-22 JP JP23463485A patent/JPS6294994A/ja active Granted
-
1986
- 1986-10-17 CA CA000520769A patent/CA1319397C/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0344083A (ja) * | 1989-07-12 | 1991-02-25 | Nec Corp | 自動レーザ出力制御回路 |
| JP2012124781A (ja) * | 2010-12-09 | 2012-06-28 | Fujikura Ltd | データ伝送装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0149028B2 (ja) | 1989-10-23 |
| CA1319397C (en) | 1993-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4819241A (en) | Laser diode driving circuit | |
| US5563898A (en) | Semiconductor laser drive | |
| JP3432620B2 (ja) | 光送信機及びレーザダイオードモジュール | |
| EP0574816B1 (en) | Laser bias and modulation circuit | |
| US7542684B2 (en) | Light emitting diode driving device and optical transmission device including the same | |
| US4677632A (en) | Coupled loop controller for a laser transmitter | |
| US6683490B2 (en) | Temperature dependent constant-current generating circuit | |
| JP3423115B2 (ja) | 光信号送信装置 | |
| US5734170A (en) | Driver for light emitting device | |
| JPH01117385A (ja) | 半導体レーザバイアス電流制御方式 | |
| JPS6294994A (ja) | レ−ザダイオ−ド駆動回路 | |
| JPH0645674A (ja) | 温度補償回路つきレーザダイオード駆動回路 | |
| JPH11126935A (ja) | レーザーダイオード駆動回路 | |
| JPH01166578A (ja) | 温度制御機能付ｌｅｄ駆動回路 | |
| JPH077204A (ja) | 半導体レーザ素子駆動回路 | |
| JP2684697B2 (ja) | 半導体レーザ駆動回路 | |
| JPH0261184B2 (ja) | ||
| JPH0738185A (ja) | 発光素子の駆動回路 | |
| JPS63226088A (ja) | レ−ザダイオ−ド駆動回路 | |
| JP2944184B2 (ja) | 半導体レーザ駆動回路 | |
| JPS60213117A (ja) | マ−ク率変動補償回路 | |
| JP2610810B2 (ja) | 半導体レーザ駆動装置 | |
| JP2910389B2 (ja) | カレントスイッチ回路 | |
| JP2973525B2 (ja) | 電界効果トランジスタ論理回路 | |
| JP2702958B2 (ja) | 半導体レーザ駆動回路 |