JPS6292063A - マイクロコンピユ−タ装置 - Google Patents

マイクロコンピユ−タ装置

Info

Publication number
JPS6292063A
JPS6292063A JP23135385A JP23135385A JPS6292063A JP S6292063 A JPS6292063 A JP S6292063A JP 23135385 A JP23135385 A JP 23135385A JP 23135385 A JP23135385 A JP 23135385A JP S6292063 A JPS6292063 A JP S6292063A
Authority
JP
Japan
Prior art keywords
data
microcomputer
mounting position
microcomputer device
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23135385A
Other languages
English (en)
Inventor
Mitsuhiro Hosokawa
細川 充広
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP23135385A priority Critical patent/JPS6292063A/ja
Publication of JPS6292063A publication Critical patent/JPS6292063A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、いわゆる分散処理タイプのシステムに使用さ
れるマイクロコンピュータ装置に関する。
〔従来の技術〕
コンピュータを利用するシステムをその処理主体に着目
して大きく分類すると、集中処理タイプと分散処理タイ
プとに分けることができる。
分散処理タイプのシステムにおいては、まず共通バスラ
インを設けて、これに2以上のコンピュータ装置を接続
し、個々のコンピュータ装置がそれぞれ独自の処理を実
行する一方で、上記共通バスラインを通じてデータの授
受を行うようにする。
一方、集中処理タイプのシステムにおいては、1台のコ
ンピュータによって一切の処理を実行し、その結果を所
定の通信線やバスラインを通じて多数の箇所に設けた端
末装置に出力するようにする。
分散処理タイプのシステムは、集中処理タイプのシステ
ムに比べて、中央処理装置(CPU)の負担が杵く、並
行処理が容易で、マイクロプロセラ利゛/;り低価格化
した合口、広い技術分野においで多用されるに主ってい
る。
5:4.−;゛例えば、それぞれ特定の作業を割り当で
:: 1% 、I、 2以」二のマイ、′70コンピュ
ータ装置を共通・・スX1インで接続し、個ヤに独自の
処理を進める一方で、共通バスラインを通じて必要なデ
ータの授受交換を行うようなシステムを考える。
第3図にそのようなシステムのブロック図を示オ、7 共通バスライン1には、複数のマイクロコンビ、1−ν
装fi# 2がコネクタ3を介して接続されてい3)っ 1〜−4・イクロコンピュータ装置の内部には、それぞ
t’を種々の処理を実行するための回路が組み込まれて
いるが、ここでは、その処理を制御するための中央処理
![(CPU)4と、その処理の実行中に各種データを
一時的に格納するためのランダム・アクセス・メモリ(
RAM)素子5のみを図示した。
このRAM素子5は、図示しないバッテリ等によりバッ
クアップされており、例えばその電源が停電したりした
場合に、一時格納されたデータが消滅しない構成となっ
ている。
なお、各マイクロコンピュータ装置は、相互に特定の相
手とデータの授受を行うことができるように、識別符号
が付される。マイクロコンピュータ装置2を共通バスラ
イン上の特定位置に取り付けると同時に、この識別符号
が自動的にRAM素子5に書き込まれる。
例えば、マイクロコンピュータ装置の取り付け位置をA
、B、・・・・・・Xとしたとき、位置Aのマイクロコ
ンピュータ装置のRAM素子5には、自己の取り付け位
置がAである旨の、データの書き込みが行われ、他のマ
イクロコンピュータ装置には、A位置にマイクロコンピ
ュータ装置が取り付けられた旨のデータの書き込みが行
われる。
このようにして、各マイクロコンピュータ装置は独自に
それぞれに定められた処理を実行し、かつ相互間で自由
にデータの授受を行うことができるう し発明が解決しようとする問題点〕 このようなシステムにおいて、マイクロコンピュータ装
置2を、コネクタ3をはずして、共通バスライン1から
分離させ、その修理点検等を行った後、再接続して使用
するような場合がある。この場合、先に説明したように
、RAM素子5には自己の取り付け位置がAであった旨
のデータがそのまま消失せずに格納されている。
また、例えば、特定の取り付け位置での処理に必要な条
件データや、過去の処理結果のうち次の処理に必要なデ
ータ等をそのまま格納している場合がある。ところが、
一度コネクタ3を外して修理等を行った後、マイクロコ
ンピュータ装置2を共通バスライン1に再接続すると、
そのつど、その取り付け場所に応じて、先に説明したよ
うな取り付け位置データの書き込み処理が自動的に実行
されてしまう。なお、その取り付け位置の検出には、別
途図示しない検出回路が設けられている。
従って、例えば、取り付け位置Aにおいて使用されてい
たマイクロコンピュータ装置を誤って取り付け位iBに
再接続すると、そのマイクロコンピュータ装置はその時
点から取り付け位tBにおける装置として動作を開始す
る準備を進めてしまう。
この場合に、先にRAM素子5に格納していた取り付け
位置Aにおいて有用なデータが動作の開始とともに消滅
してしまうことになる。これでは、別途性のマイクロコ
ンピュータ装置を取り付け位置Aに接続して、データの
設定等の処理を、再度やり直さなければならなくなる。
本発明は以上の点に着目してなされたもので、システム
への再接続の際、取り付け位置の誤りがあった場合に、
その記憶装置に記憶されたデータを保護することのでき
るマイクロコンピュータ装置を提供することを目的とす
るものである。
〔問題点を解決するための手段〕
本発明のマイクロコンピュータ装置は、共通バスライン
に2台以上接続されるマイクロコンピュータ装置であっ
て、その取り付け位置の特定を必要とするものにおいて
、その取り付け位置を検出する取り付け位置検出手段と
、装置の動作を制御する中央処理装置と、装置を実際に
取り付けるべき位置の位置データを格納するための取り
付け位置格納領域を有する記憶装置とが設けられ、上記
中央処理装置は、装置の始動時、上記取り付け位置検出
手段の検出した取り付け位置と上記取り付け位置格納領
域に格納された位置データとが相違する場合に、その後
の処理を禁止することを特徴とするものである。
なお、中央処理装置は、上記記憶装置に保護すべきデー
タが格納されている場合にのみ、上記処理の禁止を行う
ようにしてもよい。
〔作用〕
この装置は、例えば、装置を共通にバスラインからとり
外す際、その直前まで接続されていた取り付け位置に対
応するデータを、記憶装置の取り付け位置格納領域に格
納しておく。そして、この装置を共通バスラインに再接
続した場合、その始動時に、まず、実際に装置が取り付
けられた取り付け位置を、取り付け位置検出手段によっ
て瞼゛出する。
そして、その検出した取り付け位置とあるかしめ記憶装
置に格納されている位置データの仕較をする。
両者が一致すれば、再接続が誤り無く行われたとして、
そのまま通常の作業に入る。一方、両者が不一致のとき
は、その後の処理を禁止(、必要なメツセージ等を出力
して動作を停止する。。
これによって、共通バスラインから取り外される前に処
理を行って記憶装置内に格納しておし)だデータが、誤
接続のために消滅してしまうのを防止することができる
なお、保護すべきデータが無い場合には、上記のような
比較処理をせず、ただちに通常の作業に移ればよい。こ
のマイクロコンピュータ装置に、そのいずれの方法をと
るか判定する手段を設けるようにすれば、より使い易い
ものとなる。
〔実施例〕
(ブロックの説明) 第1図は本発明のマイクロコンピュータ装置の実施例を
示すブロック図である。
このマイクロコンピュータ装置12は、図示しない他の
マイクロコンピュータ装置と共に、共通ハスライン1に
コネクタ13を介して接続されている。
このマイクロコンピュータ装置12には、中央処理装置
(CPU)14と、取り付け位置検出手段16と、記憶
装置15とが設けられている。このマイクロコンピュー
タ装置にはこの他に、・一定のデータやプログラムを格
納するROM (リード・オンリ・メモリ)素子や、デ
ータの授受に使用されるインターフェイス等種々の回路
が設けられるが、本発明の装置の特徴部分でないため、
その図示を省略する。
まf、CPU 14は、既知のマイクロプロセッサとそ
の周辺回路とから成り、これに内蔵された動作プログラ
ムに従って、装置各部の動作を制御する回路である。
取り付け位置検出手段16は、例えば、共通バスライン
に接続した各コネクタのピンに設けた所定の配線17と
、これから取り付け位置データを読み取る検出回路18
とで構成される。すなわち、コネクタの4本のピンを取
り付け位置データ用として使用し、これらを接地あるい
は非接地し゛)いずれかの状態にする。上記コネクタの
ピン1本について2つの状態があるから、4本で4ビツ
トずf。
わち16種の組み合わせが得られる。この組み合わせを
取り付け位置に対応させれば16個所の取り付け位置が
識別できる。なお、マイクロコンピュータ装置本体と共
通バスライン1とは別途設けた主ライン10を通じて接
続されている。
取り付け位置検出回路18は、マイクロコンピュータ装
置12を共通バスライン1に接続したとき、このような
取り付け位置データを中央処理装置14が読み取ること
のできるように、信号のレベルをたとえばTTLレベル
に調整する回路である。
もちろん、この取り付け位置検出手段I6は、装置に内
蔵したディップスイッチ等、これ以外の種?の同様の回
路に置き換えてさしつかえない。
なお、本発明において、〔取り付け位置〕は、物理的な
位置そのものだけを意味するのでなく、/ステム上の持
ち場に相当する広い概念で使用してし)る。
また、記憶装置15はランダム・アクセス・メ%lJ(
RAM)素子から成り、バッテリ21にバックアンプさ
れている。これによって、電源の停電等があってもデー
タが消滅しないようにされている。
この記憶装置15には、現在接続されている取り付け位
置に関するデータあるいは、既に共通バスラインから取
り外されている場合には、その取り外し前の取り付け位
置に関するデータが格納されている。このデータが格納
された領域を、本発明では、取り付け位置格納領域15
aと呼ぶことにする。。
また、このRAM素子15には、既に所定の処理を行1
1.て(弄られた、特定の取り付け位置における処理に
必要な設定条件等のデータが格納されている。このデー
タは所定のプログラムの実行により得られるものや、大
力キイ等を用いてオペレータがRAMに直接書き込みを
行うような内容のものも含まれる。その格納領域につい
ては図示しないが、このRAM素子15に限らず他の図
示しない記憶装置内にも格納される。
また、RAM素子15に設けられたデータ保護の要否有
無判断領域15bには、上記のようなデータであって、
共通バスラインに再接続した後も利用したいデータがあ
る場合にはl l 11、そのようなデータが無い場合
には“0”というようなフラグを格納しておく。
さらに、このRAM素子15には、本発明の特徴である
、取り付け位置データの照合動作をCP [J 14に
実行させるためのプログラムが格納されている。この格
納領域を処理禁止判断プログラム領域15Cとする。
(装置の動作) 本発明のマイクロコンピュータ装置は、共通バスライン
の特定の位置から取り外して、再接続さオしJj 、1
き、その始動時に次のような動作を行う。
5:の動作のフローチャートを第2図に示す。この7f
1・−チャートに示すプログラムが、第1図の処理禁1
1−: 1’il断プログラム領域15cに格納されこ
−いま−f’ H麿め(、−、データ保護の要否を判断
する(スーテ、ブ(−p )。ここで、保護づ−べきデ
ータが設定さt′1か−)その保護を必要とする場合、
データ保護の要否+’lJ l仙′頂域15bにフ4グ
“1″が格納されている。そのようなデータが無い場合
フラグ″i〕”が格納されている。
このフラグが“′0′″のときは、通常の処理プロ2パ
2ラノ、へ進む(ステップ1))。通常の処理ブログラ
ノ・では、初必に、以前の取り付け位置データの内容に
かかわらず取り付け位置データの更新が行われろ。この
場合、保存すべきデータは無いので、装置は完全に初期
化されて新たな処理を実行すること1.丁なる。
一方、フラグが“1″′のときは検出回路からデータの
読み込みを行うくステップ■)。そして、この検出回路
から得たデータと、取り付け位置データ格納領域15a
に格納された取り付け位置データとを比較する(ステッ
プ■)。この比較の結果両者が一致すれば、以前に取り
付けていたと同じ位置にこのマイクロコンピュータ装置
を再接続したことになる。また、不一致のときは、保護
すべきテ゛−夕が存在するにもかかわらず誤って接続を
行ったことになる。
そこで、不一致のときはその後の処理を停止し、例えば
、同時に適当なメツセージ等を出力するようにする(ス
テップ■)。これによって保存すべきデータを保護する
ことができる。
また、一致したときは、通常の処理へ移行する(ステッ
プ■)。この場合、先に保存されていたデータが、その
まま次の処理に利用されることになる。
〔変形例〕
本発明のマイクロコンピュータ装置は以上の実施例に限
定されない。
本発明の実施に必要な取り付け位置データやその他のデ
ータ、プログラム等は、必ずしも単一のRAM素子内に
格納される必要は無い。例えば、プログラムは別途に設
けたROM素子に格納されていてもよい。
また、取り付け位置検出手段は、同様の機能を有する他
の任意の回路におきかえてよいことは先に説明したとお
りである。
〔発明の効果〕
以上説明した本発明のマイクロコンピュータ装置は、そ
の再始動の際に、取り付け位置の誤りを検出し、以前に
格納されていたデータの保護を行うことができる。
【図面の簡単な説明】
第1図は本発明のマイクロコンピュータ装置の実施例を
示すブロック図、第2図はその動作プログラムのフロー
チャート、第3図は本発明の実施に適する分散処理シス
テムの概略構成図を示す。 1・・・・・・共通バスライン、 2・・・・・・マイクロコンピュータ装置、14・・・
・・・中央処理装置、 15・・・・・・記憶装置、 15a・・・・・・取り付け位置格納領域、16・・・
・・・取り付け位置検出手段。 出  願  人 日本電気株式会社 代  理  人

Claims (1)

  1. 【特許請求の範囲】 1、共通バスラインに2台以上接続されるマイクロコン
    ピュータ装置であって、その取り付け位置の特定を必要
    とするものにおいて、その取り付け位置を検出する取り
    付け位置検出手段と、装置の動作を制御する中央処理装
    置と、装置を実際に取り付けるべき位置の位置データを
    格納するための取り付け位置格納領域を有する記憶装置
    とが設けられ、前記中央処理装置は、装置の始動時、前
    記取り付け位置検出手段の検出した取り付け位置と前記
    取り付け位置格納領域に格納された位置データとを比較
    し、両者が相違する場合に、その後の処理を禁止するこ
    とを特徴とするマイクロコンピュータ装置。 2、前記中央処理装置は、前記記憶装置に保護すべきデ
    ータが格納されている場合にのみ前記処理の禁止を行う
    ことを特徴とする特許請求の範囲第1項記載のマイクロ
    コンピュータ装置。
JP23135385A 1985-10-18 1985-10-18 マイクロコンピユ−タ装置 Pending JPS6292063A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23135385A JPS6292063A (ja) 1985-10-18 1985-10-18 マイクロコンピユ−タ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23135385A JPS6292063A (ja) 1985-10-18 1985-10-18 マイクロコンピユ−タ装置

Publications (1)

Publication Number Publication Date
JPS6292063A true JPS6292063A (ja) 1987-04-27

Family

ID=16922290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23135385A Pending JPS6292063A (ja) 1985-10-18 1985-10-18 マイクロコンピユ−タ装置

Country Status (1)

Country Link
JP (1) JPS6292063A (ja)

Similar Documents

Publication Publication Date Title
CA2074027C (en) Method of setting up system configuration in data processing system, data processing system, and expansion unit for data processing system
US5418955A (en) Initialization system for a close-coupled multiprocessor system
GB2290891B (en) Multiprocessor system
KR100385499B1 (ko) 배경모드에서투명한동작을갖는데이타프로세서및그방법
EP0886211A2 (en) Initial program load
JPH0758502B2 (ja) Icカード
US7774690B2 (en) Apparatus and method for detecting data error
US6792561B1 (en) Apparatus and method for controlling access to expansion memory for a computer system
US5257269A (en) Error controller for use in debugging microprocessor
JP2002543521A (ja) 自動的にモジュールをコンピュータシステムに再び組み込む方法および装置
JPS6292063A (ja) マイクロコンピユ−タ装置
US20050022073A1 (en) Microcomputer system
US5652837A (en) Mechanism for screening commands issued over a communications bus for selective execution by a processor
CN111221701A (zh) 一种芯片及其电路逻辑重构系统
JPH04362755A (ja) 共用型拡張記憶試験方式
JP3298989B2 (ja) 障害検出・自動組込み装置
JP2000181510A (ja) プログラマブルコントローラのバックアップデータ保護方法及びプログラマブルコントローラ
JPS61162899A (ja) Prom誤插入検出装置
JPH08202573A (ja) 二重化システムにおけるras情報の保存方法
JPH0944416A (ja) コンピュータによるデータ処理システムの停電時のデータ保護方法と停電時のデータ保護機能を備えたデータ処理システム
JPH08220198A (ja) 電池バックアップメモリユニットおよびバックアップ機能試験方法
JPH02100743A (ja) 電子機器
JPH05197456A (ja) 電源異常処理装置
CN102033799B (zh) 中断接脚的异常状态侦测方法
JPS6252650A (ja) メモリのチエツク方法