JPS6286839A

JPS6286839A - トリミング装置

Info

Publication number: JPS6286839A
Application number: JP60228093A
Authority: JP
Inventors: Naoto Sakagami; 坂上　直人
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1985-10-14
Filing date: 1985-10-14
Publication date: 1987-04-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はレーザーを利用した加工装置に関し、特に半導
体ウニノ・−上に作られた高集積ＩＣメモリーの不良ア
ドレスを予備のアドレスに切り替えて良品とするりダン
ダンシー技術に用いられるレーザートリミング装置に関
するものである。

〔従来の技術〕

従来、この種のレーデ−トリミング装置は第２図に示す
ようにウニノ・−ステージ１と、レーザー光学系３〜６
とを有しており、半導体ウニノ・−２はウェハーステー
ジ１上で位置合わせされ、予めＩＣテストシステム等で
測定判断され、得られた加工情報に従い、レーザー光学
系によリーチラグづつ該当するアドレス切り替え回路を
順次加工する。

この加工情報はＩＣテストシステムよりフロッピーディ
スク、磁気テープ等の情報媒体や、ローカルエリアネッ
トワークによって、レーザートリミング装置に入力され
る。

上述した従来のレーザートリミング装置のレーザー光学
系はレーデ−発振器３と、レーザー光を適当な加工エネ
ルギーまで減衰させる減衰器４と、ウェハー２上でのレ
ーザー照射範囲を制限するための絞り５と、その絞９全
通過したレーザー光をウェハー上に結像させるための投
影レンズ６から構成されている。

〔発明が解決しようとする問題点〕

一般的に、１チツプ内において不良アドレスを予備アド
レスに切り替える為に加工する回路は数十ケ所、さらに
集積度が上がり、アドレス数が増加すれば数百ケ所にも
及ぶと見込まれている。また、高集積化する程、歩留ま
りも低く、歩留まり向上率は緩やかなものとなシ、１ウ
エハー内の要加工チップ数も増大する傾向にある。

このような状況において、従来のレーザートリミング装
置では、要加エアドレス切り替え回路を１ケ所づつ順次
、加工するため、１ウエノ・−の処理時間は増加し、ひ
いては設備費の増加を招き、製品のコストアップとなる
問題がある。

本発明は前記問題点を改善するトリミング装置全提供す
るものである。

〔問題点を解決するための手段〕

本発明によるレーザートリミング装置は１本のレーザー
光を等しいエネルギーの複数のレーザー光に分割する分
割部と、分割された複数のレーデ−光全個々に遮るシャ
ッター部と、分割された複数のレーザー光軸上に設けら
れた絞りと、絞りを通過する複数のレーザー光を同一平
面上に結像させる投影レンズとを有することを特徴とす
るものである。

〔実施例〕

以下、本発明の一実施例を図により説明する。

第１図において、８は１本のレーザー光を等しいエネル
ギーの複数のレーザー光に分割する分割部、１０ａ＋　
１０ｂ、　１０ｃは分割された複数のレーサー光を個々
に遮るシャッタ、５は分割された複数のレーデ−光軸上
に設けられた絞り、６は絞りを通過する複数のレーザー
光を同一平面上に結像させる投影レンズである。

実施例において、レーザー発振器３から出力されたレー
デ−光７ａは減衰器４により加工に最適なエネルギーの
３倍のエネルギーまで減衰される。

次にレーデ−光７ｂは分割部８において１／３反射のハ
ーフミラ−８ａと１／２反射のハーフミラ−８ｂと全反
射ミラー８Ｃと８ｄによシ、加工に最適なエネルギーで
かつ一面上に等間隔の３本の並行なレーザー光９ａ、９
ｂ、９ｃに分割される。３本の並行レーザ光９ａ、９ｂ
、９ｃは、シャッター部１０の各々独自に開閉を行なう
ことの可能なシャッター１０ａ　、　１０ｂ、　１０ｃ
を経て、絞り５の開口部５ａ　、　５ｂ　、　５ｃにそ
れぞれ入射される。絞り５の開口部５ａ、５ｂ、５ｃを
通過した並行レーザー光は一式の投影レンズ６に入射さ
れ、半導体ウェハー２上の３点に絞り５の開口部５ａ、
５ｂ、５ｃの像１１ａ。

１１ｂｙｌｌｃを結像し、ウェハー上の３点を同時に加
工する。当然、シャッター１０ａ、１０ｂ、１０ｅによ
りレーザー光を遮ることにより、ウニノ・−２上の３点
のうち、任意の１点、あるいは２点を加工することも可
能である。

また、絞り５と投影レンズ６との距離を変更し、投影し
／ズ６とウェハー２との距離を調整して、ウェハー２上
に結像させることにより、ウェハー上の３点の像の円中
心像１１ｂを除く左右の像１１ａ。

１１ｃが中心像１１ｂ″ｆｔ：中心として左右に等しい
距、離移動することは明らかである。

一般に、ウェハー上には同一品種のチップが規則正しく
配列されており、当然、チップ内のアドレス切り替え回
路も、チップサイズ単位で同一回路が存在する、つまり
、例えばチップ内に複数あるアドレス切シ替え回路のう
ち、−のアドレス切り替え回路においては、横方向には
チップの横方向長さ毎に、また縦方向にはチップの籟方
向長さ毎にウェハー上に存在する。

よって、本発明によるレーザートリマーにおいて、像１
１ａとｌｌｂとの距離がチップの横方向長さに等しくな
る様に、レンズ６と絞り５との距離を調整し、中心の像
１１ｂをウェハー内の第１のチップのアドレス切り替え
回路に位置合わせした場合、像１１ａは第１のチップの
片側に隣合う第２のチップのアドレス切り替え回路に、
また像１１ｃは第２のチップと反対側に隣合う第３のチ
ップのアドレス切り替え回路に位置合わせされる。つま
り、隣合う３チツグの同一アドレス切り替え回路を同時
にレーザー光で加工することが可能である。

一般に、ウニノ・−上には、良品チップ、不良品チップ
が存在しており、不良品チップの内、ＩＣテストシステ
ムによりリダンダンシー加工を行なって良品となると判
断されたチップのみがレーザートリミング装置による加
工対象チップとなる。よって、本実施例の場合において
は、隣合う３チツゾの内、加工対象チップで無いチップ
が存在する場合もある。また、加工対象チップにおいて
、数あるアドレス切り替え回路の内、どのアドレス切り
替え回路を加工しなくてはならないかはチップによって
異なる。よって、本実施例においては、予めＩＣテスト
システム等で測定判断され、得られた加工悼服により、
もし３チツプ中に良品がある場合には該当するレーデ−
光のシャッターを他の２チツプの加工が終了するまで遮
閉する。また、他の２チツプの加工においては両チッグ
の要加エアドレス切り替え回路の位置の論理和を順次位
置決めしてゆき、各チップ毎に加工の不要なアドレス切
り替え回路上で、該当するシャッターを遮閉する。この
様な制御はＣＰＵ等を用いることにより容易に実現でき
る。

又、前記実施例の説明においては隣り合う３チツプを同
時に加工する説明を行なったが、レンズ６と絞り５との
間隔を調整することにより隣り合う３チツプに限らず、
例えば同一チップ内で等間隔にある複数の加工対象にも
本発明は適用できる。

従来のレーザートリミング装置では、あるチップから次
の加工対象チップへインデックスする回数は加工対象チ
ップの数だけ必要であり、処理時間のうち、大きな部分
を占めている。しかしながら、本発明によるレーザート
リマーでは同時に複数チップの処理を行なうことができ
、インデックスの回数は少なくてすむ。また、他の処理
時間の殆である、チップ内のアドレス切り替え回路の加
工時間も、轟然減少する。本実施例においては、レーザ
ー光を３本に分割しているが、さらに増やすことも分割
部８の構成によって可能であり、分割数を増やす程、効
果は大きなものとなる。

〔発明の効果〕

以上説明したように、本発明のレーザートリマーによれ
ば、ウェハー上の複数のチップのレーデ−加工を同時に
行なうことができるため、前述した従来の装置と比較し
て処理能力を格段に向上できる効果がある。

【図面の簡単な説明】

第１図は本発明のトリミング装置の概略図、第２図は従
来のトリミング装置の概略図である。１・・・ウェハーステージ、２・・・半導体つｘ　バー
、３・・・レーデ発振器、４・・・減衰器、５・・・絞
シ、６・・・投影レンズ、７ａ・・・レーザ光、７ｂ・
・・減衰されたレーザ光、８・・・分割部、８ａ・・・
１／３反射ミラー、８ｂ・・・１／２反射ミラー、８ｃ
、８ｄ・・・全反射ミラー、１０・・・シー？７タ一部
、１０ａｓｌＯｂｅｌＯｃ　・−・’ｙ　ヤツ！−１１
１ａ、ｌｌｂ、ｌｌｃ　・＝結像第１図

Claims

【特許請求の範囲】

（１）一本のレーザー光を等しいエネルギーの複数本の
レーザー光に分割する分割部と、前記分割された複数本
のレーザー光を個々に遮るシャッター部と、前記分割さ
れた複数本のレーザー光軸上に設けられた絞りと、前記
絞りを通過する複数本のレーザー光を同一平面上に結像
させる投影レンズとを有することを特徴とするトリミン
グ装置。