JPS6282452A - デ−タ転送装置 - Google Patents
デ−タ転送装置Info
- Publication number
- JPS6282452A JPS6282452A JP22441985A JP22441985A JPS6282452A JP S6282452 A JPS6282452 A JP S6282452A JP 22441985 A JP22441985 A JP 22441985A JP 22441985 A JP22441985 A JP 22441985A JP S6282452 A JPS6282452 A JP S6282452A
- Authority
- JP
- Japan
- Prior art keywords
- data
- connection
- circuit
- signal
- transfer device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ転送装置、特に複数台の論理装置の間を
接続してデータの転送を行なうデータ転送装置の改良に
関する。
接続してデータの転送を行なうデータ転送装置の改良に
関する。
一般にデータ処理システムは主記憶装置、演算装置、入
出力装置などのような論理装置から構成されている。こ
れらの論理装置を互いに接続してデータを転送するデー
タ転送装置は各論理装置の接続条件を満足させ、かつ全
体としてデータ処理システムの機能を発揮させている。
出力装置などのような論理装置から構成されている。こ
れらの論理装置を互いに接続してデータを転送するデー
タ転送装置は各論理装置の接続条件を満足させ、かつ全
体としてデータ処理システムの機能を発揮させている。
このようなデータ転送装置Ｆｉ特定の論理装置を接続す
るための専用の装置としては容易に実現することができ
る。しかし力から同一の機能を有する論理装置であって
もそれを他に接続するケーブルのピンに対応するデータ
の種別が異なっている場合には、そのデータ転送装置は
まったく使用できない。すなわち上記のような場合には
、その論理装置に適合した接続ケーブルを新死に作製す
るか、またはケーブルのピンに接続する回路構成な変更
した回路パッケージを用意するとかＬなけねげならない
という欠点がある。【７たがって設計および製造の工数
が増加［７，さらに部品管理および保守管理を繁雑にし
ている。
るための専用の装置としては容易に実現することができ
る。しかし力から同一の機能を有する論理装置であって
もそれを他に接続するケーブルのピンに対応するデータ
の種別が異なっている場合には、そのデータ転送装置は
まったく使用できない。すなわち上記のような場合には
、その論理装置に適合した接続ケーブルを新死に作製す
るか、またはケーブルのピンに接続する回路構成な変更
した回路パッケージを用意するとかＬなけねげならない
という欠点がある。【７たがって設計および製造の工数
が増加［７，さらに部品管理および保守管理を繁雑にし
ている。
本発明が解決（−７ようとする問題点、檜冒すｈば本発
明の目的は接続ケーブルのピンに対応するデータの種別
を容易に変更することができるようにして上記の欠点を
改善したデータ転送装置ヲ・提供することにある。
明の目的は接続ケーブルのピンに対応するデータの種別
を容易に変更することができるようにして上記の欠点を
改善したデータ転送装置ヲ・提供することにある。
〔問題点を解決するための手段１
本発明のデータ転送装置は、主記憶装置、演算装置、入
出力装＃などのような複数台の論理装置の間を接←１−
てデータの転送を行なうデータ転送装置において、前Ｗ
ｊｆｆｉ論理装置と前記データ転送装置とを接続する接
続ケーブルの複数個のピンの各々に対応する前記データ
の種別を設定する制御信号を送出する制御回路と、前記
制御信号に従って前記ピンの各々に対応する前記データ
の押別命変更するデータ選択回路と、前記制御信号に従
って前記データの転送方向を切替える方向切替回路とを
イ」して構成される。
出力装＃などのような複数台の論理装置の間を接←１−
てデータの転送を行なうデータ転送装置において、前Ｗ
ｊｆｆｉ論理装置と前記データ転送装置とを接続する接
続ケーブルの複数個のピンの各々に対応する前記データ
の種別を設定する制御信号を送出する制御回路と、前記
制御信号に従って前記ピンの各々に対応する前記データ
の押別命変更するデータ選択回路と、前記制御信号に従
って前記データの転送方向を切替える方向切替回路とを
イ」して構成される。
［実施例］
以下、本発明によるデータ転送装置について図面を参照
しながら説明する。
しながら説明する。
第１図は本発明によるデータ転送装置の構成を示す概念
図である。同図においてデータ転送装置１け接続ピンＰ
Ｌ 、Ｐ２〜Ｐｎに対してデータＡ、Ｂ〜Ｎの接続を
変更するデータ選択回路２、接続ビンＰ＋、Ｐ２〜Ｐｎ
に対してデータＡ、Ｂ〜Ｎの転送方向の切替を行なう方
向切替回路３、接続ビンＰ１．Ｐｚ〜Ｐｎに対応してデ
ータＡ、Ｂ、Ｎの接続が設定さｆ′１５たとき、そわ、
に従って上記のデータ選択回路２および方向切替回路３
を制御する制御回路４とから構成されている。１．たが
ってデータ転送装置１け制御回路４に従って接続ビンＰ
ＩｓＰ２〜ＰｎにデータＡ、Ｂ、Ｎを異なる配列によっ
て接続することができる。
図である。同図においてデータ転送装置１け接続ピンＰ
Ｌ 、Ｐ２〜Ｐｎに対してデータＡ、Ｂ〜Ｎの接続を
変更するデータ選択回路２、接続ビンＰ＋、Ｐ２〜Ｐｎ
に対してデータＡ、Ｂ〜Ｎの転送方向の切替を行なう方
向切替回路３、接続ビンＰ１．Ｐｚ〜Ｐｎに対応してデ
ータＡ、Ｂ、Ｎの接続が設定さｆ′１５たとき、そわ、
に従って上記のデータ選択回路２および方向切替回路３
を制御する制御回路４とから構成されている。１．たが
ってデータ転送装置１け制御回路４に従って接続ビンＰ
ＩｓＰ２〜ＰｎにデータＡ、Ｂ、Ｎを異なる配列によっ
て接続することができる。
第２図は本発明の一実施例を示すブロック図である。同
図においてデータ転送装置１０は第一選択回路１１．第
二ｆ択回路１２．第−切替回路１３゜第二切替回路１４
、およびモードレジスタ１５を有して構成されている。
図においてデータ転送装置１０は第一選択回路１１．第
二ｆ択回路１２．第−切替回路１３゜第二切替回路１４
、およびモードレジスタ１５を有して構成されている。
第一選択回路１１けデータ信号ＡおよびＢを入力し、選
択信号１０１に従ってデータ信号ＡまたはＢのいずれか
一方を選択して接続ビンＰ１へ送出する。同様にｉ−で
第二選択回路１２け後述する第一切替回路１３および第
二切替回路１４が送出するデータ信号を入力ｌ〜、選択
信号１０１に従ってデータ信号Ｃを選択して送出する。
択信号１０１に従ってデータ信号ＡまたはＢのいずれか
一方を選択して接続ビンＰ１へ送出する。同様にｉ−で
第二選択回路１２け後述する第一切替回路１３および第
二切替回路１４が送出するデータ信号を入力ｌ〜、選択
信号１０１に従ってデータ信号Ｃを選択して送出する。
第一切替回路１３けデータ信号Ｂを入力１〜．切替信号
１０２に従ってそれを接続ビンＰ１へ送出する。同時に
接続ビンＰ、に顕在するデータ信号を常時第二選択回路
１２へ送出している。また第二切替回路１４けデータ信
号Ａを入力し、選択信号１０１に従ってそれを接続ビン
Ｐ、へ送出する。
１０２に従ってそれを接続ビンＰ１へ送出する。同時に
接続ビンＰ、に顕在するデータ信号を常時第二選択回路
１２へ送出している。また第二切替回路１４けデータ信
号Ａを入力し、選択信号１０１に従ってそれを接続ビン
Ｐ、へ送出する。
同時に接続ビンＰｓＫ顯在するデータ信号を常時第二選
択回路１２へ送出している。
択回路１２へ送出している。
なおドライバアおよびレシーバＲけそれぞれデータ信号
の送受を行なうバッファアンプである。
の送受を行なうバッファアンプである。
モードレジスタ１５け接続ビンＰ、、Ｐ、およびＰ３に
接続される論理装置に従ってその内容を変更して設定す
る。同図の場合モードレジスタ１５けＯＮまたけｏ ｉ
ｐ ｐの二条性を設定できる。
接続される論理装置に従ってその内容を変更して設定す
る。同図の場合モードレジスタ１５けＯＮまたけｏ ｉ
ｐ ｐの二条性を設定できる。
第３図は上記のデータ転送装置１０の動作を示す説明図
である。同図においてモードレジスタ１５がＯＦＦのと
き接続ビンＰｌ、Ｐ、およびＰ３にはそれぞれデータ信
号Ａ、ＢおよびＣが顕在する。
である。同図においてモードレジスタ１５がＯＦＦのと
き接続ビンＰｌ、Ｐ、およびＰ３にはそれぞれデータ信
号Ａ、ＢおよびＣが顕在する。
すなわちそのとき選択信号１０１が１０−１切替信号１
０２が１１１となるので、第一選択回路１１はデータ信
号Ａを選択してそれを接続ビンＰ１に送出し、第一切替
回路１３はデータ信号Ｂを接続ビンＰ１に送出【７、第
二切替回路１４および第二選択回路１２がデ・−夕信号
Ｃを接続ビンＰ３に対応付ける。
０２が１１１となるので、第一選択回路１１はデータ信
号Ａを選択してそれを接続ビンＰ１に送出し、第一切替
回路１３はデータ信号Ｂを接続ビンＰ１に送出【７、第
二切替回路１４および第二選択回路１２がデ・−夕信号
Ｃを接続ビンＰ３に対応付ける。
またモードレジスタ１５がＯＮのときは接続ビンＰ、
、Ｐ、およびＰ、にはそれぞれデータ信号Ｂ。
、Ｐ、およびＰ、にはそれぞれデータ信号Ｂ。
ＣおよびＡが顕在する。すなわちそのとき選択信号１０
１が１１″、切替信号１０２が雷０１となるので、第一
選択回路１１はデータ信号Ｂを選択６一 してそれを接続ビンＰ１に送出ｔ〜、第三切替回路１４
けデータ信号ＡをＷ、続ピンＰ３に送１１ Ｌ％第一切
替回路１３および第二選択回路１２がデータ信号Ｃを接
続ビンＰ、に対応付ける。
１が１１″、切替信号１０２が雷０１となるので、第一
選択回路１１はデータ信号Ｂを選択６一 してそれを接続ビンＰ１に送出ｔ〜、第三切替回路１４
けデータ信号ＡをＷ、続ピンＰ３に送１１ Ｌ％第一切
替回路１３および第二選択回路１２がデータ信号Ｃを接
続ビンＰ、に対応付ける。
上記のようにしてモードレジスタ１５の設定を質更する
ことによってデータ信号Ａ、ＢおよびＣと接続ビンＰ、
、Ｐ、およびＰｓとの対応関係を容易に変更することが
できる。
ことによってデータ信号Ａ、ＢおよびＣと接続ビンＰ、
、Ｐ、およびＰｓとの対応関係を容易に変更することが
できる。
ｒ発明の効果〕
以上、詳細に説明したように本発明のデータ転送装置に
よればその制御回路の設定条件を変更することによって
データ信号と接続ビンとの対応関係を変更することがで
きるので、データ信号と接続ビンとの対応関係が異がる
論理装置を接続するときに接続ケーブルを新たに作製Ｅ
７たり接続回路の構成を変更したりする必要がなくなる
という効果がある。したがって設計および製造の工数を
削減することができ、さらに部品管理および保守管理を
単純化できる。
よればその制御回路の設定条件を変更することによって
データ信号と接続ビンとの対応関係を変更することがで
きるので、データ信号と接続ビンとの対応関係が異がる
論理装置を接続するときに接続ケーブルを新たに作製Ｅ
７たり接続回路の構成を変更したりする必要がなくなる
という効果がある。したがって設計および製造の工数を
削減することができ、さらに部品管理および保守管理を
単純化できる。
第１図は本発明によるデータ転送装置を説明する概念図
、第２図は本発明の一実施例を示すブロック図、第３図
は第２図の実施例の動作を示す説明図である。 １・・・・・・データ転送装置、２・・・・・・データ
選択回路、３・・・・・・方向切替回路、４・・・・・
・制御回路。 ／” ’。 代理人 弁理士 内 原 晋； ノ革１′ｖＪ １−一−−データ臀な←を漫− Ａ、Ｂ −−−−Ｎ ： デー５フイ占１岬シＰ
ノ、 Ｐ２−−− Ｐｘ： ＠φえビン牟２凹 Ａ．Ｂ．Ｃ −−−・データ信号 ／’／．Ｉ’２． Ｐ３ −・・−ホ？ｔビシＤ −−
−一 ドライノぐ
、第２図は本発明の一実施例を示すブロック図、第３図
は第２図の実施例の動作を示す説明図である。 １・・・・・・データ転送装置、２・・・・・・データ
選択回路、３・・・・・・方向切替回路、４・・・・・
・制御回路。 ／” ’。 代理人 弁理士 内 原 晋； ノ革１′ｖＪ １−一−−データ臀な←を漫− Ａ、Ｂ −−−−Ｎ ： デー５フイ占１岬シＰ
ノ、 Ｐ２−−− Ｐｘ： ＠φえビン牟２凹 Ａ．Ｂ．Ｃ −−−・データ信号 ／’／．Ｉ’２． Ｐ３ −・・−ホ？ｔビシＤ −−
−一 ドライノぐ
Claims (1)
- 【特許請求の範囲】 主記憶装置、演算装置、入出力装置などのような複数台
の論理装置の間を接続してデータの転送を行なうデータ
転送装置において、 前記論理装置と前記データ転送装置とを接続する接続ケ
ーブルの複数個のピンの各々に対応する前記データの種
別を設定する制御信号を送出する制御回路と、 前記制御信号に従って前記ピンの各々に対応する前記デ
ータの種別を変更するデータ選択回路と、前記制御信号
に従って前記データの転送方向を切替える方向切替回路
と、 を有することを特徴とするデータ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22441985A JPS6282452A (ja) | 1985-10-07 | 1985-10-07 | デ−タ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22441985A JPS6282452A (ja) | 1985-10-07 | 1985-10-07 | デ−タ転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6282452A true JPS6282452A (ja) | 1987-04-15 |
| JPH0555904B2 JPH0555904B2 (ja) | 1993-08-18 |
Family
ID=16813480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22441985A Granted JPS6282452A (ja) | 1985-10-07 | 1985-10-07 | デ−タ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6282452A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5552130A (en) * | 1978-10-11 | 1980-04-16 | Nec Corp | Information processing unit |
-
1985
- 1985-10-07 JP JP22441985A patent/JPS6282452A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5552130A (en) * | 1978-10-11 | 1980-04-16 | Nec Corp | Information processing unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0555904B2 (ja) | 1993-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3753234A (en) | Multicomputer system with simultaneous data interchange between computers | |
| US5136188A (en) | Input/output macrocell for programmable logic device | |
| US5101498A (en) | Pin selectable multi-mode processor | |
| US4418383A (en) | Data flow component for processor and microprocessor systems | |
| US3984819A (en) | Data processing interconnection techniques | |
| US4349870A (en) | Microcomputer with programmable multi-function port | |
| EP0164495A2 (en) | Duplex cross-point switch | |
| US3312943A (en) | Computer organization | |
| US20030046513A1 (en) | Arrayed processor of array of processing elements whose individual operations and mutual connections are variable | |
| EP0016523A1 (en) | Data processing unit and data processing system comprising a plurality of such data processing units | |
| EP0843893B1 (en) | A microcontroller having an n-bit data bus width with less than n i/o pins | |
| KR940005202B1 (ko) | 비트 순서 전환 장치 | |
| EP0973099A3 (en) | Parallel data processor | |
| JPS61267136A (ja) | 情報処理システムにおける割込方式 | |
| US5347480A (en) | Digital signal processing apparatus | |
| US6510487B1 (en) | Design architecture for a parallel and serial programming interface | |
| EP0442666A2 (en) | Diagnostic system for integrated circuits using existing pads | |
| JPS6282452A (ja) | デ−タ転送装置 | |
| EP0099407B1 (en) | Digital system including line activity detection | |
| US5714890A (en) | Programmable logic device with fixed and programmable memory | |
| JPH0160856B2 (ja) | ||
| JPH01106255A (ja) | 論理装置 | |
| US3356991A (en) | Plural registers having common gating for data transfer | |
| JP2569765B2 (ja) | 信号処理集積回路装置 | |
| JPH0713917A (ja) | 構成変更システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |