JPS6280727A - ソ−ト回路 - Google Patents
ソ−ト回路Info
- Publication number
- JPS6280727A JPS6280727A JP22119385A JP22119385A JPS6280727A JP S6280727 A JPS6280727 A JP S6280727A JP 22119385 A JP22119385 A JP 22119385A JP 22119385 A JP22119385 A JP 22119385A JP S6280727 A JPS6280727 A JP S6280727A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- signal
- sorting
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
ソート回路の改良方式である。順次入力されるデータの
所要個数の範囲のデータ列ごとに、該データ列のデータ
をソートして並べ換える回路を、ソート結果の1データ
の保持手段と、次のデータ入力時に保持するデータの選
択手段を持つ同一の部分回路を、データの個数だけ直列
に接続して構成するようにした部分回路に、外部からの
選択信号によっても保持データを選択できるようにする
切換手段を設ける。これにより、データをソートして並
べ換える機能を持つ回路と、無条件に並べ換える機能を
持つ回路とを、同一の回路で実現できる。
所要個数の範囲のデータ列ごとに、該データ列のデータ
をソートして並べ換える回路を、ソート結果の1データ
の保持手段と、次のデータ入力時に保持するデータの選
択手段を持つ同一の部分回路を、データの個数だけ直列
に接続して構成するようにした部分回路に、外部からの
選択信号によっても保持データを選択できるようにする
切換手段を設ける。これにより、データをソートして並
べ換える機能を持つ回路と、無条件に並べ換える機能を
持つ回路とを、同一の回路で実現できる。
本発明は、画像処理等において使用されるソート回路の
方式に関する。
方式に関する。
画像処理、文字認識等において、ソート処理がしばしば
使用される。
使用される。
そのようなソート処理の場合に、例えば文字認識処理の
、認識文字と辞、書に登録された文字との距離値の最も
小さい辞書番号を求める場合におけるように、ソート対
象のデータに関連する他のデータを、ソートの結果に従
って並べ換える要求が付随することが多い。
、認識文字と辞、書に登録された文字との距離値の最も
小さい辞書番号を求める場合におけるように、ソート対
象のデータに関連する他のデータを、ソートの結果に従
って並べ換える要求が付随することが多い。
〔従来の技術と発明が解決しようとする問題点〕第3図
は、本願出願人の出願になる発明(特願昭58−168
793号)のソート回路の一構成例であって、画像処理
のメディアンフィルタ等を構成するに好適なソート回路
を構成することができる。
は、本願出願人の出願になる発明(特願昭58−168
793号)のソート回路の一構成例であって、画像処理
のメディアンフィルタ等を構成するに好適なソート回路
を構成することができる。
第3図の部分回路1−1.1−2、−・−1−nは、同
一の内部構成を有し、例えば1個の集積回路として構成
された回路であり、それらの部分回路を図示のように直
列に接続することによってソート回路を構成する。
一の内部構成を有し、例えば1個の集積回路として構成
された回路であり、それらの部分回路を図示のように直
列に接続することによってソート回路を構成する。
このソート回路は、データ入力端子2から連続的に入力
され、n段のシフトレジスタ3に保持されるデータの、
n個のデータの範囲のソートを、連続的に実行する。
され、n段のシフトレジスタ3に保持されるデータの、
n個のデータの範囲のソートを、連続的に実行する。
第3図の各部分回路1−1〜1−nのそれぞれは、例え
ば第4図に、部分回路10として示す構成を有する。
ば第4図に、部分回路10として示す構成を有する。
部分回路10は、処理対象の1個のデータ(Sとする)
を保持するレジスタ11、第3図の端子2からの入力デ
ータ(■とする)とSを比較して、所定の比較結果(A
とする)を出力する挿入比較器12、第3図のシフトレ
ジスタ3の最終段のデータ(Idとする)とSを比較し
て、所定の比較結果(Bとする)を出力する排出比較器
13、レジスタ11にSとして保持するデータを選択す
るデータセレクタ14、及びデータセレクタ14の制御
信号等を出力する制御回路15からなる。
を保持するレジスタ11、第3図の端子2からの入力デ
ータ(■とする)とSを比較して、所定の比較結果(A
とする)を出力する挿入比較器12、第3図のシフトレ
ジスタ3の最終段のデータ(Idとする)とSを比較し
て、所定の比較結果(Bとする)を出力する排出比較器
13、レジスタ11にSとして保持するデータを選択す
るデータセレクタ14、及びデータセレクタ14の制御
信号等を出力する制御回路15からなる。
制御回路15は、自身の両比較器12.13の出力^、
B1第3図における左隣の部分回路の両比較器の出力^
、B (LA 、 Llmとする)、及び 右隣の部分
回路の両比較器の出力A SB (RA 、 RBとす
る)を入力として、データセレクタ14を制御する信号
(Cとする)を出力する。
B1第3図における左隣の部分回路の両比較器の出力^
、B (LA 、 Llmとする)、及び 右隣の部分
回路の両比較器の出力A SB (RA 、 RBとす
る)を入力として、データセレクタ14を制御する信号
(Cとする)を出力する。
データセレクタ14は、I、S、左隣の部分回路の5(
11とする)、及び右隣の部分回路の5(Irとする)
のうちから、信号Cによって指定される1データを選択
して、レジスタ11へセットする。
11とする)、及び右隣の部分回路の5(Irとする)
のうちから、信号Cによって指定される1データを選択
して、レジスタ11へセットする。
このような構成によって、n個のデータが、第3図の部
分回路1−1〜1−、nの各レジスタ11に、例えば値
の大きなデータから順番に配列されるように保持される
こと、即ちソート結果として並び換えられたデータ列を
得ることは、前記特許出願の明細書に述べられている通
りである。
分回路1−1〜1−、nの各レジスタ11に、例えば値
の大きなデータから順番に配列されるように保持される
こと、即ちソート結果として並び換えられたデータ列を
得ることは、前記特許出願の明細書に述べられている通
りである。
しかし、このソート回路によって処理される各データに
個々に対応する、例えば何等かのインデクス等のデータ
を、ソートされたデータの配列と同順に並び換えようと
する場合には、このソート回路を有効に使用することが
できないという問題があった。
個々に対応する、例えば何等かのインデクス等のデータ
を、ソートされたデータの配列と同順に並び換えようと
する場合には、このソート回路を有効に使用することが
できないという問題があった。
第1図は、本発明の構成を示すブロック図である。
図は第4図の部分回路10に相当する、本発明の部分回
路20の構成を示し、21は制御セレクタ、22は制御
セレクタ21の制御信号線、23は選択信号入力線、2
4は選択信号出力線である。レジスタ11、挿入比較器
12、排出比較器13、データセレクタ14、及び制御
回路15は、それぞれ前記従来の部分回路10の場合と
同様に動作する。
路20の構成を示し、21は制御セレクタ、22は制御
セレクタ21の制御信号線、23は選択信号入力線、2
4は選択信号出力線である。レジスタ11、挿入比較器
12、排出比較器13、データセレクタ14、及び制御
回路15は、それぞれ前記従来の部分回路10の場合と
同様に動作する。
制御セレクタ21は、制御信号線22から入力する信号
によって、信号線25の制御回路15の出力であるC信
号と、外部から選択信号入力線23により入力される信
号の何れかを選択して、データセレクタ14の制御信号
とする。
によって、信号線25の制御回路15の出力であるC信
号と、外部から選択信号入力線23により入力される信
号の何れかを選択して、データセレクタ14の制御信号
とする。
従って、制御信号線22の信号によって信号線25の信
号を選択するようにした場合には、制御回路15のソー
ト処理論理に従って、データセレクタ14のデータ選択
が行われるが、選択信号入力線23の信号を選択するよ
うにした場合には、データの内容に関わらず、外部から
与えられる選択信号によってデータが選択される。
号を選択するようにした場合には、制御回路15のソー
ト処理論理に従って、データセレクタ14のデータ選択
が行われるが、選択信号入力線23の信号を選択するよ
うにした場合には、データの内容に関わらず、外部から
与えられる選択信号によってデータが選択される。
例えば、所要数の部分回路20からなる2組の回路を設
け、第1の組は従来と同様にソート処理を行うソート回
路を構成し、該ソート回路の各部分回路20の選択信号
出力線24の信号を、第2の組の対応する位置の部分回
路20の選択信号入力線23に接続し、この信号を選択
するように制御セレクタ21に制御信号を入力しておく
。
け、第1の組は従来と同様にソート処理を行うソート回
路を構成し、該ソート回路の各部分回路20の選択信号
出力線24の信号を、第2の組の対応する位置の部分回
路20の選択信号入力線23に接続し、この信号を選択
するように制御セレクタ21に制御信号を入力しておく
。
このようにして、第1の組にソートするデータを入力し
、それと同期して、第2の組には対応するインデクスの
データを入力すれば、第2の組には、第1の組で並び換
えられたデータの配列と同順に、対応するインデクスが
並び換えられる。
、それと同期して、第2の組には対応するインデクスの
データを入力すれば、第2の組には、第1の組で並び換
えられたデータの配列と同順に、対応するインデクスが
並び換えられる。
第1図において、制御セレクタ21で信号線25のC信
号を選択するように、制御信号線22の信号を設定した
場合には、データセレクタ14は、レジスタ11にセッ
トするデータを、C信号の指定によって選択するので、
挿入比較器12、排出比較器13、制御回路15の機能
により、前記従来の部分回路10と全く同様に動作する
。但し、選択信号出力線24により、データセレクタ1
4を制御する選択信号を、外部にも出力することができ
る。
号を選択するように、制御信号線22の信号を設定した
場合には、データセレクタ14は、レジスタ11にセッ
トするデータを、C信号の指定によって選択するので、
挿入比較器12、排出比較器13、制御回路15の機能
により、前記従来の部分回路10と全く同様に動作する
。但し、選択信号出力線24により、データセレクタ1
4を制御する選択信号を、外部にも出力することができ
る。
又、制御セレクタ21で、選択信号人力vA23によっ
て外部から入力される信号を選択するようにした場合に
は、自身及び隣接部分回路の比較器によるデータの比較
結果の出力の如何に関わらず、データセレクタ14は、
S % I 、、11% Irの4データのうちの1つ
を、外部から指定されるように選択して、レジスタ11
にセットする。
て外部から入力される信号を選択するようにした場合に
は、自身及び隣接部分回路の比較器によるデータの比較
結果の出力の如何に関わらず、データセレクタ14は、
S % I 、、11% Irの4データのうちの1つ
を、外部から指定されるように選択して、レジスタ11
にセットする。
第2図に、第1図の部分回路20を使用して、データの
ソート、及び対応するインデクスの同順配列を行う回路
の一構成例を示す。なお、この構成においても、第3図
のシフトレジスタ3に相当するレジスタが必要であるが
、第2図ではこのレジスタを省略しである。
ソート、及び対応するインデクスの同順配列を行う回路
の一構成例を示す。なお、この構成においても、第3図
のシフトレジスタ3に相当するレジスタが必要であるが
、第2図ではこのレジスタを省略しである。
こ\で30.31.32は、適当な個数の部分回路20
を、第3図と同様の相互接続を行って、それぞれソート
回路を構成するようにし、各ソート回路を例えば、それ
ぞれ1個の集積回路上に構成したものとする。
を、第3図と同様の相互接続を行って、それぞれソート
回路を構成するようにし、各ソート回路を例えば、それ
ぞれ1個の集積回路上に構成したものとする。
各ソート回路30〜32には、データ入力端子33.3
4.35、各構成部分回路の選択信号入力線23に接続
する制御入力端子36−1〜36−n、37−1〜37
−n、38−1〜38−n、各構成部分回路の選択信号
出力線24に接続する制御出力端子40−1〜40−n
、 41−1〜41−n。
4.35、各構成部分回路の選択信号入力線23に接続
する制御入力端子36−1〜36−n、37−1〜37
−n、38−1〜38−n、各構成部分回路の選択信号
出力線24に接続する制御出力端子40−1〜40−n
、 41−1〜41−n。
42−1〜42−n、及び各構成部分回路の制御信号線
22に共通に接続する切換信号端子43.44.45が
それぞれ設けられる。
22に共通に接続する切換信号端子43.44.45が
それぞれ設けられる。
このようにして、ソート回路30の切換信号端子43は
、例えばオフ信号状態にすることによって、各部分回路
20の制御セレクタ21が信号線25のC信号を選択す
るように設定して、通常の(従来の部分回路10と同様
の)ソート動作を実行する状態にする。
、例えばオフ信号状態にすることによって、各部分回路
20の制御セレクタ21が信号線25のC信号を選択す
るように設定して、通常の(従来の部分回路10と同様
の)ソート動作を実行する状態にする。
従って、データ入力端子33からソート対象のデータ列
を入力することにより、該データのソートが、ソート回
路30によって実行される。
を入力することにより、該データのソートが、ソート回
路30によって実行される。
その場合に、ソート回路30の各部分回路20で発生さ
れ、各データセレクタ14を制御している選択信号が、
制御出力端子40−1〜40−nにも出力されている。
れ、各データセレクタ14を制御している選択信号が、
制御出力端子40−1〜40−nにも出力されている。
それらの信号を、ソート回路31の制御入力端子37−
1〜37−nに接続し、又その制御出力端子41=1〜
41−nをソート回路32の制御入力端子38−1〜3
8−nに接続し、両ソート回路の切換信号端子44.4
5はオン信号状態に設定しておくことによって、両ソー
ト回路31.32の各部分回路の制御セレクタ21を、
外部からの選択信号を選択するようにする。
1〜37−nに接続し、又その制御出力端子41=1〜
41−nをソート回路32の制御入力端子38−1〜3
8−nに接続し、両ソート回路の切換信号端子44.4
5はオン信号状態に設定しておくことによって、両ソー
ト回路31.32の各部分回路の制御セレクタ21を、
外部からの選択信号を選択するようにする。
このようにして、データ入力端子33へのデータ入力と
同期して、各データに対応する2種のインデクスを、デ
ータ入力端子34及び35から入力すると、ソート回路
31の各部分回路20では、それぞれ自身の制御回路の
出力ではなく、ソート回路30から出力されるデータ選
択信号によって、インデクスを選択して保持する。
同期して、各データに対応する2種のインデクスを、デ
ータ入力端子34及び35から入力すると、ソート回路
31の各部分回路20では、それぞれ自身の制御回路の
出力ではなく、ソート回路30から出力されるデータ選
択信号によって、インデクスを選択して保持する。
更に、それらの選択信号はソート回路32へ中継される
ので、ソート回路32の各部分回路20・も同様に、同
じ選択信号で保持データを選択する。
ので、ソート回路32の各部分回路20・も同様に、同
じ選択信号で保持データを選択する。
従って、ソート回路31.32におけるインデクス列の
配列は、ソート回路30におけるソート結果の配列と同
順になる。
配列は、ソート回路30におけるソート結果の配列と同
順になる。
以上の説明では、ソート処理結果と同順に並べ換えるイ
ンデクスデータを2種としたが、1種又は3種以上の場
合にも、必要なインデクスデータの種類に応じて、ソー
ト回路31.32を増減し、相互の制御入力端子、制御
出力端子を接続することにより、前記と同様にデータの
配列を制御し得ることは明らかである。
ンデクスデータを2種としたが、1種又は3種以上の場
合にも、必要なインデクスデータの種類に応じて、ソー
ト回路31.32を増減し、相互の制御入力端子、制御
出力端子を接続することにより、前記と同様にデータの
配列を制御し得ることは明らかである。
以上の構成により、ソート結果と同順に、対応するイン
デクス等のデータを並べ換える回路を容易に実現するこ
とができる。更に、ソート処理とインデクス等の並べ換
え処理とに同一のソート回路を使用することができるの
で、そのようなソート回路を集積回路として構成するこ
とによる経済的利益の向上が期待できる。
デクス等のデータを並べ換える回路を容易に実現するこ
とができる。更に、ソート処理とインデクス等の並べ換
え処理とに同一のソート回路を使用することができるの
で、そのようなソート回路を集積回路として構成するこ
とによる経済的利益の向上が期待できる。
以上の説明から明らかなように、本発明によれば、ソー
ト処理と同期して、対応するインデクス等のデータをソ
ート結果と同順に並べ換える回路を、ソート回路と同一
の集積回路を使用することにより容易且つ経済的に構成
するすることができるという著しい工業的効果がある。
ト処理と同期して、対応するインデクス等のデータをソ
ート結果と同順に並べ換える回路を、ソート回路と同一
の集積回路を使用することにより容易且つ経済的に構成
するすることができるという著しい工業的効果がある。
第1図は本発明の実施例構成ブロック図、第2図は本発
明を使用した回路の一構成例ブロック図、 第3図は従来のソート回路の一構成例ブロック図、第4
図は従来の部分回路の一構成例ブロック図である。 図において、 1−1〜1−n、10.20は部分回路、2はデータ入
力端子、 3はシフトレジスタ、11はレジスタ、
12は挿入比較器、13は排出比較器、 14
はデータセレクタ、15は制御回路、 21は制
御セレクタ、22は制御信号線、 23は選択信号
入力線、24は選択信号出力線、 30〜32はソート
回路、33〜35はデータ入力端子、 36−1〜36−n、37−1〜38−nは制御入力端
子、40−1〜40−n、 41−1〜42−nは制御
出力端子、43〜45は切換信号端子 本発明の実於散1請成ブロック図 第1図 従来のソート回路の−構成例ブロック図第3図
明を使用した回路の一構成例ブロック図、 第3図は従来のソート回路の一構成例ブロック図、第4
図は従来の部分回路の一構成例ブロック図である。 図において、 1−1〜1−n、10.20は部分回路、2はデータ入
力端子、 3はシフトレジスタ、11はレジスタ、
12は挿入比較器、13は排出比較器、 14
はデータセレクタ、15は制御回路、 21は制
御セレクタ、22は制御信号線、 23は選択信号
入力線、24は選択信号出力線、 30〜32はソート
回路、33〜35はデータ入力端子、 36−1〜36−n、37−1〜38−nは制御入力端
子、40−1〜40−n、 41−1〜42−nは制御
出力端子、43〜45は切換信号端子 本発明の実於散1請成ブロック図 第1図 従来のソート回路の−構成例ブロック図第3図
Claims (1)
- 【特許請求の範囲】 順次入力されるデータの所要個数の範囲のデータ列ごと
に、該データ列をソートしてデータを並べ換えるように
、同一の部分回路(20)を直列に接続して構成され、
該各部分回路(20)は、ソート結果の順序に該データ
の1つを保持する手段(11)、及び次のデータ入力時
に該保持手段(11)に保持すべきデータを選択するた
めの選択信号生成手段(15)を有するソート回路であ
って、 該部分回路(20)に、該選択信号生成手段(15)の
出力(25)と、外部から入力される選択信号(23)
とを切り換えて出力する切換手段(21)を設け、該切
換手段(21)の出力により、該保持手段に保持するデ
ータを選択するように構成されていることを特徴とする
ソート回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22119385A JPS6280727A (ja) | 1985-10-04 | 1985-10-04 | ソ−ト回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22119385A JPS6280727A (ja) | 1985-10-04 | 1985-10-04 | ソ−ト回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6280727A true JPS6280727A (ja) | 1987-04-14 |
JPH0438008B2 JPH0438008B2 (ja) | 1992-06-23 |
Family
ID=16762926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22119385A Granted JPS6280727A (ja) | 1985-10-04 | 1985-10-04 | ソ−ト回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6280727A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01283625A (ja) * | 1988-03-16 | 1989-11-15 | Digital Equip Corp <Dec> | データを分類するための固定布線回路 |
-
1985
- 1985-10-04 JP JP22119385A patent/JPS6280727A/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01283625A (ja) * | 1988-03-16 | 1989-11-15 | Digital Equip Corp <Dec> | データを分類するための固定布線回路 |
Also Published As
Publication number | Publication date |
---|---|
JPH0438008B2 (ja) | 1992-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4567572A (en) | Fast parallel sorting processor | |
US6629099B2 (en) | Paralleled content addressable memory search engine | |
EP0047440A1 (en) | Shift circuit | |
GB2274366A (en) | Rank order filter for determining maximum, minimum or median of an array of values | |
US5138567A (en) | Median filter | |
US20040103264A1 (en) | Array-type processor | |
US4651301A (en) | Circuit arrangement for performing rapid sortation or selection according to rank | |
JPS6280727A (ja) | ソ−ト回路 | |
US7370046B2 (en) | Sort processing method and sort processing apparatus | |
US5192882A (en) | Synchronization circuit for parallel processing | |
US8059640B2 (en) | Multistage switch control circuit | |
JPH07112146B2 (ja) | 可変遅延回路 | |
RU2362209C1 (ru) | Одномерный медианный фильтр с модульной архитектурой | |
US6067331A (en) | System and method for binary correlation | |
US4584664A (en) | Sorting apparatus | |
US4604726A (en) | Sorting apparatus | |
SU1531116A1 (ru) | Устройство дл обработки изображений объектов | |
KR0172508B1 (ko) | 비트 시리얼 디지틀 정렬기 | |
JPS62237523A (ja) | ソ−テイング回路 | |
JPS62224823A (ja) | ランキング装置 | |
KR100218465B1 (ko) | 영상신호의 순위값 필터링 회로 | |
JPH048817B2 (ja) | ||
JPS5965352A (ja) | ソ−ト装置 | |
KR100194588B1 (ko) | 비트맵을 이용한 정렬방법 및 그 정렬장치 | |
SU1631538A2 (ru) | Устройство дл выбора экстремального из @ @ -разр дных двоичных чисел |