JPS6279635A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6279635A JPS6279635A JP60219435A JP21943585A JPS6279635A JP S6279635 A JPS6279635 A JP S6279635A JP 60219435 A JP60219435 A JP 60219435A JP 21943585 A JP21943585 A JP 21943585A JP S6279635 A JPS6279635 A JP S6279635A
- Authority
- JP
- Japan
- Prior art keywords
- conductive paste
- paste
- conductive
- package
- mixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
C(重要〕
半導体チップをパッケージに低温で接着するために導電
性ペーストが用いられているが、熱放散性が悪い。その
ため、導電性ペーストに金属球を混入して熱放散性を改
善した半導体装置を提起する。
性ペーストが用いられているが、熱放散性が悪い。その
ため、導電性ペーストに金属球を混入して熱放散性を改
善した半導体装置を提起する。
本発明は低温でチップ付けを行い、がっ熟成fit性の
よい半導体装置に関する。
よい半導体装置に関する。
現在の半導体チップは珪素(Si)が主流で、これをパ
ッケージに接着する場合は従来、金(Au)か、金珪素
(AuSi)合金を用いて約450℃の高温で溶着して
いた。
ッケージに接着する場合は従来、金(Au)か、金珪素
(AuSi)合金を用いて約450℃の高温で溶着して
いた。
チップ付けの低温化は製造工程上、あるいはデバイスの
信頼性上重要な問題で、そのため低温接着が可能な導電
性ペースト、例えば恨(Ag)ペースト等が用いられる
ようになった。
信頼性上重要な問題で、そのため低温接着が可能な導電
性ペースト、例えば恨(Ag)ペースト等が用いられる
ようになった。
導電性ペースト(導電性樹脂)は、熱硬化性の樹脂、例
えばエボギシ樹脂、およびその溶剤に導電粒子を混入し
たもので、150℃の低温加熱(キユアリング、Cur
ing)により、溶剤を飛ばし、樹脂の高分子化を促進
すると同時にパッケージに接着するものである。
えばエボギシ樹脂、およびその溶剤に導電粒子を混入し
たもので、150℃の低温加熱(キユアリング、Cur
ing)により、溶剤を飛ばし、樹脂の高分子化を促進
すると同時にパッケージに接着するものである。
しかしながらこの場合、高温溶着に比べて熱放散性が悪
く、改善が望まれている。
く、改善が望まれている。
第2図は従来例による低温チップ付けを行った半導体装
置の断面図である。
置の断面図である。
図において、1はセラミックパッケージで、この上にS
iチップ2が導電性ペースト3により接着されている。
iチップ2が導電性ペースト3により接着されている。
IAはパッケージ1に形成されたリードで、これと、S
iチップ2上に形成されたポンディングパッドとがボン
ディングワイヤ5で接続されている。
iチップ2上に形成されたポンディングパッドとがボン
ディングワイヤ5で接続されている。
最後にセラミックのリッド6で、低融点ガラス7を用い
て封止されている。
て封止されている。
従来例による低温チップ付けを行った半導体装置は熱抵
抗が大きい。
抗が大きい。
c問題点を解決するための手段〕
上記問題点の解決は、半導体チップ(2)を、パッケー
ジ(1)に導電性ペースト(3)の導電粒子より大きい
略球状をした金属片(4)を混入した該導電性ペースト
(3)により接着してなる本発明による半導体装置によ
り達成される。
ジ(1)に導電性ペースト(3)の導電粒子より大きい
略球状をした金属片(4)を混入した該導電性ペースト
(3)により接着してなる本発明による半導体装置によ
り達成される。
低温チップ付は用の導電性ペーストは市販(メーカ:旭
化成、j不含化成等)されており、例えばA[ペースト
においては、Agの含有量は溶剤を揮発させた状態(キ
ユアリング後)で80〜90重量%である。
化成、j不含化成等)されており、例えばA[ペースト
においては、Agの含有量は溶剤を揮発させた状態(キ
ユアリング後)で80〜90重量%である。
通常のAgペースト中のAg粒子の大きざは1〜3μm
で、形状は粒状、フレーク状、鱗片状等がある。鱗片状
の場合は40μm程度のものもある。
で、形状は粒状、フレーク状、鱗片状等がある。鱗片状
の場合は40μm程度のものもある。
本発明は、導電性ペーストの熱抵抗を下げるためには、
導電性ペーストの導電粒子より大きい、例えば直径が5
0〜200μmの金属球を、キユアリング後の状態で1
0〜50体積%混入すると効果があることを実験的に確
かめた結果を利用したものである。
導電性ペーストの導電粒子より大きい、例えば直径が5
0〜200μmの金属球を、キユアリング後の状態で1
0〜50体積%混入すると効果があることを実験的に確
かめた結果を利用したものである。
また他の導電性ペーストに混合しても、同様の効があっ
た。
た。
いま、参考のために本発明に関係する諸材料の熱伝導率
をつぎに示す。
をつぎに示す。
熱伝導率
(cal / sec 0crn °”C)八g ペ
ース ト 0.003 〜0.1八g へ
0.98 Cu O,91 エポキシ樹脂 0.0004 上記のように、Agペーストの熱伝導率はエポキシ樹脂
より1桁以上は改善されるが、そのバラツキが大きい。
ース ト 0.003 〜0.1八g へ
0.98 Cu O,91 エポキシ樹脂 0.0004 上記のように、Agペーストの熱伝導率はエポキシ樹脂
より1桁以上は改善されるが、そのバラツキが大きい。
Agペーストに混入された金属球は、上記熱伝導率のバ
ラツキをなくし、かつ絶対値の増加に寄与しているもの
と考えられる。
ラツキをなくし、かつ絶対値の増加に寄与しているもの
と考えられる。
第1図は本発明による低温チップ付けを行った半導体装
置の断面図である。
置の断面図である。
図において、1はセラミックパッケージで、この上にS
iチップ2が金属球4を混入した導電性ペースト3によ
り接着されている。
iチップ2が金属球4を混入した導電性ペースト3によ
り接着されている。
1八はパンケージ1に形成されたリードで、これと、S
iチップ2上に形成されたポンディングパッドとがボン
ディングワイヤ5で接続され、最後にセラミックのリッ
ド6で、低融点ガラス7を用いて封止されている点は第
2図の従来例と全く同様である。
iチップ2上に形成されたポンディングパッドとがボン
ディングワイヤ5で接続され、最後にセラミックのリッ
ド6で、低融点ガラス7を用いて封止されている点は第
2図の従来例と全く同様である。
本実施例では、金属球4として次表の3種類の洞(Cu
)球を、半導体チップとして3mm口のSiチップを、
パッケージとして16ピンのサーディップ(低融点ガラ
ス封止)パンケージを用いた。
)球を、半導体チップとして3mm口のSiチップを、
パッケージとして16ピンのサーディップ(低融点ガラ
ス封止)パンケージを用いた。
金属球の直径 個数 体積%
(μm) (キユアリング後)50
800〜4000 10〜50100 20
0〜1000 10〜50200 50〜25
0 10〜50以上3種類のCu球混入のAgペース
トに対する熱抵抗値は、いずれもつぎのように改善され
た。
800〜4000 10〜50100 20
0〜1000 10〜50200 50〜25
0 10〜50以上3種類のCu球混入のAgペース
トに対する熱抵抗値は、いずれもつぎのように改善され
た。
なお、比較のために、高温チップ付けのAu片を用いた
場合も併記した。
場合も併記した。
接合部材 熱抵抗値
(’C/W)
へU片 75
Agペースト 90 Cu球+八gペースト 〜85 また、金属球の作製は、表面張力を利用して金属のメル
トを粘性の小さい液体中に点滴して行い、後直径により
選別して使用した。
Agペースト 90 Cu球+八gペースト 〜85 また、金属球の作製は、表面張力を利用して金属のメル
トを粘性の小さい液体中に点滴して行い、後直径により
選別して使用した。
以上詳細に説明したように本発明によれば、低温チップ
付けを行った半導体装置において、熱抵抗値を低減でき
る。
付けを行った半導体装置において、熱抵抗値を低減でき
る。
第1図は本発明による低温チップ付けを行った半導体装
置の断面図、 第2図は従来例による低温チップ付けを行った半導体装
置の断面図である。 図において、 1はパッケージ、 IAばリード、 2はSiチップ、 3は導電性ペースト、 4は金属球、 5はボンディングワイヤ、 6はリッド、 7は低融点ガラス
置の断面図、 第2図は従来例による低温チップ付けを行った半導体装
置の断面図である。 図において、 1はパッケージ、 IAばリード、 2はSiチップ、 3は導電性ペースト、 4は金属球、 5はボンディングワイヤ、 6はリッド、 7は低融点ガラス
Claims (1)
- 半導体チップ(2)を、パッケージ(1)に導電性ペー
スト(3)の導電粒子より大きい略球状をした金属片(
4)を混入した該導電性ペースト(3)により接着して
なることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60219435A JPS6279635A (ja) | 1985-10-02 | 1985-10-02 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60219435A JPS6279635A (ja) | 1985-10-02 | 1985-10-02 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6279635A true JPS6279635A (ja) | 1987-04-13 |
Family
ID=16735357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60219435A Pending JPS6279635A (ja) | 1985-10-02 | 1985-10-02 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6279635A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5278429A (en) * | 1989-12-19 | 1994-01-11 | Fujitsu Limited | Semiconductor device having improved adhesive structure and method of producing same |
EP0916711A2 (en) * | 1997-11-17 | 1999-05-19 | Nec Corporation | Conductive paste of high thermal conductivity and electronic part using the same |
-
1985
- 1985-10-02 JP JP60219435A patent/JPS6279635A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5278429A (en) * | 1989-12-19 | 1994-01-11 | Fujitsu Limited | Semiconductor device having improved adhesive structure and method of producing same |
US5407502A (en) * | 1989-12-19 | 1995-04-18 | Fujitsu Limited | Method for producing a semiconductor device having an improved adhesive structure |
EP0916711A2 (en) * | 1997-11-17 | 1999-05-19 | Nec Corporation | Conductive paste of high thermal conductivity and electronic part using the same |
EP0916711A3 (en) * | 1997-11-17 | 2000-04-19 | Nec Corporation | Conductive paste of high thermal conductivity and electronic part using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4051893B2 (ja) | 電子機器 | |
US6689678B2 (en) | Process for fabricating ball grid array package for enhanced stress tolerance | |
JP2003100779A (ja) | マウント材、半導体装置及び半導体装置の製造方法 | |
CN105081600A (zh) | 封装倒置led芯片用的锡基钎焊焊料及其制备方法 | |
JPS62136865A (ja) | モジユ−ル実装構造 | |
JPH04174527A (ja) | 半導体材料の接続方法,それに用いる接続材料及び半導体装置 | |
JPH11150135A (ja) | 熱伝導性が良好な導電性ペースト及び電子部品 | |
JPH04152642A (ja) | 接着用ペースト | |
JPS5873904A (ja) | 銀充填ガラス | |
JP2001223227A (ja) | 半導体封止用樹脂組成物および半導体装置 | |
JP2843658B2 (ja) | フリップチップ型半導体装置 | |
JPS6279635A (ja) | 半導体装置 | |
JPS61248302A (ja) | 炭化ケイ素焼結体用メタライズペ−スト | |
JP2003086626A (ja) | 電子部品、その製造方法、電子部品の実装体および実装方法 | |
JP3339384B2 (ja) | 半田材料並びにプリント配線板及びその製造方法 | |
JP2001001180A (ja) | 半田材料及びそれを用いた電子部品 | |
Selvaduray | Die bond materials and bonding mechanisms in microelectronic packaging | |
JP2720343B2 (ja) | 導電性ペースト | |
JP3705779B2 (ja) | パワーデバイスとその製造方法ならびに錫基はんだ材料 | |
JPH11254185A (ja) | フレックス接合材 | |
JPS63193972A (ja) | 導電性ペ−スト | |
JPH0717976B2 (ja) | 半導体装置 | |
JPH03276665A (ja) | 電子装置 | |
JPH0645376A (ja) | ダイ接合用の銀充填組成物及びその使用法 | |
KR900006013B1 (ko) | 은 충전 유리 금속화 페이스트 |