JPS6276659A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPS6276659A
JPS6276659A JP60214852A JP21485285A JPS6276659A JP S6276659 A JPS6276659 A JP S6276659A JP 60214852 A JP60214852 A JP 60214852A JP 21485285 A JP21485285 A JP 21485285A JP S6276659 A JPS6276659 A JP S6276659A
Authority
JP
Japan
Prior art keywords
sealing part
resin sealing
resin
semiconductor device
cutout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60214852A
Other languages
English (en)
Other versions
JPH0357623B2 (ja
Inventor
Hiroshi Matsumoto
博 松本
Takao Emoto
江本　孝朗
Toshihiro Kato
加藤　俊博
Shinjiro Kojima
小島　伸次郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60214852A priority Critical patent/JPS6276659A/ja
Priority to EP86304725A priority patent/EP0206771B1/en
Priority to DE8686304725T priority patent/DE3684184D1/de
Priority to KR1019860006270A priority patent/KR900001668B1/ko
Publication of JPS6276659A publication Critical patent/JPS6276659A/ja
Priority to US07/334,771 priority patent/US4924351A/en
Publication of JPH0357623B2 publication Critical patent/JPH0357623B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は、樹脂封止型半導体装置に関し、さらに詳しく
は第一樹脂封止をしだ後第二樹脂封止をする二重モール
ド形式の半導体装置に関する。
［発明の技術的背景］ 半導体チップを搭載したリードフレームを放熱フィンと
ともに樹脂封止をする場合、素子搭載部と放熱フィン間
で電気絶縁と熱放散が両立するように、両者の間隔を所
望の値に制御してトランスファ成形をすることは極めて
むずかしい。　特に、複数の半導体チップを搭載したリ
ードフレームでは、大形となるために成形中湾曲して、
放熱フィンに対して１つの素子搭載部が適正の間隔を保
持していても他の素子搭載部は電気絶縁を維持できない
ほどに放熱フィンに接近したり、放熱性を害するほどに
間隔が開いたりする。
このため比較的大形のリードフレームをもつ半導体装置
では第−及び第二樹脂封止をする二重モールド方式が採
用されている。　以下第４図によって、従来の二ｍモー
ルド方式を説明する。
第４図（ａ＞は、パワートランジスタアレーについて第
一樹脂封止をした成形品の平面図、第４図（ｂ　）は第
４図（ａ）ｂ−ｂ線に沿う断面図である。　このアレー
は、第４図（ａ　）及び第４図（ｂ）にみるように、６
個の半導体チップ１がリードフレームの６箇所の素子搭
載部２ａにそれぞれ搭載されており、各半導体チップ１
はボンディングワイヤ３によりリードフレームのリード
２ｂとの間に回路構成されている。　半導体チップ１を
搭載したリードフレームは素子搭載部の裏面２Ｃが露出
するように常法によりエポキシ樹脂で封止成形されて第
一の樹脂封止部４が形成される。
第４図（Ｃ）は第二樹脂封止をした製品の平面図、第４
図＜ｄ　）は第４図（Ｃ”）のｄ−ｄ線に沿う断面図で
ある。　第一樹脂封止をした成形品Ａは、素子搭載部の
裏面２Ｃが放熱フィン５と微小な間隙をおいて金型内に
配置され、第一樹脂封止と同じエポキシ樹脂で封止成形
されて第二の樹脂封止部６が形成される。　第二樹脂封
止のエポキシ樹脂は、第一樹脂封止をした成形品Ａと放
熱フィン５両者の外周６ａと、成形品へと放熱フィン５
との間隙６ｂに充填されている。
［発明の技術的背景とその問題点］ 上記従来の二重モールド方式の樹脂封止においては、第
一樹脂封止した成形品Ａの剛性のほうがリードフレーム
単独であるときの剛性よりも大きいので、素子搭載部の
裏面２Ｃと放熱フィン５の間隙６ｂを、すべて所望の値
にすることがより容易となる。　従ってその間隙６ｂを
できるかぎり薄クシて放熱特性を改善することができる
。　しかしながらその反面、第一樹脂封止部４と第二樹
脂封止部６との界面の密着力が弱く、機械的衝撃を受け
ると該界面に亀裂やエアーギャップが入りやすい欠点が
あり、それが放熱特性を劣化させる原因となっていた。
［発明の目的］ 本発明の目的は、二重モールド形式の樹脂封止型半導体
装置において、第一樹脂封止部と第二樹脂封止部との密
着力を改善し、半導体装置の機械的衝撃に対する信頼性
を高め、安定した放熱特性を得ようとするものである。
［発明の概要］ 本発明は、二重モールド方式における第一樹脂封止部に
切欠き又は貫通孔を設け、該切欠き又は貫通孔が第二樹
脂封止部に対してアンダーカットとなるテーバ若しくは
段をもつことを特徴としている。
［発明の実施例］ 次に図面を参照して本発明の詳細な説明する。
以下の図面で第４図におけると同じ符号を付した部分は
従来方式における部分と同じであるからその説明を省略
する。
第１図（Ａ＞は、第一樹脂封止部１４の外周４箇所に切
欠き２０を設けて第一樹脂封止をした成形品の平面図、
第１図（Ｂ）は第１図（Ａ）のＢ−Ｂ線に沿う一部拡大
断面図である。　第１図の該切欠き２０は、特に第二樹
脂封止部との結合を完全にするため内部リードの一部２
ｄが切欠きによって露出する部分に設けられている。　
かかる第一樹脂封止成形品を成形するには、たとえば該
内部リードの一部２ｄを支承する突起を有する下型キャ
ビティと該突起に対応するとともにテーパ２１をもつ突
起を設けた上型キャビティの成形型を用い、リードフレ
ームのチップ搭載部の裏面２Ｃが該第一樹脂封止部にお
いて露出するように該裏面２Ｃを下型キャごティの表面
に密着させるように配置してトランスファ成形すること
によって（ｑられる。
第１図（Ｃ）は、この実施例で第二樹脂封止をした製品
の平面図、第１図（Ｄ）は第１図（Ｃ）のＤ−［）ｌｉ
ｔに沿う一部拡大断面図である。　この実施例の第二樹
脂封止ではエポキシ樹脂が、第一樹脂封止部１４と放熱
フィン５両者の外周１６ａと、第一樹脂封止部１４と放
熱フィン５との間隙１６ｂとに充填されることは従来例
と同様であるが、それに加えて、第一樹脂封止部の切欠
き内１６Ｃにもエポキシ樹脂が充填される。　切欠き２
０のテーパ２１は、第二樹脂封止部に対してアンダーカ
ットの逆テーパ（好ましくは５°以上、より好ましくは
１０°以上とする）になっているから、第一樹脂封止部
と第二樹脂封止部の界面２２における密着力が改善され
る。
第２図は本発明で採用できる別の切欠き又は貫通孔の形
状を示したものである。　本発明においては、上記実施
例第１図（Ｄ）や第２図（Ａ）にみるような第一樹脂封
止部の外周における切欠き２０．２０ａに限らず、第２
図（Ｂ）又は同図（Ｃ）にみるような第一樹脂封止部の
内部における貫通孔２３ａ、２３ｂであってもよい。　
また、切欠き又は貫通孔は、上記実施例第１図（Ｄ）や
第２図（Ａ）、（Ｂ）にみるような第二樹脂封止部に対
してアンダカットのテーバを有するものに限らず、第２
図（Ｃ）にみるような第二樹脂封止部に対してアンダー
カットとなる段を有するものであってもよいのは当然で
ある。
［発明の効果］ 本発明の二重モールド形式の樹脂封止型半導体装置によ
れば、第一樹脂封止部と第二樹脂封止部との密着力が改
善されるから、半導体装置の機械的衝撃に対する信頼性
が高まり、両樹脂刊止部の界面に亀裂やエアーギャップ
が入らないので放熱特性が安定するという効果が得られ
る。
その効果を具体的に説明すれば、厚さ２ｍｌｌ１の放熱
フィンをもち外形寸法が７５ｘ７５ｘ６（厚さ）　ｍｍ
である第１図実施例の半導体装置を相当数試料とし、ま
ず、第１図（Ｃ）の半導体素子の所定位置Ｅ１〜Ｅ６そ
れぞれにおける熱抵抗ＲＬｈの分布を測定し、次に機械
的衝撃として７５ｃｃ＋の高さから厚さ３ＩＩ１ｍの鉄
板上に５回落下させる落下試験を実施した後の熱抵抗の
分布を求めた。　一方、従来の二重モールド形式の従来
装置についても、同様の試験を行ない、第３図のとおり
の結果が得られた。
第３図に明らかなように、本発明の半導体装置では落下
試験後の熱抵抗値が初期値とほとんど変らず、機械的衝
撃に対して極めて安定している。
【図面の簡単な説明】
第１図は本発明の二重モールド形式の半導体装置を説明
する図で、同図（Ａ）は第−樹脂封止をした成形品の平
面図、同図（Ｂ）は同図（Ａ）のＢ−Ｂ線に沿う一部拡
大断面図、同図（Ｃ）は第二樹脂封止をした製品の平面
図、同図（Ｄ）は同図（Ｃ）のＤ−Ｄ線に沿う一部拡大
断面図、第２図（Ａ）ないしくＣ）は他の実施例の第一
樹脂封止部の部分斜視図、第３図は本発明の詳細な説明
するグラフ、第４図（ａ　）ないしくｄ　＞は従来の二
重モールド形式の半導体装置を第１図と同様に説明する
図である。 １・・・半導体素子、　２ｃ・・・素子搭載部裏面、４
．１４・・・第一樹脂封止部、　５・・・放熱フィン、
６．１６・・・第二樹脂封止部、　２０，２０ａ・・・
切欠き、　２３ａ、２３ｂ・・・貫通孔。 茹・ （、Ａ　）　　　　　　　　　　　　　　　　　　　（
Ｂ　）小　　小　　　　小　　小　　　　小　　小Ｅ１
　Ｅ２　Ｅ３　Ｅ４　　Ｅ５　Ｅ６（Ｃ）　　　　　　
　’（Ｄ　） 第１図 （Ａ、）　　　　　　　　（Ｂ）　　　　　　　　　（
Ｃ）第２図 ｔｈ しｂ （ｅｓ、　）　　　　　　　　　　　　　　　（ｂ　）
しｄ

Claims (1)

  1. 【特許請求の範囲】 １　少なくとも１つ以上の半導体素子を搭載するととも
    に、金属細線で該半導体素子を接続することにより回路
    構成をしたリードフレームと、該リードフレームの素子
    搭載部の裏面が露出するように封止成形した第一樹脂封
    止部と、該第一樹脂封止部に露出した素子搭載部裏面に
    対向して間隙を保つように放熱フィンを設置するととも
    に、該放熱フィンの非対向面が露出するように該第一樹
    脂封止部と放熱フィンとを封止成形した第二樹脂封止部
    とを有する半導体装置において、該第一樹脂封止部に切
    欠き又は貫通孔を設け、該切欠き又は貫通孔が該第二樹
    脂封止部に対してアンダーカットとなるテーパ若しくは
    段をもつことを特徴とする樹脂封止型半導体装置。 ２　切欠きを、第一樹脂封止部の外周部分に設けた特許
    請求の範囲第１項記載の樹脂封止型半導体装置。
JP60214852A 1985-06-20 1985-09-30 樹脂封止型半導体装置 Granted JPS6276659A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP60214852A JPS6276659A (ja) 1985-09-30 1985-09-30 樹脂封止型半導体装置
EP86304725A EP0206771B1 (en) 1985-06-20 1986-06-19 Packaged semiconductor device
DE8686304725T DE3684184D1 (de) 1985-06-20 1986-06-19 Verkapselte halbleiteranordnung.
KR1019860006270A KR900001668B1 (ko) 1985-09-30 1986-07-30 수지봉합형 반도체장치
US07/334,771 US4924351A (en) 1985-06-20 1989-04-10 Recessed thermally conductive packaged semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60214852A JPS6276659A (ja) 1985-09-30 1985-09-30 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPS6276659A true JPS6276659A (ja) 1987-04-08
JPH0357623B2 JPH0357623B2 (ja) 1991-09-02

Family

ID=16662612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60214852A Granted JPS6276659A (ja) 1985-06-20 1985-09-30 樹脂封止型半導体装置

Country Status (2)

Country Link
JP (1) JPS6276659A (ja)
KR (1) KR900001668B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5446317A (en) * 1992-03-09 1995-08-29 Fujitsu Limited Single in-line package for surface mounting

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5446317A (en) * 1992-03-09 1995-08-29 Fujitsu Limited Single in-line package for surface mounting
US5728601A (en) * 1992-03-09 1998-03-17 Fujitsu Limited Process for manufacturing a single in-line package for surface mounting

Also Published As

Publication number Publication date
KR870003559A (ko) 1987-04-18
KR900001668B1 (ko) 1990-03-17
JPH0357623B2 (ja) 1991-09-02

Similar Documents

Publication Publication Date Title
US5157478A (en) Tape automated bonding packaged semiconductor device incorporating a heat sink
US6281566B1 (en) Plastic package for electronic devices
US5583371A (en) Resin-sealed semiconductor device capable of improving in heat radiation characteristics of resin-sealed semiconductor elements
JP3837215B2 (ja) 個別半導体装置およびその製造方法
JP2008135688A (ja) 半導体装置および半導体装置の製造方法
US11348863B2 (en) Semiconductor package having a semiconductor die on a plated conductive layer
JPH1065042A (ja) 半導体装置
JPH0263142A (ja) モールド・パッケージおよびその製造方法
JPS6276659A (ja) 樹脂封止型半導体装置
JP3226244B2 (ja) 樹脂封止型半導体装置
KR900001984B1 (ko) 수지봉합형 반도체장치
JP2819282B2 (ja) 半導体パッケージおよびその製造方法
JPS6223097Y2 (ja)
JP3104695B2 (ja) Ｂｇａ型樹脂封止半導体装置
JPH0582573A (ja) 樹脂封止型半導体装置用金型
JP3097842B2 (ja) 樹脂封止型半導体装置用リードフレーム
JPH05267503A (ja) 半導体装置
KR100279252B1 (ko) 세라믹패키지
JPS5986251A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
KR100459820B1 (ko) 칩스케일패키지및그제조방법
JPS6139554A (ja) 樹脂封止型半導体装置
JP2939094B2 (ja) 電力用半導体装置の製造方法
JP2710207B2 (ja) 半導体装置およびその製造方法
KR101631558B1 (ko) 라우터블 ｑｆｎ 패키지 및 그 제조 방법
KR100753409B1 (ko) 초박형 패키지 및 그 제조방법

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term